Mataupu lalafi
1 Xilinx AXI4-Stream Integrated Logic Analyzer Guide
2 Folasaga
3 Vaega
4 Ua umaview
5 Talosaga
6 Fa'amatalaga o oloa
7 Fuafuaina ma le Autu
8 Fa'asinomaga ma Fausia le Autu
9 Taofi le Autu
10 Fa'ata'oto
11 Debugging
11.1 Saili Fesoasoani ile Xilinx.com
12 Punaoa Faaopoopo ma Faasilasilaga Faaletulafono
13 Fa'asinomaga
14 Fa'amatalaga Fa'atatau

Xilinx-logoXilinx AXI4-Stream Integrated Logic Analyzer Guide

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-oloa

Folasaga

O le Integrated Logic Analyzer (ILA) fa'atasi ma le AXI4-Stream Interface core o se IP e mafai ona fa'aogaina e mafai ona fa'aoga e mata'ituina ai fa'ailoga i totonu ma feso'ota'iga o se mamanu. O le ILA 'autu e aofia ai le tele o mea fa'apitoa o su'esu'ega fa'aonaponei fa'aonaponei, e aofia ai fa'atusa fa'aoso boolean ma fa'aoso suiga pito. O le 'autu fo'i e ofoina atu le fa'aogaina o feso'ota'iga ma le mata'ituina o le gafatia fa'atasi ai ma le siakiina o fa'amaumauga mo AXI ma AXI4-Stream ua fa'ata'atia. Talu ai ona o le ILA autu e ogatasi ma le mamanu o loʻo mataʻituina, o faʻamaʻi uma o mamanu uati e faʻatatau i lau mamanu e faʻaoga foi i vaega o le ILA core. Ina ia debug fesoʻotaʻiga i totonu o se mamanu, ILA IP e manaʻomia ona faʻaopoopo i se poloka poloka ile Vivado® IP integrator. E faapena foi, AXI4/AXI4-Stream protocol siaki filifiliga e mafai ona mafai mo ILA IP i le IP integrator. E mafai ona fa'aalia le soliga o le protocol i le galu viewer a le Vivado logic analyzer.

Vaega

  • Numera su'esu'e e mafai ona filifilia e le tagata fa'aoga ma le lautele su'esu'e.
  • O sini e teu ai tagata e mafai ona filifilia e pei ole poloka RAM ma UltraRAM
  • E mafai ona tu'u fa'atasi ports su'esu'e tele i se tulaga fa'aoso tasi.
  • Su'ega AXI e mafai ona filifilia e le tagata e fa'apipi'i feso'ota'iga AXI i se mamanu.
  • Fa'atonu filifiliga mo feso'ota'iga AXI e aofia ai ituaiga feso'ota'iga ma fa'ailoga sample loloto.
  • Fa'amatalaga ma fa'aoso meatotino mo su'esu'ega.
  • Ole numera o fa'atusatusaga ma le lautele mo su'esu'ega ta'itasi ma ports ta'itasi i totonu o feso'ota'iga.
  • Fa'aulu ma fa'auluina feso'ota'iga fa'aoso.
  • Pipa e mafai ona fa'atulagaina mo su'esu'ega fa'aoga.
  • AXI4-MM ma le AXI4-Stream siaki faʻasalalauga.

Mo nisi faʻamatalaga e uiga i le ILA autu, vaʻai le Vivado Design Suite User Guide: Programming and Debugging (UG908).

IP Mea moni

LogiCORE™ IP Facts Table
Autu Fa'apitoa
Aiga Meafaigaluega Lagolago1 Versal™ ACAP
Lagolagoina Fa'aoga Fa'aoga IEEE Standard 1149.1 – JTAG
Tuuina atu ma le Core
Fuafuaga Files RTL
Example Lisiina Verilog
Nofoaga Su'ega Le Tuuina atu
Fa'agata File Xilinx® Fuafuaga Fa'agata (XDC)
Fa'ata'ita'iga Fa'ata'ita'iga Le Tuuina atu
Lagolago S/W Avetaavale N/A
Su'e Fuafuaga Fa'ata'ita'i2
Fa'ailoga Tusia Vivado® Design Suite
Fa'ata'oto Mo simulators lagolagoina, tagai i le Xilinx Design Tools: Fa'asa'oloto Fa'amatalaga Taiala.
Fa'asologa Vivado Synthesis
Lagolago
Vivado IP Suiga Logs uma Master Vivado IP Suiga Logs: 72775
Lagolago Xilinx web itulau
Fa'amatalaga:

1. Mo se lisi atoa o masini lagolago, tagai i le Vivado® IP catalog.

2. Mo lomiga lagolago o meafaigaluega, tagai i le Xilinx Design Tools: Fa'asa'oloto Fa'amatalaga Taiala.

Ua umaview

Fa'asagaga o mea e ala ile Fa'asologa o Fuafuaga
Xilinx® fa'amaumauga o lo'o fa'atulagaina fa'ata'amilo i se seti o faiga fa'ata'atia masani e fesoasoani ia te oe e su'e ai mea e talafeagai mo lau galuega o lo'o iai nei. O lenei pepa o lo'o aofia ai faiga fa'atulagaina nei:

  • Meafaigaluega, IP, ma Atinaʻe Faʻavae: Fausiaina o poloka PL IP mo le faʻaogaina o masini, fatuina o fatu PL, faʻataʻitaʻiga faʻaogaina o le subsystem, ma le iloiloina o le taimi o le Vivado®, faʻaogaina o punaoa, ma le tapuni malosi. E aofia ai foʻi le atinaʻeina o masini faʻavae mo le tuʻufaʻatasia o faiga. O autu i totonu o lenei pepa e fa'atatau i lenei faiga fa'atulagaina e aofia ai:
  • Fa'amatalaga o Taulaga
  • Uati ma Toe Seti
  • Fa'asinomaga ma Fausia le Autu

Autu Siliview
Fa'ailoga ma feso'ota'iga i le mamanu FPGA e feso'ota'i i se su'esu'ega ILA ma mea fa'aoga avanoa. O nei faailoilo ma feso'ota'iga, e fa'apipi'i i le su'esu'ega ma mea e fa'aogaina ai avanoa, e samptaʻitaʻia i le saoasaoa o mamanu ma teuina e faʻaaoga ai poloka poloka RAM. Fa'ailoga ma feso'ota'iga i le Versal™ ACAP design e feso'ota'i i le su'esu'ega ILA ma mea fa'aoga avanoa. O fa'ailoga fa'apipi'i ma feso'ota'iga e samptaʻitaʻia i le saoasaoa o mamanu e faʻaaoga ai le faʻaogaina o le uati autu ma teu i luga o poloka poloka RAM manatua. O fa'asologa autu o lo'o fa'amaonia ai mea nei:

  • Ole numera ole su'ega (e o'o ile 512) ma le lautele ole su'esu'e (1 i le 1024).
  • Ole numera ole avanoa ma avanoa fa'aoga.
  • Su'ega sample loloto.
  • Fa'amatalaga ma/po'o mea fa'aosoina mo su'esu'ega.
  • Numera o fa'atusatusaga mo su'ega ta'itasi.

Feso'ota'iga ma le ILA 'autu e fa'atautaia e fa'aaoga ai se fa'ata'ita'iga o le AXI Debug Hub e feso'ota'i atu i le Pulea, Fa'afeso'ota'i, ma le Fa'atonuina (CIPS) IP autu.

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-1

A mae'a ona utaina le mamanu i totonu ole Versal ACAP, fa'aoga le Vivado® logic analyzer software e fa'atulaga ai se mea e fa'aoso ai le fuaina o le ILA. A uma ona tupu le fa'aoso, o le sampua fa'atumu le pa'u ma tu'u i totonu o le Vivado logic analyzer. E te mafaia view o fa'amatalaga nei e fa'aaoga ai le fa'amalama fa'aalu. O le su'esu'ega sample ma fa'aoso galuega fa'atino o lo'o fa'atinoina i totonu o le vaega fa'apolokalame fa'atatau. I luga o le chip poloka RAM poʻo le UltraRAM manatua e faʻavae i luga o le mea e teu ai mea na e filifilia i le taimi faʻapitoa e teu ai faʻamatalaga seia oʻo ina faʻapipiʻiina e le polokalama. E leai se fa'aoga po'o se mea e mana'omia e tagata e fa'aoso ai mea tutupu, pu'eina fa'amaumauga, pe feso'ota'i ma le ILA autu. ILA autu e mafai ona mataʻituina faʻailoga tulaga-tulaga, e mafai ona tuʻuina atu faʻamatalaga tulaga tau fefaʻatauaiga e pei o fefaʻatauaiga mataʻina mo fesoʻotaʻiga AXI4.

ILA Su'esu'e Fa'aoso Fa'atusatusaga
E feso'ota'i fa'aoga su'esu'e ta'itasi i se fa'atusa fa'aoso lea e mafai ona fa'atino galuega eseese. I le taimi e tamo'e ai e mafai ona seti le fa'atusatusa e fa'atino = po'o != fa'atusatusaga. E aofia ai fa'atusa tulaga fa'atusa, pei ole X0XX101. E aofia ai fo'i le su'eina o suiga pito e pei ole si'i a'e (R), pito pa'u (F), po'o le pito (B), po'o le leai o se suiga (N). E mafai e le fa'aoso fa'atusa ona faia fa'atusatusaga lavelave, e aofia ai le >, <, ≥, ma le ≤.

TAUA! O lo'o fa'atulaga le fa'atusatusa i le taimi fa'atino e ala i le Vivado® logic analyzer.

Tulaga Fa'aoso ILA
O le tulaga fa'aoso o le fa'ai'uga lea o le fa'atatauga o le Boolean “AND” po'o le “OR” o fa'ai'uga fa'atusa ta'itasi o su'esu'ega a le ILA. I le fa'aogaina o le Vivado® logic analyzer, e te filifili pe e "MA" su'esu'e fa'aoso su'esu'ega fa'atusatusa po'o le "OR" latou. O le seti "MA" e mafua ai se mea e tupu pe a faamalieina uma faʻatusatusaga suʻesuʻe a le ILA. O le fa'atulagaina o le "OR" e mafua ai se mea e tupu pe a fa'amalieina so'o se fa'atusatusaga su'esu'e a le ILA. O le tulaga fa'aoso o le mea fa'aoso lea na fa'aaogaina mo le fuaina o le ILA.

Talosaga

O le ILA autu ua mamanuina e faʻaoga i se talosaga e manaʻomia ai le faʻamaonia poʻo le faʻaogaina o le Vivado®. O le ata o loʻo i lalo o loʻo faʻaalia CIPS IP autu tusitusi ma faitau mai le AXI poloka RAM pule e ala i le AXI Network on Chip (NoC). O le ILA autu e fesoʻotaʻi atu i le upega tafaʻilagi i le va o le AXI NoC ma le AXI poloka RAM pule e mataʻituina le fefaʻatauaiga AXI4 i le pule o meafaigaluega.

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-2

Laisene ma Oka
O lenei Xilinx® LogiCORE™ IP module e tu'uina atu e aunoa ma se tau fa'aopoopo i le Xilinx Vivado® Design Suite i lalo o aiaiga o le Xilinx End User License.
Fa'aaliga: Ina ia faʻamaonia e te manaʻomia se laisene, siaki le koluma Laisene o le IP Catalog. E aofia ai lona uiga o se laisene e aofia ai ma le Vivado® Design Suite; Fa'atau o lona uiga e tatau ona e fa'atau se laisene e fa'aoga ai le autu. O fa'amatalaga e uiga i isi Xilinx® LogiCORE™ IP modules o lo'o maua i le Xilinx Intellectual Property page. Mo fa'amatalaga e uiga i le tau ma le avanoa o isi Xilinx LogiCORE IP modules ma meafaigaluega, fa'afeso'ota'i lou sui fa'atau Xilinx i le lotoifale.

Fa'amatalaga o oloa

Fa'amatalaga o Taulaga
O siata o lo'o i lalo o lo'o tu'uina atu ai fa'amatalaga e uiga i ILA ports ma ta'otoga.
ILA Taulaga

Laulau 1: ILA Taulaga
Igoa o le Taulaga I/O Fa'amatalaga
clk I Fuafua le uati e fa'apipi'i uma le fa'aoso ma le fa'aputuga.
su'esu'e [ – 1:0] I Ulufale su'esu'e. Ole numera ole taulaga su'esu'e o lo'o i le va'aiga mai le 0 i le

511. O le lautele o le taulaga su'esu'e (fa'ailoga e ) o loʻo i le va o le 1 i le 1024.

E tatau ona e ta'utino atu lenei uafu o se ve'a. Mo se pusa 1-bit, faʻaaoga suʻega [0:0].
trig_out O O le trig_out port e mafai ona fa'atupuina mai le tulaga fa'aoso po'o se fa'ailoga trig_in port. O lo'o i ai le fa'atonuga o le ta'avale mai le Logic Analyzer e fesuia'i i le va o tulaga fa'aoso ma trig_in e fa'aoso trig_out.
trig_in I Tau fa'aoso fa'aoga fa'aoga ile faiga fa'avae mo le Fa'aosoina Koluse. E mafai ona fa'afeso'ota'i i se isi ILA e fai ai le fa'aoso fa'aoso.
slot_ _ I Fa'aoga slot.

Le ituaiga o fesoʻotaʻiga o lo'o faia fa'amalosi e fa'atatau ile slot_ _ ta'otoga ituaiga o feso'ota'iga. O ports taʻitasi i totonu o fesoʻotaʻiga e avanoa mo le mataʻituina i le pule o meafaigaluega.
trig_out_ack I O se ta'utinoga e trig_out.
trig_in_ack O O se ta'utinoga e trig_in.
toe setiina I ILA Input Type pe a seti i le 'Interface Monitor', o lenei uafu e tatau ona tutusa le seti faʻailoga e tutusa ma le mamanu mamanu o loʻo faʻapipiʻi i le Slot_ _ uafu o le ILA autu.
S_AXIS I/O Taulaga faitalia.

Fa'aoga mo feso'ota'iga tusita'i ma le AXI Debug Hub core pe'ā filifilia le 'Enable AXI4- Stream Interface for Manul Connection to AXI Debug Hub' i Filifiliga Maualuga.
M_AXIS I/O Taulaga faitalia.

Fa'aoga mo feso'ota'iga tusita'i ma le AXI Debug Hub 'autu pe a filifilia le 'Enable AXI4- Stream Interface for Manual Connection to AXI Debug Hub' i le 'Advanced Options'.
Laulau 1: ILA Taulaga (faaauau)
Igoa o le Taulaga I/O Fa'amatalaga
aresetn I Taulaga faitalia.

Fa'aoga mo feso'ota'iga tusita'i ma le AXI Debug Hub 'autu pe a filifilia le 'Enable AXI4- Stream Interface for Manual Connection to AXI Debug Hub' i le 'Advanced Options'. O lenei uafu e tatau ona ogatasi ma toe setiina le taulaga o AXI Debug Hub.
ack I Taulaga faitalia.

Fa'aoga mo feso'ota'iga tusita'i ma le AXI Debug Hub 'autu pe a filifilia le 'Enable AXI4- Stream Interface for Manual Connection to AXI Debug Hub' i le 'Advanced Options'. O lenei uafu e tatau ona fetaui lelei ma le uati o le AXI Debug Hub.

ILA Parameter

Laulau 2: ILA Parameter
Parameter Fa'ataga Tulaga taua Le faʻatauaina taua Fa'amatalaga
Igoa_vaega Manoa e iai le A–Z, 0–9, ma le _ (vave) ila_0 Igoa o le vaega fa'apitoa.
C_NUM_OF_PROBES 1–512 1 Numera o ports su'esu'e ILA.
C_MEMORY_TYPE 0, 1 0 Fa'atatau mo le teuina o fa'amaumauga na pu'eina. 0 e fetaui ma poloka RAM ma 1 tutusa ma UltraRAM.
C_DATA_DEPTH 1,024, 2,048,

4,096, 8,192,

16,384, 32,768,

65,536, 131,072

 1,024 Su'e su'esu'e le loloto pa puipui. O lenei numera o lo'o fa'atusalia le numera maualuga o sampmea e mafai ona teuina i le taimi e alu ai mo su'esu'ega ta'itasi.
C_PROBE _LAVAE 1–1024 1 Lautele o le taulaga su'esu'e . O fea o le taulaga su'esu'e e iai lona tau mai le 0 i le 1,023.
C_TRIGOUT_EN Moni/Sese SESE Fa'aagaaga le fa'aosoina. Ua fa'aaogaina ports trig_out ma trig_out_ack.
C_TRIGIN_EN Moni/Sese SESE Fa'aagaaga le fa'aoso i galuega. Ua fa'aaogaina ports trig_in ma trig_in_ack.
C_INPUT_PIPE_STAGES 0–6 0 Fa'aopoopo fa'amau fa'aopoopo i ports su'esu'e. E tasi le parakalafa e fa'atatau i ports su'esu'e uma.
ALL_PROBE_SAME_MU Moni/Sese MONI O le mea lea e fa'amalosia ai tutusa fa'atusatusa iunite tau (iunite fetaui) i su'ega uma.
C_PROBE _MU_CNT 1–16 1 Numera o iunite tau Fa'atusatusa (Match) ile su'ega. E na'o le aoga lea pe afai e SA'E ALL_PROBE_SAME_MU.
C_PROBE _ITUAGA FAʻAMATALAGA ma faʻaoso, faʻaoso, faʻamatalaga FA'AMATALAGA ma TRIGGER Le filifilia o se su'esu'ega filifilia mo le fa'amaoniaina o tulaga fa'aoso po'o le fa'amoemoe e teu ai fa'amaumauga po'o mea uma e lua.
C_ADV_TRIGGER Moni/Sese SESE Fa'aagaaga le filifiliga fa'agasolo i luma. Ole mea lea e mafai ai ona fa'aosoina le masini a le setete ma e mafai ona e tusia lau oe fa'asologa fa'asologa i Vivado Logic Analyzer.
Laulau 2: ILA Parameter (faaauau)
Parameter Fa'ataga Tulaga taua Le faʻatauaina taua Fa'amatalaga
C_NUM_MONITOR_SLOTS 1-11 1 Numera o Fa'amatalaga Slots.
Fa'amatalaga:

1. Ole numera aupito maualuga ole fa'atusatusaga (match) iunite e fa'atapula'aina ile 1,024. Mo le fa'aoso fa'avae (C_ADV_TRIGGER = FALSE), o su'esu'ega ta'itasi e tasi le iunite tau fa'atusatusa (pei o le lomiga muamua). Ae mo le filifiliga muamua fa'aoso (C_ADV_TRIGGER = TRUE), o lona uiga o su'esu'ega ta'ito'atasi e mafai lava ona iai le filifiliga o numera o fa'atusatusaga iunite mai le tasi i le fa. Ae o iunite tau fa'atusatusa uma e le tatau ona sili atu i le 1,024. O lona uiga, afai e te mana'omia le fa fa'atusatusa iunite i le su'esu'ega ona fa'atagaina lea ona e fa'aogaina na'o le 256 su'esu'e.

Fuafuaina ma le Autu

O lenei vaega e aofia ai taʻiala ma faʻamatalaga faaopoopo e faʻafaigofie ai le faʻatulagaina ma le autu.

Uati
O le clk input port o le uati lea e fa'aogaina e le ILA core e resitalaina ai tau su'esu'e. Mo fa'ai'uga sili, e tatau ona tutusa le fa'ailo o le uati e fetaui lelei ma le fa'ata'ita'iga o lo'o fa'apipi'i atu i ports su'esu'e o le ILA core. A fa'afeso'ota'i lima ma le AXI Debug Hub, o le fa'ailoga aclk e tatau ona fa'atasi ma le AXI Debug Hub uati fa'aoga uati.

Toe setiina
A e setiina se ILA Input Type i Interface Monitor, toe setiina le taulaga e tatau ona tutusa le seti faʻailoga e tutusa ma le mamanu mamanu o loʻo faʻapipiʻi i ai le atinaʻe.
slot_ _ uafu o le ILA autu. Mo feso'ota'iga tusi lesona ma le AXI Debug Hub core, o lo'o iai le taulaga e tatau ona fa'atasi ma le toe setiina o le taulaga o le AXI Debug Hub core.

Fuafuaga o Laasaga
O lenei vaega o loʻo faʻamatalaina le faʻavasegaina ma le faʻatupuina o le autu, faʻamalosia le autu, ma le faʻataʻitaʻiga, faʻasologa, ma faʻatinoga faʻavae e faʻapitoa i lenei IP autu. O fa'amatalaga au'ili'ili e uiga i fa'asologa masani a Vivado® ma le IP integrator e mafai ona maua i ta'iala fa'aoga Vivado Design Suite nei:

  • Vivado Design Suite Taiala mo Tagata: Fuafuaina o IP Subsystems e faaaoga ai le IP Integrator (UG994)
  • Vivado Design Suite Taiala mo Tagata: Fuafuaina ma le IP (UG896)
  • Vivado Design Suite Taiala mo Tagata: Amataina (UG910)
  • Vivado Design Suite Taiala mo Tagata Fa'aoga: Logic Simulation (UG900)

Fa'asinomaga ma Fausia le Autu

O lenei vaega e aofia ai faʻamatalaga e uiga i le faʻaogaina o meafaigaluega Xilinx® e faʻavasega ma faʻatupuina le autu i le Vivado® Design Suite. Afai o loʻo e faʻavasegaina ma faʻatupuina le autu i le Vivado IP integrator, vaʻai le Vivado Design Suite User Guide: Designing IP Subsystems e faʻaaoga ai le IP Integrator (UG994) mo faʻamatalaga auiliili. E mafai e le IP integrator ona fa'a-autometi ni fa'atulagaga fa'atulagaina pe a fa'amaonia pe fa'atupuina le mamanu. Ina ia siaki pe suia ia tau, va'ai le fa'amatalaga o le parakalafa i lenei mataupu. I view le tau fa'atatau, fa'atino le validate_bd_design poloaiga i le Tcl console. E mafai ona e faʻavasegaina le IP mo le faʻaogaina i lau mamanu e ala i le faʻamaonia o tau mo vaega eseese e fesoʻotaʻi ma le IP autu e faʻaaoga ai laasaga nei:

  1.  Filifili le IP mai le IP catalog.
  2.  Kiliki faalua le IP filifilia pe filifili le Customize IP command mai le meafaigaluega poʻo le kiliki-saʻo le lisi.

Mo fa'amatalaga, va'ai le Vivado Design Suite User Guide: Designing with IP (UG896) ma le Vivado Design Suite User Guide: Amataina (UG910). O ata i lenei mataupu o faʻataʻitaʻiga o le Vivado IDE. O le fa'asologa o lo'o fa'aalia iinei e ono ese mai le fa'asologa o lo'o iai nei.

Ina ia maua le autu, fai mea nei:

  1.  Tatala se poloketi e ala i le filifili File ona Tatala Poloketi pe faia se galuega fou e ala i le filifili File ona sosoo ai lea ma le Poloketi Fou i Vivado.
  2.  Tatala le IP catalog ma faʻafeiloaʻi i soʻo se taxonomies.
  3. Kiliki faalua le ILA e aumai ai le igoa autu Vivado IDE.

Laulau o Filifiliga Lautele
O le ata o loʻo i lalo o loʻo faʻaalia ai le General Options tab i le Native setting e mafai ai ona e faʻamaonia filifiliga:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-3

O le ata o loʻo i lalo o loʻo faʻaalia ai le General Options tab i le AXI seti e mafai ai ona e faʻamaonia filifiliga:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-4

  • Igoa Vaega: Fa'aoga le vaega lea e tu'u mai ai se igoa fa'apitoa mo le ILA autu.
  • ILA Input Type: O lenei filifiliga e fa'amaoti mai ai po'o fea le ituaiga atina'e po'o le fa'ailoga ILA e tatau ona fa'apipi'i. I le taimi nei, o faʻatauga mo lenei parakalafa o "Native Probes", "Interface Monitor" ma "Mixed."
  • Numera o Su'esu'ega: Fa'aoga le vaega lea o tusitusiga e filifili ai le numera o ports su'esu'e i le ILA core. Ole laina aoga ole fa'aoga ile Vivado® IDE ole 1 ile 64. Afai e te mana'omia le sili atu i le 64 ports su'esu'e, e tatau ona e fa'aogaina le Tcl command flow e fa'atupu ai le ILA core.
  • Ole numera ole Interface Slots (na'o avanoa ile Interface Monitor type ma Mixed type): O lenei filifiliga e mafai ai ona e filifilia le numera o AXI interface slots e mana'omia ona fa'afeso'ota'i ile ILA.
  • Numera tutusa o Fa'atusatusaga mo Taulaga Su'esu'e Uma: Ole numera o fa'atusatusaga ile su'esu'ega e mafai ona fa'atulaga i luga ole laulau. Ole numera tutusa o fa'atusatusaga mo su'esu'ega uma e mafai ona fa'aogaina ile filifiliga.

Su'esu'e Port Panels
O le ata o loʻo i lalo o loʻo faʻaalia ai le Probe Ports tab e mafai ai ona e faʻamaonia tulaga:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-5

  • Su'esu'e Port Panel: O le lautele o Su'esu'ega Port ta'itasi e mafai ona fa'atulaga i Su'esu'ega Tau Port Panels. E oo atu i le fitu port Panel ta'itasi Su'esu'e.
  • Lautele Su'esu'e: E mafai ona ta'ua le lautele o Taulaga Su'esu'e ta'itasi. Ole laina aoga ole 1 ile 1024.
  • Numera o Fa'atusatusaga: O lenei filifiliga e fa'aagaina pe a fa'aletonu le "Numera tutusa o Fa'atusa mo Taulaga Su'esu'e Uma". E mafai ona seti se fa'atusatusaga mo su'esu'ega ta'itasi ile va 1 i le 16.
  • Fa'amatalaga ma/po'o le fa'aoso: ituaiga su'esu'e mo su'esu'ega ta'itasi e mafai ona seti i le fa'aogaina o lenei filifiliga. O filifiliga aoga o DATA_and_TRIGGER, DATA ma TRIGGER.
  • Filifiliga Faatusatusa: O le ituaiga o gaioiga poʻo le faʻatusatusaga mo suʻega taʻitasi e mafai ona seti e faʻaaoga ai lenei filifiliga.

Filifiliga Fa'afeso'ota'i
O le ata o lo'o i lalo o lo'o fa'aalia ai le Fa'ailoga Filifiliga Fa'afeso'ota'i pe'ā filifilia le Va'aiga Mata'ituina po'o le Fa'afefiloi mo le ituaiga fa'aoga ILA:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-6

  • Ituaiga Fa'afeso'ota'i: Fa'atau, Faletusi, Igoa, ma Fa'aliliuga (VLNV) o le atina'e e mata'ituina e le ILA autu.
  • AXI-MM ID Lautele: Filifili le lautele ID o le AXI interface pe a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • AXI-MM Fa'amatalaga Lautele: Filifilia fa'amaufa'ailoga e fetaui i le slot_Filifili le Fa'amatalaga lautele o le AXI interface pe a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • AXI-MM Address Width: Filifilia le Address lautele o le AXI interface pe a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'agaoioi le AXI-MM/Stream Protocol Checker: Fa'aagaina le AXI4-MM po'o le AXI4-Stream siaki siaki mo le avanoa a o le slot_ ituaiga fa'afeso'ota'i ua fa'atulagaina e pei o le AXI-MM po'o le AXI4-Stream, lea o le numera slot.
  • Fa'afeso'ota'i Su'esu'ega Su'esu'ega: Fa'aagaoioi AXI4-MM le mafai ona su'eina fefa'atauaiga.
  • Numera o Fefa'ataua'iga Faitau Mata'ina: Fa'ama'oti le aofa'i o fefa'ataua'iga Faitau i le ID. O le tau e tatau ona tutusa pe sili atu nai lo le numera o fa'atauga fa'atauva'a Faitau mo lena feso'ota'iga.
  • Numera o Fefa'ataua'iga Tusia Mata'ina: Fa'ama'oti mai le aofa'i o fefa'ataua'iga Tusitala e le'i mae'a ile ID. O le tau e tatau ona tutusa pe sili atu nai lo le numera o fefaʻatauaiga Tusitala e leʻi maeʻa mo lena fesoʻotaʻiga.
  • Mata'ituina fa'ailoga Tulaga APC: Fa'agaoioi le mata'ituina o fa'ailoga tulaga APC mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga le alalautusi tuatusi faitau AXI e fai ma Fa'amatalaga: Filifili fa'ailoga alalaupapa tuatusi faitau mo le fa'amoemoe e teu ai fa'amatalaga mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga le alalautusi o le tuatusi faitau AXI e fai ma Fa'aoso: Filifili fa'ailoga alaala o le tuatusi faitau mo le fa'ailoaina o tulaga fa'aoso mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga le alalaupapa fa'amaumauga faitau AXI e fai ma Fa'amatalaga: Filifili fa'ailoga alalaupapa fa'amatalaga faitau mo fa'amoemoega e teu ai fa'amatalaga mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga le alalaupapa fa'amatalaga faitau AXI e fai ma fa'aoso: Filifili fa'ailoga alalaupapa fa'amatalaga faitau mo le fa'ama'oti tulaga fa'aoso mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga AXI tusi tuatusi alalaupapa e pei o Fa'amaumauga: Filifili tusi fa'ailoga alalaupapa tuatusi mo fa'amoemoe e teu ai fa'amatalaga mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga AXI tusi tuatusi alalaupapa e fai ma fa'aoso: Filifili tusi fa'ailoga alalaupapa tuatusi mo fa'ama'oti tulaga fa'aoso mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga le AXI tusitusi alavai fa'amaumauga e pei o Fa'amaumauga: Filifili tusi fa'ailoga alalaupapa fa'amaumauga mo le fa'amoemoe e teu ai fa'amatalaga mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga AXI tusi fa'amatalaga alalaupapa e fa'aoso: Filifili tusi fa'ailoga alalaupapa fa'amatalaga mo le fa'ama'oti tulaga fa'aoso mo le avanoa a o le slot_ ituaiga faʻafesoʻotaʻi ua faʻatulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga AXI tusitusi ala tali e fai ma Fa'amaumauga: Filifili tusi fa'ailo alavai tali mo fa'amoemoe e teu ai fa'amatalaga mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • Fa'atulaga AXI tusitusi ala tali e fai ma fa'aoso: Filifili tusi fa'ailo alavai tali mo fa'ama'oti tulaga fa'aoso mo le avanoa a o le slot_ ituaiga atina'e ua fa'atulagaina e pei o AXI-MM, lea o le numera slot.
  • AXI-Stream Tdata Width: Filifili le Tdata lautele o le AXI-Stream interface pe a o le slot_ ituaiga fa'afeso'ota'i ua fa'atulagaina e pei o le AXI-Stream, lea o le numera slot.
  • AXI-Stream TID Width: Filifili le TID lautele o le AXI-Stream interface pe a o le slot_ ituaiga fa'afeso'ota'i ua fa'atulagaina e pei o le AXI-Stream, lea o le numera slot.
  • AXI-Stream TUSER Width: Filifili le TUSER lautele o le AXI-Stream interface pe a o le slot_ ituaiga fa'afeso'ota'i ua fa'atulagaina e pei o le AXI-Stream, lea o le numera slot.
  • AXI-Stream TDEST Width: Filifili le TDEST lautele o le AXI-Stream interface pe a o le slot_ ituaiga fa'afeso'ota'i ua fa'atulagaina e pei o le AXI-Stream, lea o le numera slot.
  • Fa'atonu Fa'ailoga AXIS e fai ma Fa'amatalaga: Filifili fa'ailoga AXI4-Stream mo le fa'amoemoe e teu ai fa'amatalaga mo le avanoa.
    a o le slot_ ituaiga interface ua configured e pei o le AXI-Stream lea o le numera slot.
  • Fa'atulaga Fa'ailoga AXIS e fai ma fa'aoso: Filifili fa'ailoga AXI4-Stream mo fa'ama'oti tulaga fa'aoso mo le avanoa. a o le slot_ ituaiga fa'afeso'ota'i ua fa'atulagaina e pei o le AXI-Stream, lea o le numera slot.
  • Fa'atulaga le Slot e fai ma Fa'amatalaga ma/po'o le fa'aoso: Filifilia fa'ailoga e le o se AXI mo le fa'ailoaina o tulaga fa'aoso po'o le fa'amoemoe e teu ai fa'amatalaga po'o mo le lua mo le slot. a o le slot_ ituaiga interface ua configured e le-AXI, lea o le numera slot.

Filifiliga Teuina
O le ata o loʻo i lalo o loʻo faʻaalia ai le mea e teu ai Filifiliga tab e mafai ai e oe ona filifili le ituaiga faʻamautu ma le loloto o le manatua e faʻaaogaina:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-7

  • Taulai mo le teuina: O lenei parakalafa o loʻo faʻaaogaina e filifili ai le ituaiga mea e teu ai mai le lisi faʻalalo.
  • Le loloto o Fa'amatalaga: E fa'aogaina lenei fa'ailoga e filifili ai se s talafeagaiample loloto mai le lisi o le matāua.

Filifiliga Maualuga
O le ata o loʻo i lalo o loʻo faʻaalia ai le Advanced Options tab:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-8

  • Fa'aagaoi le AXI4-Stream Interface mo le So'oga Tusia i le AXI Debug Hub: A fa'agaoioia, o le filifiliga lea e maua ai se fa'aoga AXIS mo le IP e fa'afeso'ota'i i le AXI Debug Hub.
  • Fa'aagaoioiga Fa'aoso Fa'aulufalega: Siaki le filifiliga lenei ina ia mafai ai se avanoa e fa'aoso ai le fa'aoso fa'aoga uafu.
  • Fa'aagaoioiga Fa'aoso Fa'amatalaga Fa'aoso: Siaki le filifiliga lenei ina ia mafai ai se avanoa e fa'aoso ai se uafu fa'aoso.
  • Paipa Ulufale Stages: Filifili le numera o resitala e te manaʻo e faʻaopoopo mo le suʻega e faʻaleleia ai taunuʻuga o le faʻatinoga. O lenei ta'iala e fa'atatau i su'esu'ega uma.
  • Fa'amata'u A'oa'o: Siaki ina ia mafai ai le fa'asologa o fa'aoso i masini a le setete.

Fausiaina o Galuega
Mo fa'amatalaga, va'ai le Vivado Design Suite User Guide: Designing with IP (UG896).

Taofi le Autu

Fa'agata Manaomia
O le ILA autu e aofia ai le XDC file o lo'o i ai fa'alavelave ala sese talafeagai e puipuia ai le soona fa'atapula'aina o ala o feso'ota'iga feso'ota'iga i le uati. O lo'o fa'amoemoeina fo'i o le fa'ailo o le uati e feso'ota'i ma le clk input port o le ILA core o lo'o fa'amalosia lelei i lau mamanu.

Meafaigaluega, afifi, ma Filifiliga Vasega Saosaoa
O lenei vaega e le fa'aogaina mo lenei IP autu.

  • Auala ole Uati
    O lenei vaega e le fa'aogaina mo lenei IP autu.
  • Pulega o Uati
    O lenei vaega e le fa'aogaina mo lenei IP autu.
  • Tuuina o le Uati
    O lenei vaega e le fa'aogaina mo lenei IP autu.
  • Faletupe
    O lenei vaega e le fa'aogaina mo lenei IP autu.
  • Tulaga Transceiver
    O lenei vaega e le fa'aogaina mo lenei IP autu.
  • I/O Tulaga ma Tulaga
    O lenei vaega e le fa'aogaina mo lenei IP autu.

Fa'ata'oto

Mo faʻamatalaga auiliili e uiga i Vivado® faʻataʻitaʻiga vaega, faʻapea foʻi ma faʻamatalaga e uiga i le faʻaogaina o meafaigaluega lagolago lona tolu, vaʻai le Vivado Design Suite User Guide: Logic Simulation (UG900).

Fa'asologa ma Fa'atinoga
Mo fa'amatalaga e uiga i le tu'ufa'atasiga ma le fa'atinoga, va'ai le Vivado Design Suite User Guide: Designing with IP (UG896).

Debugging

O lenei fa'aopoopoga e aofia ai fa'amatalaga e uiga i punaoa o lo'o maua ile Xilinx® Support web'upega tafaʻilagi ma mea faʻapipiʻi. Afai e manaʻomia e le IP se ki laisene, e tatau ona faʻamaonia le ki. Ole Vivado® mea faigaluega e iai le tele o siaki laisene mo le faʻaogaina o le IP laiseneina ile tafega. Afai e manuia le siaki laisene, e mafai e le IP ona faʻaauau le gaosiga. A leai, e tu le tupulaga i se mea sese. O siaki laisene e fa'amalosia e meafaigaluega nei:

  • Vivado Synthesis
  • Vivado Fa'atinoga
  • write_bitstream (Tcl poloaiga)

TAUA! E le amana'ia le tulaga o le laisene IP i nofoaga e siaki ai. E fa'amaonia e le su'ega o lo'o iai se laisene aoga. E le siakiina le tulaga o le laisene IP.

Saili Fesoasoani ile Xilinx.com

Ina ia fesoasoani i le mamanu ma le debug faagasologa pe a faʻaaogaina le autu, le Xilinx Support web itulau o loʻo i ai punaoa autu e pei o faʻamaumauga o oloa, faʻasalalauga faʻamatalaga, faʻamaumauga tali, faʻamatalaga e uiga i mataupu ua iloa, ma fesoʻotaʻiga mo le mauaina atili o lagolago oloa. O lo'o avanoa fo'i le Xilinx Community Forums e mafai ai e tagata ona a'oa'o, auai, fa'asoa, ma fai fesili e uiga i fofo Xilinx.

Fa'amaumauga
O lenei ta'iala o oloa o le pepa autu e feso'ota'i ma le 'autu. O lenei taʻiala, faʻatasi ai ma faʻamaumauga e fesoʻotaʻi ma oloa uma e fesoasoani i le faiga o mamanu, e mafai ona maua i le Xilinx Support web itulau po'o le fa'aogaina o le Xilinx® Documentation Navigator. La'u mai le Xilinx Documentation Navigator mai le itulau o le Downloads. Mo nisi faʻamatalaga e uiga i lenei meafaigaluega ma foliga o loʻo avanoa, tatala le fesoasoani i luga ole laiga pe a uma ona faʻapipiʻi.

Tali Faamaumauga
Tali Faamaumauga e aofia ai faʻamatalaga e uiga i faʻafitauli masani, faʻamatalaga fesoasoani i le auala e foia ai nei faʻafitauli, ma soʻo se faʻafitauli e iloa i se oloa Xilinx. Tali Faamaumauga e fausia ma tausia i aso uma e fa'amautinoa ai e mafai e tagata fa'aoga ona maua fa'amatalaga sili ona sa'o avanoa. Tali Faamaumauga mo lenei autu e mafai ona maua e ala i le faʻaogaina o le Suʻega Suʻega pusa i luga ole lagolago autu Xilinx web itulau. Ina ia fa'ateleina au su'esu'ega, fa'aoga upu e pei o:

  • Igoa o oloa
  • Meafaigaluega fe'au(s)
  • Aotelega o le mataupu na feagai

E maua se su'esu'ega faamama pe a uma ona toe fa'afo'i fa'ai'uga e fa'atatau atili i'uga.

Lagolago Fa'atekinisi
O lo'o tu'uina atu e Xilinx le lagolago fa'apitoa ile Xilinx Community Forums mo lenei oloa LogiCORE™ IP pe a fa'aaogaina e pei ona fa'amatalaina i totonu o fa'amaumauga o oloa. E le mafai e Xilinx ona faʻamaonia le taimi, faʻatinoga, poʻo le lagolago pe afai e te faia se tasi o mea nei:

  • Faʻatino le fofo i masini e le o faʻamatalaina i totonu o faʻamaumauga.
  • Fa'apitoa le fofo i tua atu o le fa'atagaina i totonu o fa'amaumauga o oloa.
  • Suia so'o se vaega o le mamanu o lo'o fa'ailoga AUA LE FESUA.

Ina ia fai ni fesili, fa'afeiloa'i i le Xilinx Community Forums.

Punaoa Faaopoopo ma Faasilasilaga Faaletulafono

Xilinx Punaoa
Mo punaoa lagolago e pei o Tali, Faʻamaumauga, Lauga, ma Fonotaga, vaʻai Xilinx Support.

Fa'amatalaga Fa'amatalaga ma Design Hubs
Xilinx® Documentation Navigator (DocNav) e maua ai le avanoa i Xilinx pepa, vitio, ma punaoa lagolago, lea e mafai ona e faamama ma su'e e su'e ai fa'amatalaga. E tatala le DocNav:

  • • Mai le Vivado® IDE, filifili Fesoasoani → Documentation and Tutorials.
    • I luga o Windows, filifili Amata → Polokalama Uma → Xilinx Design Tools → DocNav.
    • I le Linux command prompt, ulufale i le docnav.

O Xilinx Design Hubs e tu'uina atu feso'ota'iga i fa'amaumauga o lo'o fa'atulagaina e galuega fa'atino ma isi autu, e mafai ona e fa'aoga e a'oa'o ai manatu autu ma fa'atalanoaina fesili e masani ona fesiligia. Ina ia maua le Design Hubs:

  • I le DocNav, kiliki le Design Hubs View laupepa.
  • I luga o le Xilinx website, va'ai le itulau Design Hubs.

Fa'aaliga: Mo nisi fa'amatalaga ile DocNav, va'ai ile itulau Fa'asalalau Fa'amaumauga ile Xilinx webnofoaga.

Fa'asinomaga
O nei pepa o lo'o tu'uina atu ai mea fa'aopoopo e aoga ma lenei ta'iala:

  1.  Vivado Design Suite Taiala mo Tagata: Polokalama ma Debugging (UG908)
  2. Vivado Design Suite Taiala mo Tagata: Fuafuaina ma le IP (UG896)
  3. Vivado Design Suite Taiala mo Tagata: Fuafuaina o IP Subsystems e faaaoga ai le IP Integrator (UG994)
  4. Vivado Design Suite Taiala mo Tagata: Amataina (UG910)
  5. Vivado Design Suite Taiala mo Tagata Fa'aoga: Logic Simulation (UG900)
  6. Vivado Design Suite Taiala mo Tagata: Fa'atinoga (UG904)
  7. ISE i Vivado Design Suite Ta'iala Femalaga'iga (UG911)
  8. AXI Protocol Checker LogiCORE IP Product Guide (PG101)
  9. AXI4-Stream Protocol Checker LogiCORE IP Product Guide (PG145)

Toe Iloilo Tala'aga
O le siata o lo'o i lalo o lo'o fa'aalia ai le tala fa'asolopito o le toe iloiloga mo lenei pepa.

Vaega Iloiloga Aotelega
11/23/2020 Faiga 1.1
Fa'asalalauga muamua. N/A

Fa'amolemole Faitau: Fa'asilasilaga Taua Fa'aletulafono
O faʻamatalaga faʻaalia ia te oe i lalo nei (le "Material") e tuʻuina atu mo naʻo le filifilia ma le faʻaogaina o oloa Xilinx. I le maualuga maualuga e faatagaina e le tulafono talafeagai: (1) O meafaitino e maua "AS IS" ma faʻatasi ai ma faʻaletonu uma, Xilinx o loʻo faʻafitia uma faʻamaonia ma tuʻutuʻuga, faʻaalia, faʻaalia, poʻo tulāfono, e aofia ai ae le tapulaʻa i faʻamaoniaga o faʻatau oloa, e leai. -SAGA, PO'O LE FA'AAGAGA MO SO'O SE FA'AMATALAGA; ma (2) Xilinx e le tatau ona noatia (pe i konekarate poʻo faʻasalaga, e aofia ai le faʻatamala, poʻo lalo o soʻo se isi talitonuga o noataga) mo soʻo se gau poʻo faʻaleagaina o soʻo se ituaiga poʻo natura e fesoʻotaʻi ma, e tulaʻi mai i lalo, poʻo e fesoʻotaʻi ma, Mea (e aofia ai lou faʻaaogaina o Meafaitino), e aofia ai soʻo se mea tuusaʻo, le tuusao, faʻapitoa, faʻafuaseʻi, poʻo faʻalavelave faʻaleagaina poʻo faʻaleagaina (e aofia ai le leiloa o faʻamaumauga, tupe mama, agalelei, poʻo soʻo se ituaiga o gau poʻo faʻaleagaina na afaina ona o soʻo se gaioiga na faia. e se isi vaega) e tusa lava pe o sea faʻaleagaina poʻo mea na leiloa na mafai ona vaʻaia lelei poʻo Xilinx na fautuaina e uiga i le tulaga tutusa.

E leai se tiute a Xilinx e fa'asa'o so'o se mea sese o lo'o i totonu o Meafaitino pe logoina oe i fa'afouga i Meafaitino po'o fa'amatalaga o oloa. E le mafai ona e toe gaosia, suia, tufatufaina, pe fa'aali fa'alaua'itele ia Mea e aunoa ma se fa'atagaga tusitusia muamua. O nisi oloa e fa'atatau i aiaiga ma aiaiga o le fa'atapula'aina a Xilinx's warranty, fa'amolemole va'ai i Tu'utu'uga o Fa'atauga a Xilinx lea e mafai viewed i https://www.xilinx.com/legal.htm#tos; IP cores e mafai ona noatia i tuutuuga ma aiaiga lagolago o loʻo i totonu o se laisene na tuʻuina atu ia te oe e Xilinx. O oloa Xilinx e le o fuafuaina pe fa'amoemoe e fa'aletonu-saogalemu pe mo le fa'aogaina i so'o se talosaga e mana'omia ai le fa'atinoina o le fa'aletonu; e te na'o le tulaga lamatia ma noataga mo le fa'aogaina o oloa Xilinx i ia talosaga taua, fa'amolemole va'ai i Tu'utu'uga o Fa'atauga a Xilinx lea e mafai viewed i https://www.xilinx.com/legal.htm#tos.
O lenei pepa o loʻo i ai faʻamatalaga muamua ma e mafai ona suia e aunoa ma se faʻaaliga. O faʻamatalaga o loʻo tuʻuina atu iinei e fesoʻotaʻi ma oloa ma / poʻo auaunaga e leʻi avanoa mo le faʻatau atu, ma e tuʻuina atu mo naʻo faʻamatalaga faʻamatalaga ma e le o faʻamoemoeina, poʻo le faauigaina, o se ofo mo le faʻatau atu poʻo le taumafai e faʻatau atu oloa ma / poʻo auaunaga o loʻo tuʻuina atu i ai. iinei.

FA'ATA'IGA FA'AVA'E
O oloa tau taavale (fa'ailoaina o le “XA” I LE VAEGA NUMERA) E LE FAAMANUIA MO LE FA'A'OGA I LE FA'ATA'UINA O VA'AEVA PO'O LE FA'A'OGA I FA'AIGA E AAFIA AI LE PULE ("SAFETY APPLICATION") vaganā ua i ai se SAFETY CONCEPT CONCEPT. FA'AI LE ISO 26262 AUTOMOTIVE SAFETY STANDARD (“SAFETY DESIGN”). A'O LE'I FA'A'OTOGA A'O LE'I FA'A'OTOGA PO'O LE FA'AVAEINA O SO'O SE FA'AIGA E FA'A'O'O'I AI O'OGA, FA'ATA'ITA'I MA'E FA'A'OA'OGA FA'AVAE MO FA'AMANATU SAOGALEMU. O LE FA'A'OGA O OOA'OGA I SE TA'IGA SAOGALEMU E A'OA'O LE SAOGALEMU E FA'A'OA'OINA ATU I LE FA'AMATALAGA O LE TAGATA FA'AOGA, FA'AALIGA I TULAFONO MA TULAFONO E FA'A'OA'O AI FAATAULA'GA I LE OLA.
Puletaofia 2020 Xilinx, Inc. Xilinx, le Xilinx logo, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq, ma isi ituaiga fa'ailoga o lo'o aofia ai i totonu o fa'ailoga fa'atau a Xilinx i le Iunaite Setete ma isi atunu'u. O isi fa'ailoga tau fefa'ataua'iga uma o meatotino a latou tagata e ona.PG357 (v1.1) Novema 23, 2020, ILA ma le AXI4-Stream Interface v1.1
La'uina le PDF: Xilinx AXI4-Stream Integrated Logic Analyzer Guide

Fa'asinomaga

Fa'amatalaga Fa'atatau

Tuu se faamatalaga

E le fa'asalalauina lau tuatusi imeli. Fa'ailogaina fanua mana'omia *