Xilinx AXI4-Stream analizatzaile logiko integratuaren gida

Sarrera

AXI4-Stream Interface core duen Integrated Log Analyzer (ILA) analizatzaile logiko pertsonalizagarria da, diseinu baten barne seinaleak eta interfazeak kontrolatzeko erabil daitekeen IP. ILA nukleoak analizatzaile logiko modernoen ezaugarri aurreratu ugari biltzen ditu, besteak beste, abiarazle boolear ekuazioak eta ertz-trantsizio abiarazleak. Nukleoak interfazearen arazketa eta monitorizazio gaitasuna ere eskaintzen du memorian mapatutako AXI eta AXI4-Stream protokoloaren egiaztapenarekin batera. ILA nukleoa kontrolatzen ari den diseinuarekin sinkronoa denez, zure diseinuari aplikatzen zaizkion diseinu-erloju-murriztapen guztiak ILA nukleoaren osagaiei ere aplikatzen zaizkie. Diseinu baten barruko interfazeak arazteko, ILA IP bloke-diseinu bati gehitu behar zaio Vivado® IP integratzailean. Era berean, AXI4/AXI4-Stream protokoloa egiaztatzeko aukera gaitu daiteke ILA IPrako IP integratzailean. Protokolo-urraketak uhin forman bistaratu daitezke viewVivado analizatzaile logikoaren er.

Ezaugarriak

• Erabiltzaileak hauta dezakeen zunda-atalen kopurua eta zunda-zabalera.
• Erabiltzaileak hauta ditzakeen biltegiratze-helburuak, hala nola RAM blokea eta UltraRAM
• Zunda-portu anitz konbina daitezke abiarazle baldintza bakarrean.
• Erabiltzaileak hauta daitezkeen AXI zirrikituak diseinu batean AXI interfazeak arazteko.
• AXI interfazeetarako aukera konfiguragarriak, interfaze motak eta arrastoak barneample sakonera.
• Zundak egiteko datuak eta abiarazte-propietatea.
• Konparatzaile kopuru bat eta zunda bakoitzaren zabalera eta interfazeen barruko portu indibidualentzat.
• Sarrera/irteera gurutzatutako abiarazte-interfazeak.
• Sarrerako zundetarako kanalizazio konfiguragarria.
• AXI4-MM eta AXI4-Stream protokoloaren egiaztapena.

ILA nukleoari buruzko informazio gehiago lortzeko, ikus Vivado Design Suite erabiltzailearen gida: Programazioa eta arazketa (UG908).

IP Gertaerak

LogicCORE™ IP Datuen Taula
Oinarrizko Zehaztapenak
Onartutako gailuen familia1	Versal™ ACAP
Onartutako Erabiltzaile Interfazeak	IEEE Araua 1149.1 - JTAG
Core-rekin hornitua
Diseinua Files	RTL
Example Diseinua	Verilog
Proba-bankua	Ez Ematen
Murrizketak File	Xilinx® Diseinu Murrizketak (XDC)
Simulazio eredua	Ez Ematen
Onartutako S/W kontrolatzailea	N/A
Probatu diseinu-fluxuak2
Diseinu Sarrera	Vivado® Design Suite
Simulazioa	Onartutako simulagailuetarako, ikusi Xilinx Diseinu-tresnak: bertsio-oharraren gida.
Sintesia	Vivado Sintesia
Laguntza
Vivado IP aldaketen erregistro guztiak	Master Vivado IP aldaketa erregistroak: 72775
Xilinx laguntza web orrialdea
Oharrak: 1. Onartutako gailuen zerrenda osoa lortzeko, ikusi Vivado® IP katalogoa. 2. Tresnen onartzen diren bertsioetarako, ikusi Xilinx Diseinu-tresnak: bertsio-oharraren gida.

Amaituview

Edukiak diseinu-prozesuaren arabera nabigatzea
Xilinx® dokumentazioa diseinu-prozesu estandar batzuen inguruan antolatzen da, zure egungo garapen-zereginerako eduki garrantzitsua aurkitzen laguntzeko. Dokumentu honek diseinu-prozesu hauek biltzen ditu:

• Hardwarea, IPa eta plataformaren garapena: hardware plataformarako PL IP blokeak sortzea, PL nukleoak sortzea, azpisistemaren simulazio funtzionala eta Vivado® denbora, baliabideen erabilera eta potentzia ixtea ebaluatzea. Era berean, sistema integratzeko hardware plataforma garatzen da. Diseinu prozesu honi aplikatzen zaizkion dokumentu honetako gaiak hauek dira:
• Portuen deskribapenak
• Erlojua eta berrezarri
• Nukleoa pertsonalizatzea eta sortzea

Core Overview
FPGA diseinuko seinaleak eta interfazeak ILA zunda eta zirrikitu sarreretara konektatuta daude. Seinale eta interfaze hauek, zunda eta zirrikitu-sarrerak hurrenez hurren, s diraampdiseinu-abiaduran eraman eta txip-blokeen RAM erabiliz gordetzen da. Versal™ ACAP diseinuko seinaleak eta interfazeak ILA zunda eta zirrikituaren sarreretara konektatuta daude. Erantsitako seinale eta interfaze hauek sampDiseinu-abiaduran gidatzen da core erlojuaren sarrera erabiliz eta txip-blokeetako RAM memorian gordeta. Oinarrizko parametroek honako hauek zehazten dituzte:

• Zenbait zunda (gehienez 512) eta zundaren zabalera (1etik 1024ra).
• Zenbait zirrikitu eta interfaze aukera.
• Traza sample sakonera.
• Zundak egiteko datuak eta/edo abiarazte-propietatea.
• Zunda bakoitzeko konparatzaile kopurua.

ILA nukleoarekin komunikazioa Kontrol, Interfaze eta Prozesatzeko Sistema (CIPS) IP nukleoarekin konektatzen den AXI Debug Hub-aren instantzia bat erabiliz egiten da.

Diseinua Versal ACAP-en kargatu ondoren, erabili Vivado® analizatzaile logikoko softwarea ILA neurtzeko abiarazte-gertaera bat konfiguratzeko. Abiarazlea gertatu ondoren, sampBuffer-a bete eta Vivado analizatzaile logikora igotzen da. Ahal duzu view datu hauek uhin-formaren leihoa erabiliz. Zunda sampLe eta trigger funtzionaltasuna eskualde logiko programagarrian inplementatzen da. Txip-blokea RAM edo UltraRAM memoria pertsonalizatzean hautatu duzun biltegiratze-helburuaren arabera, datuak gordetzen ditu softwareak kargatu arte. Ez da erabiltzailearen sarrera edo irteerarik behar gertaerak abiarazteko, datuak hartzeko edo ILA nukleoarekin komunikatzeko. ILA nukleoak interfaze-mailako seinaleak kontrolatzeko gai da, transakzio-mailako informazioa helarazi dezake, hala nola AXI4 interfazeetarako transakzio nabarmenak.

ILA Probe Trigger Konparatzailea
Zunda-sarrera bakoitza eragiketa ezberdinak egiteko gai den abiarazle-konparagailu batera konektatuta dago. Exekutatzeko garaian konparatzailea = edo != konparaketak egiteko ezar daiteke. Horrek bat datozen maila-ereduak barne hartzen ditu, hala nola X0XX101. Ertz-trantsizioak detektatzea ere barne hartzen du, hala nola goranzko ertza (R), beheranzko ertza (F), ertza bia (B) edo trantsiziorik eza (N). Abiarazle-konparatzaileak konparazio konplexuagoak egin ditzake, >, <, ≥ eta ≤ barne.

GARRANTZITSUA! Konparatzailea exekuzio-denboran ezartzen da Vivado® analizatzaile logikoaren bidez.

ILA Trigger Baldintza
Abiarazte-baldintza "AND" edo "OR" boolear baten emaitza da ILA zundaren abiarazlearen konparagailuaren emaitzetako bakoitzaren emaitza. Vivado® analizatzaile logikoa erabiliz, "ETA" zundaketa konparagailuen zundak abiarazi edo "edo" hautatzen duzu. "ETA" ezarpenak abiarazte-gertaera bat eragiten du ILA zundaren konparazio guztiak betetzen direnean. "OR" ezarpenak abiarazte-gertaera bat eragiten du ILA zundaren konparazioren bat betetzen denean. Abiarazte-baldintza ILA traza neurtzeko erabiltzen den abiarazte-gertaera da.

Aplikazioak

ILA core Vivado® erabiliz egiaztatzea edo arazketa behar duen aplikazio batean erabiltzeko diseinatuta dago. Hurrengo irudian CIPS IP core AXI bloke RAM kontrolagailutik idazten eta irakurtzen dute AXI Network on Chip (NoC) bidez. ILA nukleoa AXI NoC eta AXI bloke RAM kontrolagailuaren arteko interfaze sarera konektatuta dago AXI4 transakzioa hardware kudeatzailean kontrolatzeko.

Lizentzia eta Eskaerak
Xilinx® LogiCORE™ IP modulu hau Xilinx Vivado® Design Suite-rekin kostu gehigarririk gabe eskaintzen da Xilinx Azken Erabiltzaile Lizentziaren baldintzen arabera.
Oharra: Lizentzia behar duzula egiaztatzeko, egiaztatu IP Katalogoko Lizentzia zutabean. Sartzeak esan nahi du Vivado® Design Suite-rekin lizentzia bat sartzen dela; Erosteak esan nahi du core erabiltzeko lizentzia erosi behar duzula. Xilinx® LogiCORE™ IP beste modulu batzuei buruzko informazioa Xilinx Jabetza Intelektuala orrian dago eskuragarri. Beste Xilinx LogiCORE IP modulu eta tresnen prezioei eta erabilgarritasunari buruzko informazioa lortzeko, jarri harremanetan tokiko Xilinx salmenta-ordezkariarekin.

Produktuaren zehaztapena

Portuen deskribapenak
Ondorengo tauletan ILA portuei eta parametroei buruzko xehetasunak ematen dira.
ILA Portuak

1. taula: ILA Portuak
Portuaren izena	I/O	Deskribapena
clk	I	Diseinatzeko erlojua abiarazte eta biltegiratze logika guztiak erlojatzen dituena.
zundaketa [ - 1:0]	I	Zunda ataka sarrera. Zundaren atakaren zenbakia 0 eta bitarteko tartean dago 511. Zundaren atakaren zabalera ( ) 1 eta 1024 bitarteko tartean dago. Ataka hau bektore gisa deklaratu behar duzu. Biteko ataka baterako, erabili zunda [1:0].
trig_out	O	Trig_out ataka abiarazte-baldintzatik edo kanpoko trig_in atakatik sor daiteke. Logic Analyzer-en exekuzio-denbora kontrolatzen da abiarazte-baldintza eta trig_in-en artean aldatzeko, trig_out gidatzeko.
trig_in	I	Embedded Cross Trigger-erako prozesuetan oinarritutako sisteman erabiltzen den sarrerako abiarazlea. Beste ILA batera konekta daiteke kaskadako Trigger sortzeko.
zirrikitua_ _	I	Slot interfazea. Interfaze mota zirrikituan oinarrituta dinamikoki sortzen da _ interfaze motako parametroa. Interfazeetako portu indibidualak hardware-kudeatzailean monitorizatzeko erabilgarri daude.
trig_out_ack	I	Trig_out-aren aitorpena.
trig_in_ack	O	Trig_in-en aitorpena.
berrezarrin	I	ILA Sarrera Mota "Interfaze Monitorea" gisa ezartzen denean, ataka honek Slot-ari loturiko diseinu-logikarekin sinkronoa den berrezartzeko seinale bera izan beharko luke. _ ILA nukleoko portuak.
S_ARDATZA	I/O	Aukerako ataka. AXI Debug Hub nukleoarekin eskuz konektatzeko erabiltzen da "Gaitu AXI4- Stream Interface for Manul Connection to AXI Debug Hub" aukera aurreratuan aukeratzen denean.
M_AXIS	I/O	Aukerako ataka. AXI Debug Hub nukleoarekin eskuz konektatzeko erabiltzen da "Gaitu AXI4- Stream Interface for Manual Connect for Manual Connect to AXI Debug Hub" "Aukera aurreratuak" aukeratzen denean.

1. taula: ILA Portuak (jarraipena)
Portuaren izena	I/O	Deskribapena
aresetn	I	Aukerako ataka. AXI Debug Hub nukleoarekin eskuz konektatzeko erabiltzen da 'Gaitu AXI4- Stream Interface for Manual Connect for Manual Connect to AXI Debug Hub' aukeratzen denean 'Aukera aurreratuak'. Ataka honek AXI Debug Hub-en berrezartzeko atakarekin sinkronoa izan behar du.
aklk	I	Aukerako ataka. AXI Debug Hub nukleoarekin eskuz konektatzeko erabiltzen da 'Gaitu AXI4- Stream Interface for Manual Connect for Manual Connect to AXI Debug Hub' aukeratzen denean 'Aukera aurreratuak'. Ataka honek AXI Debug Hub-eko erloju atakarekin sinkronikoa izan behar du.

ILA Parametroak

2. taula: ILA Parametroak
Parametroa	Onargarria Balioak	Balio lehenetsiak	Deskribapena
Osagaien_izena	Katea A–Z, 0–9 eta _rekin (azpimarra)	ila_0	Instantziatutako osagaiaren izena.
C_NUM_OF_PROBES	1-512	1	ILA zunda ataken kopurua.
C_MEMORY_TYPE	0, 1	0	Hartutako datuen biltegiratze-helburua. 0 RAM blokeari dagokio eta 1 UltraRAMari.
C_DATA_PTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Zunda biltegiratzeko buffer-aren sakonera. Zenbaki honek s-ko gehienezko kopurua adierazten duampexekuzio-denboran gorde daitezkeen fitxategiak zunda-sarrera bakoitzerako.
C_PROBE _ZABALERA	1-1024	1	Zunda atakaren zabalera . Non 0 eta 1,023 bitarteko balioa duen zunda-ataka da.
C_TRIGOUT_EN	Egia/Gezurra	GEZURRA	Trig out funtzioa gaitzen du. Trig_out eta trig_out_ack atakak erabiltzen dira.
C_TRIGIN_EN	Egia/Gezurra	GEZURRA	Trig funtzionalitatean gaitzen du. Trig_in eta trig_in_ack atakak erabiltzen dira.
C_INPUT_PIPE_STAGES	0-6	0	Gehitu flop gehigarriak zundaketa ataketan. Parametro bat zunda-portu guztiei aplikatzen zaie.
ALL_PROBE_SAME_MU	Egia/Gezurra	EGIA	Honek konparazio-balio-unitate berdinak (match units) behartzen ditu zunda guztietara.
C_PROBE _MU_CNT	1-16	1	Konparazio-balioaren (etorkinen) unitate kopurua zunda bakoitzeko. Honek ALL_PROBE_SAME_MU FALSE bada bakarrik balio du.
C_PROBE _MOTA	DATA eta TRIGGER, TRIGGER, DATA	DATUAK eta TRIGGER	Hautatutako zunda bat aukeratzeko abiarazte-baldintza zehazteko edo datuak gordetzeko edo bietarako.
C_ADV_TRIGGER	Egia/Gezurra	GEZURRA	Aurrez aktibatzeko aukera gaitzen du. Honek abiarazte-egoera makina gaitu eta zure abiarazte-sekuentzia idatz dezakezu Vivado Logic Analyzer-en.

2. taula: ILA Parametroak (jarraipena)
Parametroa	Onargarria Balioak	Balio lehenetsiak	Deskribapena
C_NUM_MONITOR_SLOTS	1-11	1	Interfaze zirrikitu kopurua.
Oharrak: 1. Konparazio-balioaren (etorkinen) unitateen gehienezko kopurua 1,024ra mugatzen da. Oinarrizko abiarazlerako (C_ADV_TRIGGER = FALSE), zunda bakoitzak alderatzeko balio-unitate bat du (aurreko bertsioan bezala). Baina aldez aurretiko abiarazte aukerarako (C_ADV_TRIGGER = TRUE), horrek esan nahi du zunda indibidualek oraindik ere aukeraketa posible izan dezaketela batetik lau arteko alderaketa-balioen unitateak. Baina konparatzeko balio-unitate guztiek ez dute 1,024 baino gehiago gainditu behar. Horrek esan nahi du, zunda bakoitzeko lau konparatu unitate behar badituzu, 256 zunda soilik erabiltzeko baimena duzu.

Core-rekin diseinatzea

Atal honek gidalerroak eta informazio osagarria biltzen ditu muinarekin diseinua errazteko.

Erlojua
Clk sarrerako ataka ILA nukleoak zunda-balioak erregistratzeko erabiltzen duen erlojua da. Emaitza onenak lortzeko, ILA nukleoaren zunda-portuei atxikitako diseinu-logikarekin sinkronoa den erloju-seinale bera izan beharko litzateke. AXI Debug Hub-arekin eskuz konektatzean, aclk seinaleak AXI Debug Hub erlojuaren sarrerako atakarekin sinkronoa izan behar du.

Berrezarri
ILA Sarrera Mota Interfaze Monitorean ezartzen duzunean, berrezartzeko ataka berrezartzeko seinale bera izan behar da, zeinaren interfazeari lotuta dagoen diseinu-logikarekin sinkronoa den berrezartzeko seinalea izan behar du.
zirrikitua_ _ ILA nukleoko portua. AXI Debug Hub nukleo batekin eskuz konektatzeko, oraingo atakak AXI Debug Hub nukleoaren berrezartze atakarekin sinkronoa izan behar du.

Diseinu Fluxuaren Urratsak
Atal honetan nukleoa pertsonalizatzea eta sortzea, nukleoa mugatzea eta IP nukleo honen espezifikoak diren simulazio, sintesia eta inplementazio urratsak deskribatzen dira. Vivado® diseinu-fluxu estandarrei eta IP integratzaileari buruzko informazio zehatzagoa Vivado Design Suite erabiltzailearen gidaliburuetan aurki daiteke:

• Vivado Design Suite erabiltzailearen gida: IP azpisistemak diseinatzea IP Integrator erabiliz (UG994)
• Vivado Design Suite erabiltzailearen gida: IParekin diseinatzea (UG896)
• Vivado Design Suite erabiltzailearen gida: Lehen urratsak (UG910)
• Vivado Design Suite Erabiltzailearen Gida: Simulazio Logikoa (UG900)

Nukleoa pertsonalizatzea eta sortzea

Atal honek Xilinx® tresnak erabiltzeari buruzko informazioa biltzen du Vivado® Design Suite-n muina pertsonalizatzeko eta sortzeko. Vivado IP integratzailean nukleoa pertsonalizatzen eta sortzen ari bazara, ikusi Vivado Design Suite Erabiltzailearen Gida: IP azpisistemak diseinatzea IP Integrator erabiliz (UG994) informazio zehatza lortzeko. IP integratzaileak konfigurazio-balio batzuk automatikoki kalkula ditzake diseinua balioztatzeko edo sortzerakoan. Balioak aldatzen diren ala ez egiaztatzeko, ikusi parametroaren deskribapena kapitulu honetan. To view parametroaren balioa, exekutatu validate_bd_design komandoa Tcl kontsolan. IPa pertsonaliza dezakezu zure diseinuan erabiltzeko, IP nukleoarekin lotutako hainbat parametroren balioak zehaztuz urrats hauek erabiliz:

1.  Hautatu IPa IP katalogotik.
2.  Egin klik bikoitza hautatutako IPan edo hautatu Pertsonalizatu IP komandoa tresna-barrako edo egin klik eskuineko botoiarekin menuan.

Xehetasunetarako, ikusi Vivado Design Suite Erabiltzailearen Gida: Diseinu IParekin (UG896) eta Vivado Design Suite Erabiltzailearen Gida: Lehen urratsak (UG910). Kapitulu honetako irudiak Vivado IDEaren ilustrazioak dira. Hemen irudikatzen den diseinua egungo bertsioarekin alderatuta alda daiteke.

Nukleora sartzeko, egin hau:

1.  Ireki proiektu bat hautatuta File ondoren, Ireki Proiektua edo sortu proiektu berri bat hautatuz File gero Proiektu Berria Vivadon.
2.  Ireki IP katalogoa eta nabigatu taxonomietako edozeinetara.
3. Egin klik bikoitza ILA Vivado IDE oinarrizko izena agertzeko.

Aukera Orokorren Panela
Hurrengo irudian Aukera Orokorrak fitxa erakusten du Native ezarpenean, aukerak zehazteko aukera ematen duena:

Ondorengo irudiak aukerak zehaztea ahalbidetzen duen AXI ezarpeneko Aukera Orokorrak fitxa erakusten du:

• Osagaiaren izena: Erabili testu-eremu hau ILA nukleorako modulu-izen esklusibo bat emateko.
• ILA Sarrera mota: aukera honek zehazten du zein interfaze edo seinale mota arazketan egon behar duen ILA. Gaur egun, parametro honen balioak "Native Probes", "Interface Monitor" eta "Mixed" dira.
• Zunda kopurua: Erabili testu-eremu hau ILA nukleoko zundaketa-atalen kopurua hautatzeko. Vivado® IDEan erabiltzen den baliozko tartea 1etik 64ra bitartekoa da. 64 zunda-portu baino gehiago behar badituzu, Tcl komando-fluxua erabili behar duzu ILA nukleoa sortzeko.
• Hainbat Interfaze Slot (Interfaze Monitore motan eta Misto motan soilik eskuragarri): Aukera honek ILAra konektatu behar diren AXI interfazeen zirrikituen kopurua hautatzeko aukera ematen du.
• Konparatzaile-kopuru berdina Zunda-portu guztietarako: panel honetan zunda bakoitzeko konparatzaile-kopurua konfigura daiteke. Zunda guztietarako konparatzaile kopuru bera gaitu daiteke hautatuta.

Zundaketa Portu Panelak
Hurrengo irudiak ezarpenak zehaztea ahalbidetzen duen Probe Ports fitxa erakusten du:

• Probe Portu Panela: Probe Portu bakoitzaren zabalera Probe Portu Paneletan konfigura daiteke. Probe Portu Panel bakoitzak zazpi ataka ditu gehienez.
• Probe Width: Probe Portu bakoitzaren zabalera aipa daiteke. Baliozko tartea 1etik 1024ra bitartekoa da.
• Konparatzaile-kopurua: Aukera hau "Konparatzaile-kopuru berdina Probe ataka guztietarako" aukera desgaituta dagoenean soilik gaituta dago. 1etik 16ra bitarteko zunda bakoitzerako konparagailu bat ezar daiteke.
• Datuak eta/edo Trigger: zunda bakoitzerako zunda mota ezar daiteke aukera hau erabiliz. Baliozko aukerak DATA_and_TRIGGER, DATA eta TRIGGER dira.
• Konparatzaile aukerak: zunda bakoitzaren eragiketa edo konparazio mota ezar daiteke aukera hau erabiliz.

Interfaze aukerak
Hurrengo irudiak Interfazearen Aukerak fitxa erakusten du Interfaze Monitorea edo Mistoa mota hautatzen denean ILA sarrera motarako:

• Interfaze mota: ILA nukleoak kontrolatu behar duen interfazearen saltzailea, liburutegia, izena eta bertsioa (VLNV).
• AXI-MM ID Zabalera: AXI interfazearen ID zabalera hautatzen du zirrikitua_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• AXI-MM Data Width: slot_ari dagozkion parametroak hautatzen ditu AXI interfazearen datu zabalera slot_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• AXI-MM Helbidearen Zabalera: AXI interfazearen Helbidearen zabalera hautatzen du zirrikitua_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Gaitu AXI-MM/Stream Protocol Checker: AXI4-MM edo AXI4-Stream protokolo egiaztatzailea gaitu zirrikiturako zirrikitua denean_ interfaze mota AXI-MM edo AXI4-Stream gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Gaitu transakzioen jarraipenaren kontagailuak: AXI4-MM transakzioen jarraipena egiteko gaitasuna gaitzen du.
• Irakurketa-transakzio nabarmenen kopurua: ID bakoitzeko irakurketa-transakzio nabarmenen kopurua zehazten du. Balioa konexio horretarako geratzen diren Irakurri transakzio kopuruaren berdina edo handiagoa izan behar du.
• Idazketa-transakzio nabarmenen kopurua: ID bakoitzeko nabarmentzen diren idazketa-transakzio kopurua zehazten du. Balioa konexio horretarako nabarmentzen diren Idatzi transakzio kopuruaren berdina edo handiagoa izan behar du.
• Monitor APC Status signals: gaitu zirrikiturako APC egoera seinaleen jarraipena zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI irakurketa-helbidearen kanala Datu gisa: hautatu irakurtzeko helbide-kanalaren seinaleak zirrikituan datuak gordetzeko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI irakurketa-helbidearen kanala Trigger gisa: hautatu irakurtzeko helbide-kanalaren seinaleak zirrikituaren abiarazte-baldintza zehazteko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI irakurtzeko datu-kanala Datu gisa: hautatu irakurtzeko datu-kanalaren seinaleak zirrikituan datuak gordetzeko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI irakurtzeko datu-kanala Trigger gisa: hautatu irakurtzeko datu-kanalaren seinaleak zirrikituaren abiarazte-baldintzak zehazteko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI idazketa-helbidearen kanala Datu gisa: hautatu idazteko helbide-kanalaren seinaleak zirrikituan datuak gordetzeko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI idazketa-helbidearen kanala Trigger gisa: hautatu idazketa-helbideen kanalaren seinaleak zirrikituaren abiarazte-baldintzak zehazteko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI idazteko datu-kanala Datu gisa: hautatu idazteko datu-kanalaren seinaleak zirrikituan datuak gordetzeko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI idazteko datu-kanala Trigger gisa: hautatu idazteko datu-kanalaren seinaleak zirrikituaren abiarazte-baldintza zehazteko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI idazketa-erantzun-kanala Datu gisa: hautatu idazketa-erantzun-kanalaren seinaleak zirrikituan datuak gordetzeko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXI idazketa-erantzun-kanala Trigger gisa: hautatu idazketa-erantzun-kanalaren seinaleak zirrikituaren abiarazte-baldintza zehazteko zirrikitua denean_ interfaze mota AXI-MM gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• AXI-Stream Tdata Width: AXI-Stream interfazearen Tdata zabalera hautatzen du slot_ interfaze mota AXI-Stream gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• AXI-Stream TID Zabalera: AXI-Stream interfazearen TID zabalera hautatzen du slot_ interfaze mota AXI-Stream gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• AXI-Stream TUSER Width: AXI-Stream interfazearen TUSER zabalera hautatzen du slot_ interfaze mota AXI-Stream gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• AXI-Stream TDEST Width: AXI-Stream interfazearen TDEST zabalera hautatzen du slot_ interfaze mota AXI-Stream gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu AXIS seinaleak datu gisa: hautatu AXI4-Stream seinaleak zirrikituan datuak gordetzeko
  zirrikitua denean_ interfaze mota AXI-Stream gisa konfiguratuta dago non zirrikituaren zenbakia da.
• Konfiguratu AXIS seinaleak Trigger gisa: hautatu AXI4-Stream seinaleak zirrikituaren abiarazte-baldintza zehazteko zirrikitua denean_ interfaze mota AXI-Stream gisa konfiguratuta dago, non zirrikituaren zenbakia da.
• Konfiguratu Slot Datu eta/edo Trigger gisa: AXI ez diren zirrikituen seinaleak hautatzen ditu abiarazte-baldintza zehazteko edo datuak biltegiratzeko edo bietarako zirrikitua. zirrikitua denean_ interfaze mota ez-AXI gisa konfiguratuta dago, non zirrikituaren zenbakia da.

Biltegiratze-aukerak
Hurrengo irudiak Biltegiratze-aukerak fitxa erakusten du, erabiliko den memoriaren biltegiratze-helburu mota eta sakonera hautatzeko aukera ematen duena:

• Biltegiratze-helburua: parametro hau goitibeherako menuan biltegiratze-helburu mota hautatzeko erabiltzen da.
• Datuen sakontasuna: parametro hau s egokia hautatzeko erabiltzen daampleen sakonera goitibeherako menutik.

Aukera aurreratuak
Hurrengo irudiak Aukera aurreratuak fitxa erakusten du:

• Gaitu AXI4-Stream interfazea AXI Debug Hub-era eskuz konektatzeko: gaituta dagoenean, aukera honek AXIS interfaze bat ematen du IP-a AXI Debug Hub-era konektatzeko.
• Gaitu Trigger Sarrera Interfazea: hautatu aukera hau abiarazlearen sarrerako ataka aukerako bat gaitzeko.
• Gaitu Trigger Irteerako Interfazea: hautatu aukera hau abiarazlearen irteerako aukerako ataka gaitzeko.
• Sarrera-hodia Stages: Hautatu zundaketarako gehitu nahi duzun erregistro kopurua ezarpenaren emaitzak hobetzeko. Parametro hau zunda guztiei aplikatzen zaie.
• Trigger aurreratua: markatu egoera makinetan oinarritutako abiarazle-sekuentziazioa gaitzeko.

Irteera Sorkuntza
Xehetasunetarako, ikusi Vivado Design Suite erabiltzailearen gida: Diseinu IParekin (UG896).

Nukleoa mugatzea

Beharrezko mugak
ILA nukleoak XDC bat dauka file bide faltsu-murriztapen egokiak dituena, erloju-domeinuen sinkronizazio-bideak gurutzatzeko bideak gehiegi murriztea saihesteko. ILA nukleoaren clk sarrerako atakara konektatutako erloju-seinalea behar bezala mugatuta egotea ere espero da zure diseinuan.

Gailu, pakete eta abiadura-mailaren hautaketak
Atal hau ez da aplikagarria IP nukleo honetarako.

• Erlojuaren maiztasunak
  Atal hau ez da aplikagarria IP nukleo honetarako.
• Erlojuaren kudeaketa
  Atal hau ez da aplikagarria IP nukleo honetarako.
• Erlojuaren Kokapena
  Atal hau ez da aplikagarria IP nukleo honetarako.
• Bankuak
  Atal hau ez da aplikagarria IP nukleo honetarako.
• Transceptor kokatzea
  Atal hau ez da aplikagarria IP nukleo honetarako.
• I/O estandarra eta kokapena
  Atal hau ez da aplikagarria IP nukleo honetarako.

Simulazioa

Vivado® simulazio-osagaiei buruzko informazio zabala lortzeko, baita onartzen diren hirugarrenen tresnak erabiltzeari buruzko informazioa lortzeko, ikusi Vivado Design Suite erabiltzailearen gida: Logic Simulation (UG900).

Sintesia eta Inplementazioa
Sintesiari eta inplementazioari buruzko xehetasunak lortzeko, ikus Vivado Design Suite Erabiltzailearen Gida: Diseinu IParekin (UG896).

Arazketa

Eranskin honek Xilinx® euskarriaren bidez dauden baliabideei buruzko xehetasunak biltzen ditu webgunea eta arazketa tresnak. IPak lizentzia-gako bat behar badu, gakoa egiaztatu behar da. Vivado® diseinu-tresnek hainbat lizentzia-kontrol-puntu dituzte fluxuaren bidez baimendutako IP ateratzeko. Lizentzien egiaztapena arrakastatsua bada, IPak sortzen jarrai dezake. Bestela, belaunaldia akats batekin gelditzen da. Lizentzien kontrol-puntuak honako tresna hauekin ezartzen dituzte:

• Vivado Sintesia
• Vivado Ezarpena
• write_bitstream (Tcl komandoa)

GARRANTZITSUA! IP lizentzia-maila ez da kontuan hartzen kontrol-puntuetan. Probak baliozko lizentzia bat dagoela baieztatzen du. Ez du IP lizentzia maila egiaztatzen.

Xilinx.com-en laguntza aurkitzea

Nukleoa erabiltzean diseinu eta arazketa prozesuan laguntzeko, Xilinx euskarria web orrialdeak funtsezko baliabideak ditu, hala nola produktuaren dokumentazioa, bertsio-oharrak, erantzunen erregistroak, arazo ezagunei buruzko informazioa eta produktuaren laguntza gehiago lortzeko estekak. Xilinx komunitatearen foroak ere eskuragarri daude, non kideek ikasi, parte hartu, partekatu eta Xilinx soluzioei buruzko galderak egin ditzaten.

Dokumentazioa
Produktu-gida hau nukleoarekin lotutako dokumentu nagusia da. Gida hau, diseinu-prozesuan laguntzen duten produktu guztiei lotutako dokumentazioarekin batera, Xilinx euskarria-n aurki daiteke. web orrialdean edo Xilinx® Documentation Navigator erabiliz. Deskargatu Xilinx Dokumentazio-Nabigatzailea Deskargak orrialdetik. Tresna honi eta erabilgarri dauden eginbideei buruzko informazio gehiago lortzeko, ireki lineako laguntza instalatu ondoren.

Erantzun Erregistroak
Erantzun-erregistroek normalean aurkitzen diren arazoei buruzko informazioa, arazo horiek konpontzeko moduari buruzko informazio lagungarria eta Xilinx produktu baten inguruko edozein arazo ezagutzen dira. Erantzun-erregistroak egunero sortzen eta mantentzen dira, erabiltzaileek eskuragarri dagoen informazio zehatzena sarbidea dutela bermatuz. Nukleo honen erantzun-erregistroak Xilinx euskarri nagusiko Bilaketa-laguntza koadroa erabiliz aurki daitezke web orrialdea. Zure bilaketa-emaitzak maximizatzeko, erabili gako-hitzak, hala nola:

• Produktuaren izena
• Erreminta-mezuak
• Aurkitutako gaiaren laburpena

Iragazki-bilaketa bat erabilgarri dago emaitzak itzuli ondoren, emaitzak gehiago bideratzeko.

Laguntza Teknikoa
Xilinx-ek laguntza teknikoa eskaintzen du Xilinx komunitatearen foroetan LogiCORE™ IP produktu honetarako, produktuaren dokumentazioan azaltzen den moduan erabiltzen denean. Xilinx-ek ezin du denbora, funtzionaltasuna edo laguntza bermatu honako hauetakoren bat egiten baduzu:

• Inplementatu soluzioa dokumentazioan zehaztuta ez dauden gailuetan.
• Pertsonalizatu soluzioa produktuaren dokumentazioan onartzen denetik haratago.
• Aldatu EZ ALDATU etiketa duen diseinuaren edozein atal.

Galderak egiteko, joan Xilinx komunitatearen foroetara.

Baliabide gehigarriak eta Lege-oharrak

Xilinx baliabideak
Erantzunak, Dokumentazioa, Deskargak eta Foroak bezalako laguntza-baliabideetarako, ikusi Xilinx-en laguntza.

Dokumentazio-nabigatzailea eta Diseinu-guneak
Xilinx® Documentation Navigator (DocNav) Xilinx dokumentuak, bideoak eta laguntza-baliabideetarako sarbidea eskaintzen du, eta iragazi eta bilatu dezakezu informazioa aurkitzeko. DocNav irekitzeko:

• • Vivado® IDEtik, hautatu Laguntza → Dokumentazioa eta Tutorialak.
  • Windows-en, hautatu Hasi > Programa guztiak > Xilinx Diseinu-tresnak > DocNav.
  • Linux komando-gonbitan, idatzi docnav.

Xilinx Design Hub-ek diseinu-zereginen eta beste gai batzuen arabera antolatutako dokumentaziorako estekak eskaintzen ditu, funtsezko kontzeptuak ikasteko eta maiz egiten diren galderei erantzuteko erabil ditzakezunak. Diseinu-guneetara sartzeko:

• DocNav-en, egin klik Design Hubs-en View fitxa.
• Xilinxen gainean webgunean, ikusi Design Hubs orria.

Oharra: DocNav-i buruzko informazio gehiago lortzeko, ikusi Xilinx-eko Dokumentazio-nabigatzailea orria webgunea.

Erreferentziak
Dokumentu hauek gida honekin erabilgarria den material osagarria eskaintzen dute:

1.  Vivado Design Suite erabiltzailearen gida: programazioa eta arazketa (UG908)
2. Vivado Design Suite erabiltzailearen gida: IParekin diseinatzea (UG896)
3. Vivado Design Suite erabiltzailearen gida: IP azpisistemak diseinatzea IP Integrator erabiliz (UG994)
4. Vivado Design Suite erabiltzailearen gida: Lehen urratsak (UG910)
5. Vivado Design Suite Erabiltzailearen Gida: Simulazio Logikoa (UG900)
6. Vivado Design Suite Erabiltzailearen Gida: Inplementazioa (UG904)
7. ISE-ra Vivado Design Suite Migrazio Gida (UG911)
8. AXI Protocol Checker LogiCORE IP produktuen gida (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP produktuaren gida (PG145)

Berrikuspen historia
Hurrengo taulak dokumentu honen berrikuspen historia erakusten du.

atala	Berrikuspen-laburpena
11/23/2020 1.1 bertsioa
Hasierako kaleratzea.	N/A

Mesedez, irakurri: Lege-ohar garrantzitsuak
Jarraian ematen dizun informazioa ("Materialak") Xilinx produktuak aukeratzeko eta erabiltzeko soilik ematen da. Indarrean dagoen legeak onartzen duen gehieneko neurrian: (1) Materialak "BELEAN" eskuragarri daude eta akats guztiekin, Xilinx-ek honen bidez, BERME ETA BALDINTZA GUZTIEI UKO EGIN DIO, ADIERAZPENA, INPLIZITUA EDO LEGEZTA, MERKATARITZARAKO BERMEAK barne, baina EZ MUGATU. -URRASTEA, EDO EDOZEIN HELBURU ZEHAR EGITEKO EGOKIA; eta (2) Xilinx-ek ez du erantzule izango (kontratuan edo kalte-haustean, arduragabekeria barne, edo beste edozein erantzukizun-teoriaren arabera) Materialekin lotutako, sortutako edo harekin lotuta dauden edozein motatako edo izaerako galera edo kalteengatik. (Materialen erabilera barne), zuzeneko, zeharkako, berezi, gorabehera edo ondoriozko galera edo kalteengatik barne (datuak, irabaziak, borondate ona edo edozein ekintzaren ondorioz jasandako galera edo kalte mota barne). hirugarren batek) kalte edo galera hori arrazoiz aurreikus daitekeen arren edo Xilinx-i horren aukeraren berri izan.

Xilinx-ek ez du bere gain hartzen Materialetan dauden akatsak zuzentzeko edo Materialen edo produktuen zehaztapenen eguneratzeen berri emateko betebeharrik. Ezin dituzu Materialak erreproduzitu, aldatu, banatu edo publikoki erakutsi aldez aurretik idatzizko baimenik gabe. Zenbait produktu Xilinx-en berme mugatuaren zehaztapen eta baldintzen menpe daude. viewed at https://www.xilinx.com/legal.htm#tos; IP nukleoak Xilinx-ek emandako lizentzia batean jasotako berme eta laguntza-baldintzen mende egon daitezke. Xilinx produktuak ez dira hutsegite seguruak izateko edo hutsegiteen errendimendua behar duen edozein aplikaziotan erabiltzeko; Xilinx produktuak horrelako aplikazio kritikoetan erabiltzeko arriskua eta erantzukizuna hartzen duzu bere gain, mesedez, ikusi Xilinx-en Salmenta Baldintzak. viewed at https://www.xilinx.com/legal.htm#tos.
Dokumentu honek aurretiazko informazioa dauka eta aldaketak egon daitezke jakinarazi gabe. Hemen ematen den informazioa oraindik salgai dauden produktu eta/edo zerbitzuei dagokie, eta informazio-helburuetarako soilik ematen da eta ez dira aipatutako produktuen eta/edo zerbitzuen salmenta-eskaintza edo komertzializazio saiakera gisa pentsatuta edo interpretatu behar. hemen.

AUTOMOTIZAKO APLIKAZIOEN EZESPENA
AUTOMOZIOKO PRODUKTUAK (PIEZA ZENBAKIAN “XA” IDENTIFIKATUAK) EZ DUTE BERMATU AIRBAG-EN INPLIKAZIOAN ERABILTZEKO EDO IBILGAILUEN KONTROLEAN ERAGITEN DUTEN APLIKAZIOETAN ERABILTZEKO (“SEGURTASUN APLIKAZIOA”) SEGURTASUN KONTZEPTU BAT EZ BADAGO ISO 26262 AUTOMOZIOEN SEGURTASUN ESTANDAREKIN (“SEGURTASUN DISEINUA”). BEZEROEK, PRODUKTUAK ERABILI EDO BANATU AURRETIK, SEGURTASUN HELBURUAK ZEHAR PROBATUKO DITUZTE SISTEMA HORIEK. SEGURTASUN DISEINUA GABEKO SEGURTASUN APLIKAZIO BATEAN PRODUKTUAK ERABILTZEA BEZEROAREN ARRISKUAN DA GUZTIZ, PRODUKTUAREN ERANTZUKIZUNAREN MUGAK ARAUTZEN DITUZTEN LEGE ETA ARAUDI APLIKATZEN DITUZTEN BAKARRIK ERABILTZEA.
Copyright 2020 Xilinx, Inc. Xilinx, Xilinx logotipoa, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq eta hemen jasotako beste marka batzuk Xilinx-en marka komertzialak dira Estatu Batuetan eta beste herrialde batzuetan. Gainerako marka guztiak dagozkien jabeen jabetzakoak dira.PG357 (v1.1) 23ko azaroaren 2020a, AXI4-Stream Interface v1.1 duen ILA
Deskargatu PDFa: Xilinx AXI4-Stream analizatzaile logiko integratuaren gida

Erreferentziak

• Erabiltzailearen eskuliburua