Xilinx AXI4-Stream integrētā loģiskā analizatora rokasgrāmata

Ievads

Integrētais loģikas analizators (ILA) ar AXI4-Stream Interface kodolu ir pielāgojams loģiskā analizatora IP, ko var izmantot, lai uzraudzītu dizaina iekšējos signālus un saskarnes. ILA kodols ietver daudzas modernu loģisko analizatoru uzlabotas funkcijas, tostarp Būla trigeru vienādojumus un malu pārejas trigerus. Kodols piedāvā arī interfeisa atkļūdošanas un uzraudzības iespējas, kā arī protokolu pārbaudi atmiņas kartētiem AXI un AXI4-Stream. Tā kā ILA kodols ir sinhrons ar uzraugāmo dizainu, visi dizaina pulksteņa ierobežojumi, kas tiek piemēroti jūsu dizainam, tiek piemēroti arī ILA kodola komponentiem. Lai atkļūdotu saskarnes dizainā, Vivado® IP integratora bloka dizainam ir jāpievieno ILA IP. Līdzīgi AXI4/AXI4-Stream protokola pārbaudes opciju var iespējot ILA IP IP integratorā. Protokola pārkāpumus pēc tam var parādīt viļņu formā viewer no Vivado loģiskā analizatora.

Funkcijas

• Lietotāja izvēles zondes portu skaits un zondes platums.
• Lietotāja atlasāmi krātuves mērķi, piemēram, bloķēt RAM un UltraRAM
• Vairākus zondes portus var apvienot vienā sprūda stāvoklī.
• Lietotāja izvēles AXI sloti AXI interfeisu atkļūdošanai dizainā.
• Konfigurējamas AXI saskarņu opcijas, tostarp saskarnes veidi un izsekošanas veidiample dziļums.
• Dati un trigera rekvizīts zondēm.
• Salīdzinājumu skaits un platums katrai zondei un atsevišķiem portiem saskarnēs.
• Ievades/izvades savstarpējās palaišanas saskarnes.
• Konfigurējama cauruļvadu sistēma ievades zondēm.
• AXI4-MM un AXI4-Stream protokolu pārbaude.

Papildinformāciju par ILA kodolu skatiet Vivado Design Suite lietotāja rokasgrāmatā: Programmēšana un atkļūdošana (UG908).

IP fakti

LogiCORE™ IP faktu tabula
Galvenā specifika
Atbalstītā ierīču saime1	Versal™ ACAP
Atbalstītās lietotāja saskarnes	IEEE standarts 1149.1 — JTAG
Nodrošināts ar kodolu
Dizains Files	RTL
Example dizains	Verilog
Pārbaudes stends	Nav nodrošināts
Ierobežojumi File	Xilinx® dizaina ierobežojumi (XDC)
Simulācijas modelis	Nav nodrošināts
Atbalstītais S/W draiveris	N/A
Pārbaudītas dizaina plūsmas2
Dizaina ieraksts	Vivado® dizaina komplekts
Simulācija	Informāciju par atbalstītajiem simulatoriem skatiet sadaļā Xilinx dizaina rīki: izlaiduma piezīmju ceļvedis.
Sintēze	Vivado sintēze
Atbalsts
Visi Vivado IP izmaiņu žurnāli	Galvenie Vivado IP izmaiņu žurnāli: 72775
Xilinx atbalsts web lapā
Piezīmes: 1. Pilnu atbalstīto ierīču sarakstu skatiet Vivado® IP katalogā. 2. Informāciju par atbalstītajām rīku versijām skatiet Xilinx dizaina rīki: izlaiduma piezīmju ceļvedis.

Beigāsview

Navigācija saturā pēc projektēšanas procesa
Xilinx® dokumentācija ir sakārtota, izmantojot standarta projektēšanas procesu kopumu, lai palīdzētu jums atrast atbilstošu saturu jūsu pašreizējam izstrādes uzdevumam. Šis dokuments aptver šādus projektēšanas procesus:

• Aparatūras, IP un platformas izstrāde: PL IP bloku izveide aparatūras platformai, PL kodolu izveide, apakšsistēmas funkcionālā simulācija un Vivado® laika, resursu izmantošanas un jaudas slēgšanas novērtēšana. Ietver arī aparatūras platformas izstrādi sistēmas integrācijai. Šajā dokumentā ietvertās tēmas, kas attiecas uz šo projektēšanas procesu, ir šādas:
• Ostas apraksti
• Pulkstenis un atiestatīšana
• Kodola pielāgošana un ģenerēšana

Core Overview
Signāli un saskarnes FPGA dizainā ir savienoti ar ILA zondi un slota ieejām. Šie signāli un saskarnes, kas pievienotas attiecīgi zondes un slota ieejām, ir sampvadīts ar projektēšanas ātrumu un saglabāts, izmantojot mikroshēmas bloka RAM. Signāli un saskarnes Versal™ ACAP dizainā ir savienoti ar ILA zondi un slota ieejām. Šie pievienotie signāli un saskarnes ir sampvadīts projektētajā ātrumā, izmantojot pamata pulksteņa ievadi, un saglabāts mikroshēmas bloka RAM atmiņās. Galvenie parametri nosaka šādus parametrus:

• Zondes skaits (līdz 512) un zondes platums (no 1 līdz 1024).
• Vairākas slotu un interfeisa iespējas.
• Trace sample dziļums.
• Dati un/vai trigera rekvizīts zondēm.
• Salīdzinājumu skaits katrai zondei.

Saziņa ar ILA kodolu tiek veikta, izmantojot AXI atkļūdošanas centrmezgla gadījumu, kas savienojas ar vadības, interfeisa un apstrādes sistēmas (CIPS) IP kodolu.

Kad dizains ir ielādēts Versal ACAP, izmantojiet Vivado® loģiskā analizatora programmatūru, lai iestatītu ILA mērījuma trigera notikumu. Pēc sprūda iestāšanās sampbuferis tiek aizpildīts un augšupielādēts Vivado loģiskajā analizatorā. Jūs varat view šos datus, izmantojot viļņu formas logu. Zonde sample un trigera funkcionalitāte ir ieviesta programmējamajā loģikas reģionā. Mikroshēmas bloka RAM vai UltraRAM atmiņa, kuras pamatā ir pielāgošanas laikā atlasītais krātuves mērķis, kas saglabā datus, līdz tos augšupielādē programmatūra. Lai aktivizētu notikumus, tvertu datus vai sazinātos ar ILA kodolu, lietotāja ievade vai izvade nav nepieciešama. ILA kodols spēj uzraudzīt interfeisa līmeņa signālus, tas var pārraidīt darījumu līmeņa informāciju, piemēram, AXI4 saskarņu nenokārtotos darījumus.

ILA zondes sprūda salīdzinājums
Katra zondes ieeja ir savienota ar sprūda komparatoru, kas spēj veikt dažādas darbības. Darbības laikā salīdzinātāju var iestatīt, lai tas veiktu = vai != salīdzinājumus. Tas ietver atbilstošus līmeņu modeļus, piemēram, X0XX101. Tas ietver arī malu pāreju noteikšanu, piemēram, pieaugošo malu (R), krītošo malu (F), vai nu malu (B), vai pārejas neesamību (N). Sprūda salīdzinātājs var veikt sarežģītākus salīdzinājumus, tostarp >, <, ≥ un ≤.

SVARĪGI! Salīdzinātājs tiek iestatīts darbības laikā, izmantojot Vivado® loģisko analizatoru.

ILA sprūda nosacījums
Sprūda nosacījums ir katra ILA zondes sprūda salīdzinājuma rezultāta Būla “UN” vai “VAI” aprēķina rezultāts. Izmantojot Vivado® loģisko analizatoru, jūs izvēlaties, vai zonde “UN” iedarbina salīdzināšanas zondes vai “OR” tās. Iestatījums “UN” izraisa trigera notikumu, kad tiek izpildīti visi ILA zondes salīdzinājumi. Iestatījums “OR” izraisa trigera notikumu, ja kāds no ILA zondes salīdzinājumiem ir izpildīts. Trigera nosacījums ir trigera notikums, kas tiek izmantots ILA izsekošanas mērījumam.

Lietojumprogrammas

ILA kodols ir paredzēts lietošanai lietojumprogrammā, kurai nepieciešama pārbaude vai atkļūdošana, izmantojot Vivado®. Nākamajā attēlā parādīta CIPS IP kodola rakstīšana un lasīšana no AXI bloka RAM kontrollera, izmantojot AXI tīklu mikroshēmā (NoC). ILA kodols ir savienots ar interfeisa tīklu starp AXI NoC un AXI bloka RAM kontrolleri, lai uzraudzītu AXI4 transakciju aparatūras pārvaldniekā.

Licencēšana un pasūtīšana
Šis Xilinx® LogiCORE™ IP modulis tiek nodrošināts bez papildu maksas ar Xilinx Vivado® Design Suite saskaņā ar Xilinx gala lietotāja licences noteikumiem.
Piezīme: Lai pārbaudītu, vai jums ir nepieciešama licence, pārbaudiet IP kataloga sleju Licence. Iekļauts nozīmē, ka Vivado® Design Suite ir iekļauta licence; Pirkums nozīmē, ka jums ir jāiegādājas licence, lai izmantotu kodolu. Informācija par citiem Xilinx® LogiCORE™ IP moduļiem ir pieejama Xilinx intelektuālā īpašuma lapā. Lai iegūtu informāciju par citu Xilinx LogiCORE IP moduļu un rīku cenām un pieejamību, sazinieties ar vietējo Xilinx tirdzniecības pārstāvi.

Produkta specifikācija

Ostas apraksti
Šajās tabulās ir sniegta informācija par ILA portiem un parametriem.
ILA ostas

1. tabula: ILA ostas
Ostas nosaukums	I/O	Apraksts
klk	I	Dizains pulkstenis, kas pulksteņi visu sprūda un uzglabāšanas loģiku.
zonde [ – 1:0]	I	Zondes porta ievade. Zondes porta numurs ir diapazonā no 0 līdz 511. Zondes porta platums (apzīmē ar ) ir diapazonā no 1 līdz 1024. Šis ports ir jādeklarē kā vektors. 1 bita portam izmantojiet zondi [0:0].
trig_out	O	Trig_out portu var ģenerēt no sprūda nosacījuma vai no ārēja trig_in porta. Logic Analyzer nodrošina izpildes laika vadīklu, lai pārslēgtos starp sprūda stāvokli un trig_in, lai vadītu trig_out.
trig_in	I	Ievades sprūda ports, ko izmanto uz procesu balstītā sistēmā Embedded Cross Trigger. Var savienot ar citu ILA, lai izveidotu kaskādes aktivizētāju.
slots_ _	I	Slota interfeiss. Interfeisa veids tiek izveidots dinamiski, pamatojoties uz slotu_ _ interfeisa tipa parametrs. Atsevišķi interfeisu porti ir pieejami uzraudzībai aparatūras pārvaldniekā.
trig_out_ack	I	Apstiprinājums trig_out.
trig_in_ack	O	Apstiprinājums trig_in.
atiestatīts	I	ILA ievades veids, ja tas ir iestatīts uz "Interfeisa monitors", šim portam ir jābūt tam pašam atiestatīšanas signālam, kas ir sinhrons ar dizaina loģiku, kas ir pievienota slotam_. _ ILA kodola porti.
S_ASS	I/O	Pēc izvēles ports. Izmanto manuālai savienošanai ar AXI atkļūdošanas centrmezgla kodolu, ja sadaļā Papildu opcijas ir atlasīta opcija “Iespējot AXI4 straumes saskarni manuālai savienojumam ar AXI atkļūdošanas centrmezglu”.
M_AXIS	I/O	Pēc izvēles ports. Izmanto manuālai savienošanai ar AXI Debug Hub kodolu, ja sadaļā Papildu opcijas ir atlasīta opcija “Iespējot AXI4 straumes saskarni manuālai savienojumam ar AXI atkļūdošanas centrmezglu”.

1. tabula: ILA ostas (turpinājums)
Ostas nosaukums	I/O	Apraksts
aresetn	I	Pēc izvēles ports. Tiek izmantots manuālai savienošanai ar AXI Debug Hub kodolu, ja sadaļā Papildu opcijas ir atlasīta opcija “Iespējot AXI4 straumes saskarni manuālai savienojumam ar AXI atkļūdošanas centrmezglu”. Šim portam jābūt sinhronam ar AXI Debug Hub atiestatīšanas portu.
alk	I	Pēc izvēles ports. Izmanto manuālai savienošanai ar AXI Debug Hub kodolu, ja sadaļā Papildu opcijas ir atlasīta opcija “Iespējot AXI4 straumes saskarni manuālai savienojumam ar AXI atkļūdošanas centrmezglu”. Šim portam jābūt sinhronam ar AXI Debug Hub pulksteņa portu.

ILA parametri

2. tabula: ILA parametri
Parametrs	Atļauts Vērtības	Noklusējuma vērtības	Apraksts
Komponenta_nosaukums	Virkne ar A–Z, 0–9 un _ (pasvītra)	ila_0	Instantizētā komponenta nosaukums.
C_NUM_OF_PROBES	1-512	1	ILA zondes portu skaits.
C_MEMORY_TYPE	0, 1	0	Uzņemto datu krātuves mērķis. 0 atbilst blokam RAM un 1 atbilst UltraRAM.
C_DATU_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Zondes uzglabāšanas bufera dziļums. Šis skaitlis apzīmē maksimālo s skaituamples, kuras var saglabāt darbības laikā katrai zondes ievadei.
C_PROBE _PLATUMS	1-1024	1	Zondes porta platums . Kur ir zondes ports, kura vērtība ir no 0 līdz 1,023 XNUMX.
C_TRIGOUT_LV	Patiess/nepatiess	FALSE	Iespējo izslēgšanas funkcionalitāti. Tiek izmantoti porti trig_out un trig_out_ack.
C_TRIGIN_LV	Patiess/nepatiess	FALSE	Iespējo funkcionalitāti. Tiek izmantoti porti trig_in un trig_in_ack.
C_IEVADE_CAURULIS_STAGES	0-6	0	Pievienojiet papildu flops zondes portiem. Viens parametrs attiecas uz visiem zondes portiem.
ALL_PROBE_SAME_MU	Patiess/nepatiess	PATIESA	Tādējādi visām zondēm jāsalīdzina vienas un tās pašas vērtības vienības (atbilstības vienības).
C_PROBE _MU_CNT	1-16	1	Salīdzināšanas vērtību (atbilstības) vienību skaits vienā zondē. Tas ir spēkā tikai tad, ja ALL_PROBE_SAME_MU ir FALSE.
C_PROBE _TYPE	DATI un TRIGGER, TRIGGER, DATI	DATI un TRIGGER	Lai izvēlētos atlasīto zondi, lai norādītu sprūda nosacījumu vai datu uzglabāšanas mērķi, vai abiem.
C_ADV_TRIGGER	Patiess/nepatiess	FALSE	Iespējo iepriekšējas palaišanas opciju. Tas iespējo sprūda stāvokļa mašīnu, un jūs varat rakstīt savu sprūda secību Vivado Logic Analyzer.

2. tabula: ILA parametri (turpinājums)
Parametrs	Atļauts Vērtības	Noklusējuma vērtības	Apraksts
C_NUM_MONITOR_SLOTS	1-11	1	Interfeisa slotu skaits.
Piezīmes: 1. Maksimālais salīdzināmo vērtību (atbilstības) vienību skaits ir ierobežots līdz 1,024. Pamata trigerim (C_ADV_TRIGGER = FALSE) katrai zondei ir viena salīdzināšanas vērtības vienība (tāpat kā iepriekšējā versijā). Taču iepriekšējai trigera opcijai (C_ADV_TRIGGER = TRUE) tas nozīmē, ka atsevišķām zondēm joprojām var būt iespēja izvēlēties salīdzināmo vērtību vienību skaitu no viena līdz četrām. Taču visas salīdzināmās vērtības vienības nedrīkst pārsniegt 1,024. Tas nozīmē, ka, ja jums ir nepieciešamas četras salīdzināšanas vienības vienai zondei, jums ir atļauts izmantot tikai 256 zondes.

Projektēšana ar kodolu

Šajā sadaļā ir iekļautas vadlīnijas un papildu informācija, lai atvieglotu projektēšanu ar kodolu.

Pulksteņošana
Clk ievades ports ir pulkstenis, ko izmanto ILA kodols, lai reģistrētu zondes vērtības. Lai iegūtu vislabākos rezultātus, tam ir jābūt tam pašam pulksteņa signālam, kas ir sinhrons ar projektēšanas loģiku, kas ir pievienots ILA kodola zondes portiem. Savienojot manuāli ar AXI Debug Hub, ack signālam jābūt sinhronam ar AXI Debug Hub pulksteņa ieejas portu.

Atiestata
Ja iestatāt ILA ievades veidu uz Interfeisa monitoru, atiestatīšanas portam ir jābūt tam pašam atiestatīšanas signālam, kas ir sinhrons ar projektēšanas loģiku, kurai ir pievienots interfeiss.
slots_ _ ILA kodola osta. Lai izveidotu manuālu savienojumu ar AXI Debug Hub kodolu, pašreizējam portam ir jābūt sinhronam ar AXI Debug Hub kodola atiestatīšanas portu.

Plūsmas soļu projektēšana
Šajā sadaļā ir aprakstīta kodola pielāgošana un ģenerēšana, kodola ierobežošana, kā arī simulācijas, sintēzes un ieviešanas darbības, kas ir raksturīgas šim IP kodolam. Sīkāku informāciju par standarta Vivado® dizaina plūsmām un IP integratoru var atrast šādās Vivado Design Suite lietotāja rokasgrāmatās:

• Vivado Design Suite lietotāja rokasgrāmata: IP apakšsistēmu projektēšana, izmantojot IP integratoru (UG994)
• Vivado Design Suite lietotāja rokasgrāmata: projektēšana, izmantojot IP (UG896)
• Vivado Design Suite lietotāja rokasgrāmata: Darba sākšana (UG910)
• Vivado Design Suite lietotāja rokasgrāmata: Logic Simulation (UG900)

Kodola pielāgošana un ģenerēšana

Šajā sadaļā ir iekļauta informācija par Xilinx® rīku izmantošanu, lai pielāgotu un ģenerētu Vivado® Design Suite kodolu. Ja pielāgojat un ģenerējat Vivado IP integratora kodolu, detalizētu informāciju skatiet Vivado Design Suite lietotāja rokasgrāmatā: IP apakšsistēmu projektēšana, izmantojot IP integratoru (UG994). IP integrators var automātiski aprēķināt noteiktas konfigurācijas vērtības, validējot vai ģenerējot dizainu. Lai pārbaudītu, vai vērtības mainās, skatiet parametra aprakstu šajā nodaļā. Uz view parametra vērtību, palaidiet komandu validate_bd_design Tcl konsolē. Varat pielāgot IP izmantošanai savā dizainā, norādot vērtības dažādiem parametriem, kas saistīti ar IP kodolu, veicot šādas darbības:

1.  IP katalogā atlasiet IP.
2.  Veiciet dubultklikšķi uz atlasītā IP vai rīkjoslā atlasiet komandu Pielāgot IP vai ar peles labo pogu noklikšķiniet uz izvēlnes.

Sīkāku informāciju skatiet Vivado Design Suite lietotāja rokasgrāmatā: Designing with IP (UG896) un Vivado Design Suite lietotāja rokasgrāmatā: Darba sākšana (UG910). Šīs nodaļas skaitļi ir Vivado IDE ilustrācijas. Šeit attēlotais izkārtojums var atšķirties no pašreizējās versijas.

Lai piekļūtu kodolam, veiciet šādas darbības:

1.  Atveriet projektu, atlasot File pēc tam atveriet projektu vai izveidojiet jaunu projektu, atlasot File pēc tam Jaunais projekts Vivado.
2.  Atveriet IP katalogu un dodieties uz jebkuru no taksonomijām.
3. Veiciet dubultklikšķi uz ILA, lai atvērtu Vivado IDE pamatnosaukumu.

Vispārīgo opciju panelis
Nākamajā attēlā parādīta cilne Vispārīgās opcijas iestatījumā Native, kas ļauj norādīt opcijas:

Nākamajā attēlā ir parādīta AXI iestatījuma cilne Vispārīgās opcijas, kas ļauj norādīt opcijas:

• Komponenta nosaukums: izmantojiet šo teksta lauku, lai norādītu unikālu moduļa nosaukumu ILA kodolam.
• ILA ievades veids: šī opcija norāda, kāda veida saskarnes vai signāla ILA ir jāveic atkļūdošana. Pašlaik šī parametra vērtības ir “Vietējās zondes”, “Interfeisa monitors” un “Jaukts”.
• Zondes skaits: izmantojiet šo teksta lauku, lai atlasītu zondes portu skaitu ILA kodolā. Derīgais Vivado® IDE izmantotais diapazons ir no 1 līdz 64. Ja jums ir nepieciešami vairāk nekā 64 zondes porti, jums ir jāizmanto Tcl komandu plūsma, lai ģenerētu ILA kodolu.
• Vairāki interfeisa sloti (pieejami tikai interfeisa monitora tipam un jauktam tipam): šī opcija ļauj atlasīt AXI interfeisa slotu skaitu, kas jāpievieno ILA.
• Vienāds salīdzinātāju skaits visiem zondes portiem: šajā panelī var konfigurēt salīdzinātāju skaitu vienā zondē. Atlasot, var iespējot vienādu skaitu salīdzinātāju visām zondēm.

Zondes portu paneļi
Nākamajā attēlā ir parādīta cilne Probe Ports, kas ļauj norādīt iestatījumus:

• Zondes porta panelis: katra zondes porta platumu var konfigurēt zondes porta paneļos. Katram zondes portu panelim ir līdz septiņiem portiem.
• Zondes platums: var minēt katra zondes porta platumu. Derīgais diapazons ir no 1 līdz 1024.
• Salīdzinājumu skaits: šī opcija ir iespējota tikai tad, ja ir atspējota opcija “Tāds pats salīdzinātāju skaits visiem zondes portiem”. Katrai zondei diapazonā no 1 līdz 16 var iestatīt salīdzinājumu.
• Dati un/vai trigeris: izmantojot šo opciju, katrai zondei var iestatīt zondes veidu. Derīgās opcijas ir DATA_and_TRIGGER, DATA un TRIGGER.
• Salīdzinājuma opcijas: izmantojot šo opciju, var iestatīt darbības veidu vai salīdzinājumu katrai zondei.

Interfeisa opcijas
Nākamajā attēlā ir parādīta cilne Interfeisa opcijas, ja ILA ievades veidam ir atlasīts Interfeisa monitors vai Jauktais tips:

• Interfeisa tips: ILA kodolam jāuzrauga saskarnes piegādātājs, bibliotēka, nosaukums un versija (VLNV).
• AXI-MM ID platums: atlasa AXI interfeisa ID platumu, kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• AXI-MM datu platums: atlasa parametrus, kas atbilst slotam_Izvēlas AXI interfeisa datu platumu, kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• AXI-MM adreses platums: atlasa AXI interfeisa adreses platumu, kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Iespējot AXI-MM/Stream Protocol Checker: iespējo AXI4-MM vai AXI4-Stream protokola pārbaudītāju slotam kad slots_ saskarnes veids ir konfigurēts kā AXI-MM vai AXI4-Stream, kur ir slota numurs.
• Iespējot transakciju izsekošanas skaitītājus: iespējo AXI4-MM darījumu izsekošanas iespēju.
• Nenokārtoto lasīšanas darījumu skaits: norāda nenokārtoto lasīšanas darījumu skaitu uz vienu ID. Vērtībai ir jābūt vienādai ar vai lielākai par šī savienojuma nenokārtoto lasīšanas darījumu skaitu.
• Nenokārtoto rakstīšanas darījumu skaits: norāda neizpildīto ierakstīšanas darījumu skaitu uz vienu ID. Vērtībai ir jābūt vienādai ar vai lielākai par šī savienojuma nenokārtoto rakstīšanas darījumu skaitu.
• Pārraudzīt APC statusa signālus: iespējot slota APC statusa signālu uzraudzību kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurējiet AXI lasīšanas adreses kanālu kā datus: atlasiet lasīšanas adreses kanāla signālus datu uzglabāšanas nolūkos slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurējiet AXI lasīšanas adreses kanālu kā trigeri: atlasiet lasīšanas adreses kanāla signālus, lai norādītu sprūda nosacījumu slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurēt AXI lasīšanas datu kanālu kā datus: atlasiet lasīšanas datu kanāla signālus datu uzglabāšanas nolūkos slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurējiet AXI lasīšanas datu kanālu kā trigeri: atlasiet lasīšanas datu kanāla signālus, lai norādītu sprūda nosacījumus slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurēt AXI rakstīšanas adreses kanālu kā datus: atlasiet rakstīšanas adreses kanāla signālus datu glabāšanas nolūkos slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurēt AXI rakstīšanas adreses kanālu kā trigeri: atlasiet rakstīšanas adreses kanāla signālus, lai norādītu sprūda nosacījumus slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurēt AXI rakstīšanas datu kanālu kā datus: atlasiet rakstīšanas datu kanāla signālus datu glabāšanas nolūkos slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurēt AXI rakstīšanas datu kanālu kā trigeri: atlasiet rakstīšanas datu kanāla signālus, lai norādītu sprūda nosacījumu slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurēt AXI rakstīšanas atbildes kanālu kā datus: atlasiet rakstīšanas atbildes kanāla signālus datu uzglabāšanas nolūkos slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• Konfigurējiet AXI rakstīšanas atbildes kanālu kā trigeri: atlasiet rakstīšanas atbildes kanāla signālus, lai norādītu sprūda nosacījumu slotam kad slots_ interfeisa tips ir konfigurēts kā AXI-MM, kur ir slota numurs.
• AXI-Stream Tdata Width: atlasa AXI-Stream interfeisa Tdata platumu, kad slots_ interfeisa tips ir konfigurēts kā AXI-Stream, kur ir slota numurs.
• AXI-Stream TID platums: atlasa AXI-Stream interfeisa TID platumu, kad slots_ interfeisa tips ir konfigurēts kā AXI-Stream, kur ir slota numurs.
• AXI-Stream TUSER Width: atlasa AXI-Stream interfeisa TUSER platumu, kad slots_ interfeisa tips ir konfigurēts kā AXI-Stream, kur ir slota numurs.
• AXI-Stream TDEST platums: atlasa AXI-Stream interfeisa TDEST platumu, kad slots_ interfeisa tips ir konfigurēts kā AXI-Stream, kur ir slota numurs.
• Konfigurēt AXIS signālus kā datus: atlasiet AXI4-Stream signālus datu uzglabāšanas nolūkiem slotā
  kad slots_ saskarnes veids ir konfigurēts kā AXI-Stream kur ir slota numurs.
• Konfigurēt AXIS signālus kā aktivizētāju: atlasiet AXI4-Stream signālus, lai norādītu sprūda nosacījumus slotam. kad slots_ interfeisa tips ir konfigurēts kā AXI-Stream, kur ir slota numurs.
• Konfigurēt slotu kā datus un/vai aktivizētāju: atlasa signālus, kas nav AXI slota signāli, lai norādītu sprūda nosacījumu vai datu glabāšanas mērķi, vai abiem slotiem. kad slots_ interfeisa tips ir konfigurēts kā ne-AXI, kur ir slota numurs.

Uzglabāšanas iespējas
Nākamajā attēlā ir parādīta cilne Krātuves opcijas, kas ļauj atlasīt krātuves mērķa veidu un izmantojamās atmiņas dziļumu:

• Krātuves mērķis: šis parametrs tiek izmantots, lai nolaižamajā izvēlnē atlasītu krātuves mērķa veidu.
• Datu dziļums: šo parametru izmanto, lai izvēlētos piemērotu sample dziļums no nolaižamās izvēlnes.

Papildu opcijas
Nākamajā attēlā ir parādīta cilne Papildu opcijas:

• Iespējot AXI4-Stream interfeisu manuālai savienojuma izveidei ar AXI atkļūdošanas centrmezglu: ja šī opcija ir iespējota, šī opcija nodrošina AXIS interfeisu IP, lai izveidotu savienojumu ar AXI atkļūdošanas centrmezglu.
• Iespējot trigera ievades interfeisu: atzīmējiet šo opciju, lai iespējotu papildu sprūda ievades portu.
• Iespējot sprūda izvades interfeisu: atzīmējiet šo opciju, lai iespējotu papildu sprūda izvades portu.
• Ieejas caurule Stages: atlasiet reģistru skaitu, ko vēlaties pievienot zondei, lai uzlabotu ieviešanas rezultātus. Šis parametrs attiecas uz visām zondēm.
• Papildu aktivizētājs: atzīmējiet, lai iespējotu stāvokļa mašīnu balstītu trigeru secību.

Izejas ģenerēšana
Sīkāku informāciju skatiet Vivado Design Suite lietotāja rokasgrāmatā: Designing with IP (UG896).

Kodola ierobežošana

Nepieciešamie ierobežojumi
ILA kodols ietver XDC file kas satur atbilstošus viltus ceļu ierobežojumus, lai novērstu pārmērīgu pulksteņa domēna sinhronizācijas ceļu šķērsošanas ierobežošanu. Ir arī sagaidāms, ka pulksteņa signāls, kas savienots ar ILA kodola clk ievades portu, ir pareizi ierobežots jūsu dizainā.

Ierīču, pakotņu un ātruma pakāpes izvēle
Šī sadaļa nav piemērojama šim IP kodolam.

• Pulksteņa frekvences
  Šī sadaļa nav piemērojama šim IP kodolam.
• Pulksteņu pārvaldība
  Šī sadaļa nav piemērojama šim IP kodolam.
• Pulksteņa izvietojums
  Šī sadaļa nav piemērojama šim IP kodolam.
• Banku darbība
  Šī sadaļa nav piemērojama šim IP kodolam.
• Raiduztvērēja izvietojums
  Šī sadaļa nav piemērojama šim IP kodolam.
• I/O standarts un izvietojums
  Šī sadaļa nav piemērojama šim IP kodolam.

Simulācija

Lai iegūtu visaptverošu informāciju par Vivado® simulācijas komponentiem, kā arī informāciju par atbalstīto trešo pušu rīku izmantošanu, skatiet Vivado Design Suite lietotāja rokasgrāmatu: Logic Simulation (UG900).

Sintēze un ieviešana
Plašāku informāciju par sintēzi un ieviešanu skatiet Vivado Design Suite lietotāja rokasgrāmatā: Designing with IP (UG896).

Atkļūdošana

Šajā pielikumā ir iekļauta informācija par Xilinx® atbalsta resursiem webvietne un atkļūdošanas rīki. Ja IP ir nepieciešama licences atslēga, atslēga ir jāpārbauda. Vivado® projektēšanas rīkiem ir vairāki licences kontrolpunkti, lai nodrošinātu licencētu IP, izmantojot plūsmu. Ja licences pārbaude ir veiksmīga, IP var turpināt ģenerēšanu. Pretējā gadījumā ģenerēšana tiek apturēta ar kļūdu. Licenču kontrolpunktus nodrošina šādi rīki:

• Vivado sintēze
• Vivado ieviešana
• write_bitstream (Tcl komanda)

SVARĪGI! IP licences līmenis kontrolpunktos tiek ignorēts. Pārbaude apstiprina derīgas licences esamību. Tas nepārbauda IP licences līmeni.

Palīdzības atrašana vietnē Xilinx.com

Lai palīdzētu projektēšanas un atkļūdošanas procesā, izmantojot kodolu, Xilinx atbalsts web lapa satur galvenos resursus, piemēram, produkta dokumentāciju, izlaiduma piezīmes, atbilžu ierakstus, informāciju par zināmajām problēmām un saites turpmāka produkta atbalsta saņemšanai. Ir pieejami arī Xilinx kopienas forumi, kur dalībnieki var mācīties, piedalīties, dalīties un uzdot jautājumus par Xilinx risinājumiem.

Dokumentācija
Šī produkta rokasgrāmata ir galvenais dokuments, kas saistīts ar kodolu. Šo rokasgrāmatu kopā ar dokumentāciju, kas saistīta ar visiem produktiem, kas palīdz projektēšanas procesā, var atrast Xilinx atbalsta vietnē web lapu vai izmantojot Xilinx® dokumentācijas navigatoru. Lejupielādējiet Xilinx Documentation Navigator no lejupielādes lapas. Lai iegūtu papildinformāciju par šo rīku un pieejamajiem līdzekļiem, pēc instalēšanas atveriet tiešsaistes palīdzību.

Atbilžu ieraksti
Atbilžu ieraksti ietver informāciju par bieži sastopamajām problēmām, noderīgu informāciju par to, kā atrisināt šīs problēmas, un visas zināmās Xilinx produkta problēmas. Atbilžu ieraksti tiek izveidoti un uzturēti katru dienu, nodrošinot lietotājiem piekļuvi visprecīzākajai pieejamajai informācijai. Atbilžu ierakstus šim kodolam var atrast, izmantojot galvenā Xilinx atbalsta lodziņu Search Support web lappuse. Lai maksimāli palielinātu meklēšanas rezultātus, izmantojiet tādus atslēgvārdus kā:

• Produkta nosaukums
• Rīka ziņojums(-i)
• Konstatētās problēmas kopsavilkums

Filtra meklēšana ir pieejama pēc rezultātu atgriešanas, lai turpinātu mērķēt rezultātus.

Tehniskais atbalsts
Xilinx nodrošina tehnisko atbalstu Xilinx kopienas forumos šim LogiCORE™ IP produktam, ja to lieto, kā aprakstīts produkta dokumentācijā. Xilinx nevar garantēt laiku, funkcionalitāti vai atbalstu, ja veicat kādu no šīm darbībām:

• Ieviesiet risinājumu ierīcēs, kas nav definētas dokumentācijā.
• Pielāgojiet risinājumu, kas pārsniedz produkta dokumentācijā atļauto.
• Mainiet jebkuru noformējuma sadaļu, kas apzīmēta ar uzrakstu DO NOT MODIFY.

Lai uzdotu jautājumus, dodieties uz Xilinx kopienas forumiem.

Papildu resursi un juridiskie paziņojumi

Xilinx resursi
Atbalsta resursus, piemēram, atbildes, dokumentāciju, lejupielādes un forumus, skatiet sadaļā Xilinx atbalsts.

Dokumentācijas navigācijas un dizaina centri
Xilinx® Documentation Navigator (DocNav) nodrošina piekļuvi Xilinx dokumentiem, videoklipiem un atbalsta resursiem, kurus varat filtrēt un meklēt, lai atrastu informāciju. Lai atvērtu DocNav:

• • No Vivado® IDE atlasiet Help (Palīdzība) → Documentation and Tutorials (dokumentācija un apmācības).
  • Operētājsistēmā Windows atlasiet Sākt → Visas programmas → Xilinx Design Tools → DocNav.
  • Linux komandu uzvednē ievadiet docnav.

Xilinx Design Hubs nodrošina saites uz dokumentāciju, kas sakārtota pēc projektēšanas uzdevumiem un citām tēmām, ko varat izmantot, lai uzzinātu galvenos jēdzienus un risinātu bieži uzdotos jautājumus. Lai piekļūtu dizaina centriem:

• Programmā DocNav noklikšķiniet uz Design Hubs View cilne.
• Uz Xilinx webvietni, skatiet lapu Design Hubs.

Piezīme: Papildinformāciju par DocNav skatiet Xilinx lapā Dokumentācijas navigators webvietne.

Atsauces
Šie dokumenti sniedz papildu materiālus, kas ir noderīgi šajā rokasgrāmatā:

1.  Vivado Design Suite lietotāja rokasgrāmata: programmēšana un atkļūdošana (UG908)
2. Vivado Design Suite lietotāja rokasgrāmata: projektēšana, izmantojot IP (UG896)
3. Vivado Design Suite lietotāja rokasgrāmata: IP apakšsistēmu projektēšana, izmantojot IP integratoru (UG994)
4. Vivado Design Suite lietotāja rokasgrāmata: Darba sākšana (UG910)
5. Vivado Design Suite lietotāja rokasgrāmata: Logic Simulation (UG900)
6. Vivado Design Suite lietotāja rokasgrāmata: ieviešana (UG904)
7. ISE uz Vivado Design Suite migrācijas rokasgrāmatu (UG911)
8. AXI Protocol Checker LogiCORE IP produktu rokasgrāmata (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP produkta rokasgrāmata (PG145)

Pārskatīšanas vēsture
Nākamajā tabulā ir parādīta šī dokumenta pārskatīšanas vēsture.

sadaļa	Pārskatīšanas kopsavilkums
11 / 23 / 2020 versija 1.1
Sākotnējā izlaišana.	N/A

Lūdzu, izlasiet: Svarīgi juridiskie paziņojumi
Tālāk sniegtā informācija (“Materiāli”) ir paredzēta tikai Xilinx produktu izvēlei un lietošanai. Ciktāl to pieļauj piemērojamie tiesību akti: (1) Materiāli ir pieejami “TĀDI TĀDI, KĀ IR” un ar visām nepilnībām, Xilinx ATSAUC NO VISĀM GARANTIJĀM UN NOSACĪJUMIEM, TIEŠĀM, NETIEŠĀM VAI LIKUMĀ NOTEIKTAJĀM, IESKAITOT, BET NEAPROBEŽOTAS, TIRDZNIECĪBAS GARANTIJAS. -PĀRKĀPUMS VAI PIEMĒROTĪBA JEBKĀDAM KONKRĒTAM MĒRĶIEM; un (2) Xilinx nav atbildīgs (neatbilstoši līgumam vai deliktam, ieskaitot nolaidību, vai saskaņā ar jebkuru citu atbildības teoriju) par jebkāda veida vai rakstura zaudējumiem vai bojājumiem, kas saistīti ar Materiāliem, kas radušies vai saistībā ar tiem. (ieskaitot jūsu Materiālu izmantošanu), tostarp par jebkādiem tiešiem, netiešiem, īpašiem, nejaušiem vai izrietošiem zaudējumiem vai bojājumiem (tostarp datu, peļņas, nemateriālās vērtības vai jebkāda veida zaudējumiem vai bojājumiem, kas radušies jebkuras ierosinātas darbības rezultātā trešā puse), pat ja šādi bojājumi vai zaudējumi bija saprātīgi paredzami vai arī Xilinx tika informēts par tā iespējamību.

Xilinx neuzņemas nekādu pienākumu labot Materiālos esošās kļūdas vai informēt jūs par Materiālu vai produkta specifikāciju atjauninājumiem. Jūs nedrīkstat reproducēt, modificēt, izplatīt vai publiski parādīt Materiālus bez iepriekšējas rakstiskas piekrišanas. Uz dažiem produktiem attiecas Xilinx ierobežotās garantijas noteikumi un nosacījumi, lūdzu, skatiet Xilinx pārdošanas noteikumus, kurus var viewed plkst https://www.xilinx.com/legal.htm#tos; Uz IP kodoliem var attiekties garantijas un atbalsta noteikumi, kas ietverti Xilinx jums izsniegtajā licencē. Xilinx produkti nav izstrādāti vai paredzēti, lai tie būtu droši vai izmantojami jebkurā lietojumprogrammā, kas prasa drošu darbību; jūs uzņematies vienīgo risku un atbildību par Xilinx produktu izmantošanu šādos kritiskos lietojumos, lūdzu, skatiet Xilinx pārdošanas noteikumus, kurus var viewed plkst https://www.xilinx.com/legal.htm#tos.
Šis dokuments satur provizorisku informāciju un var tikt mainīts bez iepriekšēja brīdinājuma. Šeit sniegtā informācija attiecas uz produktiem un/vai pakalpojumiem, kas vēl nav pieejami pārdošanai, un tiek sniegta tikai informatīvos nolūkos, un tā nav paredzēta vai nav interpretējama kā piedāvājums pārdošanai vai mēģinājums komercializēt produktus un/vai pakalpojumus, uz kuriem atsaucas. šeit.

AUTOMOBIĻU LIETOJUMU ATRUNA
AUTOMOBIĻU IZSTRĀDĀJUMI (DAĻAS NUMURĀ ATTIECĪBĀ UZ “XA”) NETIEK GARANTĒTA IZMANTOŠANAI DROŠĪBAS SPILVENU IZVĒROŠANAI VAI LIETOŠANAI LIETOTĀJĀS, KAS IETEKMĒ TRANSPORTLĪDZEKĻA VADĪBU (“DROŠĪBAS LIETOJUMS”), JA NAV NEPIECIEŠAMA APSTĀKĻA AR ISO 26262 AUTOMOBIĻU DROŠĪBAS STANDARTU (“DROŠĪBAS DIZAINS”). PIRMS JEBKURU SISTĒMU, KURĀS IETVER PRODUKTI, IZMANTOŠANAS VAI IZPLATĪŠANAS KLIENTI DROŠĪBAS nolūkos RŪPĪGI PĀRBAUDA ŠĀS SISTĒMAS. PRODUKTU IZMANTOŠANA DROŠĪBAS LIETOJUMĀ BEZ DROŠĪBAS KONSTRUKCIJAS IR PILNĪBĀ UZ KLIENTA RISKU, TIKAI ATTIECĪBĀ UZ PIEMĒROJAMIE LIKUMI UN NOTEIKUMI, KAS REGLAMENTĒ PRODUKTA ATBILDĪBAS IEROBEŽOJUMUS.
Autortiesības 2020 Xilinx, Inc. Xilinx, Xilinx logotips, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq un citi šeit iekļautie norādītie zīmoli ir Xilinx preču zīmes Amerikas Savienotajās Valstīs un citās valstīs. Visas pārējās preču zīmes ir to attiecīgo īpašnieku īpašums.PG357 (v1.1) 23. gada 2020. novembris, ILA ar AXI4 straumes saskarni v1.1
Lejupielādēt PDF: Xilinx AXI4-Stream integrētā loģiskā analizatora rokasgrāmata

Atsauces

• Lietotāja rokasgrāmata