Xilinx AXI4-Stream Integrated Logic Analyzer Guide
សេចក្តីផ្តើម
Integrated Logic Analyzer (ILA) ជាមួយស្នូល AXI4-Stream Interface គឺជា IP ឧបករណ៍វិភាគតក្កវិជ្ជាដែលអាចប្ដូរតាមបំណង ដែលអាចត្រូវបានប្រើដើម្បីត្រួតពិនិត្យសញ្ញាខាងក្នុង និងចំណុចប្រទាក់នៃការរចនា។ ស្នូល ILA រួមបញ្ចូលលក្ខណៈពិសេសកម្រិតខ្ពស់ជាច្រើននៃឧបករណ៍វិភាគតក្កវិជ្ជាទំនើប រួមទាំងសមីការកេះប៊ូលីន និងគន្លឹះផ្លាស់ប្តូរគែម។ ស្នូលក៏ផ្តល់នូវការកែកំហុសចំណុចប្រទាក់ និងសមត្ថភាពត្រួតពិនិត្យ រួមជាមួយនឹងការត្រួតពិនិត្យពិធីការសម្រាប់ AXI និង AXI4-Stream ដែលបានគូសផែនទីអង្គចងចាំ។ ដោយសារតែស្នូល ILA មានភាពស៊ីសង្វាក់គ្នាទៅនឹងការរចនាដែលកំពុងត្រូវបានត្រួតពិនិត្យ ឧបសគ្គនៃការរចនាទាំងអស់ដែលត្រូវបានអនុវត្តចំពោះការរចនារបស់អ្នកក៏ត្រូវបានអនុវត្តចំពោះសមាសធាតុនៃស្នូល ILA ផងដែរ។ ដើម្បីបំបាត់កំហុសចំណុចប្រទាក់នៅក្នុងការរចនាមួយ ILA IP ចាំបាច់ត្រូវបន្ថែមទៅការរចនាប្លុកនៅក្នុង Vivado® IP integrator ។ ដូចគ្នានេះដែរ ជម្រើសពិនិត្យពិធីការ AXI4/AXI4-Stream អាចត្រូវបានបើកសម្រាប់ ILA IP នៅក្នុងឧបករណ៍រួមបញ្ចូល IP ។ បន្ទាប់មកការបំពានពិធីការអាចត្រូវបានបង្ហាញក្នុងទម្រង់រលក viewer នៃ Vivado logic analyzer ។
លក្ខណៈពិសេស
- ចំនួនច្រកស៊ើបអង្កេត និងទទឹងស៊ើបអង្កេតដែលអាចជ្រើសរើសបានដោយអ្នកប្រើប្រាស់។
- គោលដៅផ្ទុកដែលអាចជ្រើសរើសបានដោយអ្នកប្រើប្រាស់ ដូចជាប្លុក RAM និង UltraRAM
- ច្រកស៊ើបអង្កេតច្រើនអាចបញ្ចូលគ្នាក្នុងលក្ខខណ្ឌកេះតែមួយ។
- រន្ធ AXI ដែលអាចជ្រើសរើសដោយអ្នកប្រើប្រាស់ដើម្បីបំបាត់កំហុសចំណុចប្រទាក់ AXI នៅក្នុងការរចនា។
- ជម្រើសដែលអាចកំណត់រចនាសម្ព័ន្ធបានសម្រាប់ចំណុចប្រទាក់ AXI រួមទាំងប្រភេទចំណុចប្រទាក់ និងដាន sampជម្រៅ។
- ទិន្នន័យ និងទ្រព្យសម្បត្តិកេះសម្រាប់ការស៊ើបអង្កេត។
- ឧបករណ៍ប្រៀបធៀបមួយចំនួន និងទទឹងសម្រាប់ការស៊ើបអង្កេតនីមួយៗ និងច្រកនីមួយៗនៅក្នុងចំណុចប្រទាក់។
- បញ្ចូល/បញ្ចេញ ចំណុចប្រទាក់ឆ្លងការកេះ។
- ការកំណត់រចនាសម្ព័ន្ធបំពង់សម្រាប់ការស៊ើបអង្កេតបញ្ចូល។
- ការពិនិត្យពិធីការ AXI4-MM និង AXI4-Stream ។
សម្រាប់ព័ត៌មានបន្ថែមអំពីស្នូល ILA សូមមើល មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite: Programming and Debugging (UG908)។
ការពិត IP
| LogiCORE™ តារាងការពិត IP | |
| ជាក់លាក់ស្នូល | |
| គ្រួសារឧបករណ៍ដែលគាំទ្រ1 | Versal™ ACAP |
| ចំណុចប្រទាក់អ្នកប្រើដែលគាំទ្រ | ស្តង់ដារ IEEE 1149.1 – JTAG |
| ផ្តល់ដោយស្នូល | |
| រចនា Files | RTL |
| Example រចនា | Verilog |
| កៅអីសាកល្បង | មិនបានផ្តល់ |
| ឧបសគ្គ File | ឧបសគ្គនៃការរចនា Xilinx® (XDC) |
| គំរូក្លែងធ្វើ | មិនបានផ្តល់ |
| កម្មវិធីបញ្ជា S/W ដែលគាំទ្រ | គ្មាន |
| លំហូរការរចនាដែលបានសាកល្បង2 | |
| ធាតុរចនា | ឈុតរចនា Vivado® |
| ការក្លែងធ្វើ | សម្រាប់កម្មវិធីត្រាប់តាមដែលគាំទ្រ សូមមើល ឧបករណ៍រចនា Xilinx: ការណែនាំកំណត់ចំណាំចេញផ្សាយ. |
| សំយោគ | ការសំយោគ Vivado |
| គាំទ្រ | |
| កំណត់ហេតុផ្លាស់ប្តូរ IP របស់ Vivado ទាំងអស់។ | Master Vivado IP កំណត់ហេតុផ្លាស់ប្តូរ៖ 72775 |
| ការគាំទ្រ Xilinx web ទំព័រ | |
| កំណត់ចំណាំ៖
1. សម្រាប់បញ្ជីពេញលេញនៃឧបករណ៍ដែលគាំទ្រ សូមមើលកាតាឡុក Vivado® IP ។ 2. សម្រាប់កំណែដែលបានគាំទ្រនៃឧបករណ៍ សូមមើល ឧបករណ៍រចនា Xilinx: ការណែនាំកំណត់ចំណាំចេញផ្សាយ. |
|
ជាងview
ការរុករកមាតិកាដោយដំណើរការរចនា
ឯកសារ Xilinx® ត្រូវបានរៀបចំឡើងជុំវិញសំណុំនៃដំណើរការរចនាស្តង់ដារ ដើម្បីជួយអ្នកស្វែងរកខ្លឹមសារដែលពាក់ព័ន្ធសម្រាប់កិច្ចការអភិវឌ្ឍន៍បច្ចុប្បន្នរបស់អ្នក។ ឯកសារនេះគ្របដណ្តប់ដំណើរការរចនាដូចខាងក្រោមៈ
- ការអភិវឌ្ឍន៍ផ្នែករឹង IP និងវេទិកា៖ ការបង្កើតប្លុក PL IP សម្រាប់វេទិកាផ្នែករឹង ការបង្កើតខឺណែល PL ការក្លែងធ្វើមុខងារនៃប្រព័ន្ធរង និងការវាយតម្លៃពេលវេលាVivado® ការប្រើប្រាស់ធនធាន និងការបិទថាមពល។ ក៏ពាក់ព័ន្ធនឹងការបង្កើតវេទិកាផ្នែករឹងសម្រាប់ការរួមបញ្ចូលប្រព័ន្ធផងដែរ។ ប្រធានបទនៅក្នុងឯកសារនេះដែលអនុវត្តចំពោះដំណើរការរចនានេះរួមមាន:
- ការពិពណ៌នាអំពីកំពង់ផែ
- កំណត់ម៉ោង និងកំណត់ឡើងវិញ
- ការប្ដូរតាមបំណង និងបង្កើតស្នូល
ស្នូលជាងview
សញ្ញា និងចំណុចប្រទាក់នៅក្នុងការរចនា FPGA ត្រូវបានភ្ជាប់ទៅនឹងការស៊ើបអង្កេត ILA និងរន្ធដោតបញ្ចូល។ សញ្ញា និងចំណុចប្រទាក់ទាំងនេះ ដែលភ្ជាប់ទៅនឹងការស៊ើបអង្កេត និងរន្ធដោតបញ្ចូលរៀងៗខ្លួនគឺ sampដឹកនាំក្នុងល្បឿនរចនា និងរក្សាទុកដោយប្រើ RAM ប្លុកនៅលើបន្ទះឈីប។ សញ្ញា និងចំណុចប្រទាក់នៅក្នុងការរចនា Versal™ ACAP ត្រូវបានភ្ជាប់ទៅនឹងការស៊ើបអង្កេត ILA និងរន្ធដោតបញ្ចូល។ សញ្ញា និងចំណុចប្រទាក់ដែលបានភ្ជាប់ទាំងនេះគឺ sampដឹកនាំក្នុងល្បឿនរចនាដោយប្រើការបញ្ចូលនាឡិកាស្នូល និងរក្សាទុកក្នុងអង្គចងចាំ RAM ប្លុកនៅលើបន្ទះឈីប។ ប៉ារ៉ាម៉ែត្រស្នូលបញ្ជាក់ដូចខាងក្រោមៈ
- ចំនួននៃការស៊ើបអង្កេត (រហូតដល់ 512) និងទទឹងស៊ើបអង្កេត (1 ដល់ 1024) ។
- ជម្រើសរន្ធដោត និងចំណុចប្រទាក់មួយចំនួន។
- ដាន សampជម្រៅ។
- ទិន្នន័យ និង/ឬកេះទ្រព្យសម្បត្តិសម្រាប់ការស៊ើបអង្កេត។
- ចំនួនអ្នកប្រៀបធៀបសម្រាប់ការស៊ើបអង្កេតនីមួយៗ។
ការប្រាស្រ័យទាក់ទងជាមួយស្នូល ILA ត្រូវបានធ្វើឡើងដោយប្រើឧទាហរណ៍នៃ AXI Debug Hub ដែលភ្ជាប់ទៅស្នូល IP របស់ Control, Interface និង Processing System (CIPS) ។
បន្ទាប់ពីការរចនាត្រូវបានផ្ទុកទៅក្នុង Versal ACAP សូមប្រើកម្មវិធីវិភាគតក្កវិជ្ជាVivado® ដើម្បីរៀបចំព្រឹត្តិការណ៍កេះសម្រាប់ការវាស់វែង ILA ។ បន្ទាប់ពីកេះកើតឡើង សample buffer ត្រូវបានបំពេញ និងបញ្ចូលទៅក្នុងកម្មវិធីវិភាគតក្កវិជ្ជា Vivado ។ អ្នកអាច view ទិន្នន័យនេះដោយប្រើបង្អួចទម្រង់រលក។ ការស៊ើបអង្កេត សampមុខងារ le និង trigger ត្រូវបានអនុវត្តនៅក្នុងតំបន់តក្កវិជ្ជាដែលអាចសរសេរកម្មវិធីបាន។ ប្លុក RAM ឬអង្គចងចាំ UltraRAM លើបន្ទះឈីបផ្អែកលើគោលដៅផ្ទុកដែលអ្នកបានជ្រើសរើសកំឡុងពេលប្តូរតាមបំណងដែលរក្សាទុកទិន្នន័យរហូតដល់វាត្រូវបានផ្ទុកឡើងដោយកម្មវិធី។ មិនតម្រូវឱ្យមានការបញ្ចូល ឬលទ្ធផលរបស់អ្នកប្រើប្រាស់ ដើម្បីបង្ករព្រឹត្តិការណ៍ ចាប់យកទិន្នន័យ ឬទំនាក់ទំនងជាមួយស្នូល ILA នោះទេ។ ស្នូល ILA មានសមត្ថភាពត្រួតពិនិត្យសញ្ញាកម្រិតចំណុចប្រទាក់ វាអាចបញ្ជូនព័ត៌មានកម្រិតប្រតិបត្តិការ ដូចជាប្រតិបត្តិការឆ្នើមសម្រាប់ចំណុចប្រទាក់ AXI4 ជាដើម។
ឧបករណ៍ប្រៀបធៀប ILA Probe Trigger
ការបញ្ចូលការស៊ើបអង្កេតនីមួយៗត្រូវបានភ្ជាប់ទៅឧបករណ៍ប្រៀបធៀបកេះដែលមានសមត្ថភាពអនុវត្តប្រតិបត្តិការផ្សេងៗ។ នៅពេលដំណើរការ អ្នកប្រៀបធៀបអាចត្រូវបានកំណត់ឱ្យអនុវត្ត = ឬ != ការប្រៀបធៀប។ នេះរួមបញ្ចូលលំនាំកម្រិតដែលត្រូវគ្នា ដូចជា X0XX101។ វាក៏រួមបញ្ចូលផងដែរនូវការរកឃើញការផ្លាស់ប្តូរគែមដូចជាការកើនឡើងគែម (R), គែមធ្លាក់ចុះ (F), គែម (B) ឬគ្មានការផ្លាស់ប្តូរ (N) ។ ឧបករណ៍ប្រៀបធៀបកេះអាចធ្វើការប្រៀបធៀបស្មុគ្រស្មាញបន្ថែមទៀត រួមទាំង >, <, ≥, និង ≤ ។
សំខាន់! ឧបករណ៍ប្រៀបធៀបត្រូវបានកំណត់នៅពេលដំណើរការតាមរយៈឧបករណ៍វិភាគតក្កវិជ្ជាVivado®។
លក្ខខណ្ឌ ILA Trigger
លក្ខខណ្ឌកេះគឺជាលទ្ធផលនៃការគណនាប៊ូលីន "AND" ឬ "OR" នៃលទ្ធផលប្រៀបធៀបការស៊ើបអង្កេត ILA នីមួយៗ។ ដោយប្រើឧបករណ៍វិភាគតក្កវិជ្ជាVivado® អ្នកជ្រើសរើសថាតើត្រូវ "AND" ស៊ើបអង្កេតអ្នកប្រៀបធៀបការស៊ើបអង្កេតឬ "ឬ" ពួកវា។ ការកំណត់ "AND" បណ្តាលឱ្យមានព្រឹត្តិការណ៍កេះ នៅពេលដែលការប្រៀបធៀបការស៊ើបអង្កេតរបស់ ILA ទាំងអស់ត្រូវបានពេញចិត្ត។ ការកំណត់ “OR” បណ្តាលឱ្យមានព្រឹត្តិការណ៍កេះ នៅពេលដែលការប្រៀបធៀបការស៊ើបអង្កេតរបស់ ILA ណាមួយត្រូវបានពេញចិត្ត។ លក្ខខណ្ឌកេះគឺជាព្រឹត្តិការណ៍កេះដែលប្រើសម្រាប់ការវាស់ស្ទង់ ILA ។
កម្មវិធី
ស្នូល ILA ត្រូវបានរចនាឡើងដើម្បីប្រើនៅក្នុងកម្មវិធីដែលទាមទារការផ្ទៀងផ្ទាត់ ឬការកែកំហុសដោយប្រើVivado®។ តួរលេខខាងក្រោមបង្ហាញពី CIPS IP core សរសេរ និងអានពី AXI block RAM controller តាមរយៈ AXI Network on Chip (NoC)។ ស្នូល ILA ត្រូវបានភ្ជាប់ទៅបណ្តាញចំណុចប្រទាក់រវាង AXI NoC និងឧបករណ៍បញ្ជា RAM ប្លុក AXI ដើម្បីត្រួតពិនិត្យប្រតិបត្តិការ AXI4 នៅក្នុងកម្មវិធីគ្រប់គ្រងផ្នែករឹង។
អាជ្ញាប័ណ្ណនិងការបញ្ជាទិញ
ម៉ូឌុល Xilinx® LogiCORE™ IP នេះត្រូវបានផ្តល់ជូនដោយមិនគិតថ្លៃបន្ថែមជាមួយនឹង Xilinx Vivado® Design Suite ក្រោមលក្ខខណ្ឌនៃអាជ្ញាប័ណ្ណអ្នកប្រើប្រាស់ចុងក្រោយ Xilinx ។
ចំណាំ៖ ដើម្បីផ្ទៀងផ្ទាត់ថាអ្នកត្រូវការអាជ្ញាប័ណ្ណ សូមពិនិត្យមើលជួរឈរអាជ្ញាប័ណ្ណនៃកាតាឡុក IP ។ រួមបញ្ចូលមានន័យថាអាជ្ញាប័ណ្ណត្រូវបានរួមបញ្ចូលជាមួយ Vivado® Design Suite; ការទិញមានន័យថាអ្នកត្រូវទិញអាជ្ញាប័ណ្ណដើម្បីប្រើស្នូល។ ព័ត៌មានអំពីម៉ូឌុល IP Xilinx® LogiCORE™ ផ្សេងទៀតមាននៅទំព័រកម្មសិទ្ធិបញ្ញា Xilinx ។ សម្រាប់ព័ត៌មានអំពីតម្លៃ និងភាពអាចរកបាននៃម៉ូឌុល និងឧបករណ៍ Xilinx LogiCORE IP ផ្សេងទៀត សូមទាក់ទងអ្នកតំណាងផ្នែកលក់ Xilinx ក្នុងតំបន់របស់អ្នក។
ការបញ្ជាក់ផលិតផល
ការពិពណ៌នាអំពីកំពង់ផែ
តារាងខាងក្រោមផ្តល់ព័ត៌មានលម្អិតអំពីច្រក ILA និងប៉ារ៉ាម៉ែត្រ។
កំពង់ផែ ILA
| តារាងទី 1៖ កំពង់ផែ ILA | ||
| ឈ្មោះច្រក | អាយ/អូ | ការពិពណ៌នា |
| clk | I | រចនានាឡិកាដែលកំណត់ទ្រនិចនាឡិកាទាំងអស់ និងតក្កវិជ្ជាផ្ទុក។ |
| ស៊ើបអង្កេត [ – ១:០] | I | ការបញ្ចូលច្រកស៊ើបអង្កេត។ លេខច្រកស៊ើបអង្កេត គឺស្ថិតនៅក្នុងចន្លោះពី ០ ដល់
511. ទទឹងច្រកការស៊ើបអង្កេត (តំណាងដោយ ) ស្ថិតក្នុងចន្លោះពី ១ ដល់ ១០២៤។ អ្នកត្រូវតែប្រកាសច្រកនេះជាវ៉ិចទ័រ។ សម្រាប់ច្រក 1 ប៊ីត ប្រើការស៊ើបអង្កេត [0:0] ។ |
| trig_out | O | ច្រក trig_out អាចត្រូវបានបង្កើតទាំងពីលក្ខខណ្ឌ trigger ឬពីច្រក trig_in ខាងក្រៅ។ មានការគ្រប់គ្រងពេលវេលាដំណើរការពី Logic Analyzer ដើម្បីប្តូររវាងលក្ខខណ្ឌគន្លឹះ និង trig_in ដើម្បីជំរុញ trig_out ។ |
| trig_in | I | ច្រកគន្លឹះបញ្ចូលដែលប្រើក្នុងប្រព័ន្ធផ្អែកលើដំណើរការសម្រាប់ Embedded Cross Trigger ។ អាចភ្ជាប់ទៅ ILA ផ្សេងទៀតដើម្បីបង្កើត Cascading Trigger ។ |
| slot_ _ | I | ចំណុចប្រទាក់រន្ធ។
ប្រភេទនៃចំណុចប្រទាក់ ត្រូវបានបង្កើតថាមវន្តដោយផ្អែកលើ slot_ _ ប៉ារ៉ាម៉ែត្រប្រភេទចំណុចប្រទាក់។ ច្រកនីមួយៗនៅក្នុងចំណុចប្រទាក់គឺអាចរកបានសម្រាប់ការត្រួតពិនិត្យនៅក្នុងកម្មវិធីគ្រប់គ្រងផ្នែករឹង។ |
| trig_out_ack | I | ការទទួលស្គាល់ចំពោះ trig_out ។ |
| trig_in_ack | O | ការទទួលស្គាល់ចំពោះ trig_in ។ |
| កំណត់ឡើងវិញ | I | ប្រភេទបញ្ចូល ILA នៅពេលកំណត់ទៅជា 'Interface Monitor' ច្រកនេះគួរតែជាសញ្ញាកំណត់ឡើងវិញដូចគ្នា ដែលធ្វើសមកាលកម្មទៅនឹងតក្កវិជ្ជារចនាដែលត្រូវបានភ្ជាប់ទៅ Slot_ _ ច្រកនៃស្នូល ILA ។ |
| S_AXIS | អាយ/អូ | ច្រកស្រេចចិត្ត។
ប្រើសម្រាប់ការតភ្ជាប់ដោយដៃជាមួយស្នូល AXI Debug Hub នៅពេលដែល 'បើកដំណើរការ AXI4- ចំណុចប្រទាក់ស្ទ្រីមសម្រាប់ការភ្ជាប់ Manul ទៅ AXI Debug Hub' ត្រូវបានជ្រើសរើសនៅក្នុងជម្រើសកម្រិតខ្ពស់។ |
| M_AXIS | អាយ/អូ | ច្រកស្រេចចិត្ត។
ប្រើសម្រាប់ការតភ្ជាប់ដោយដៃជាមួយស្នូល AXI Debug Hub នៅពេលដែល 'បើកដំណើរការ AXI4- ចំណុចប្រទាក់ស្ទ្រីមសម្រាប់ការតភ្ជាប់ដោយដៃទៅ AXI Debug Hub' ត្រូវបានជ្រើសរើសនៅក្នុង 'ជម្រើសកម្រិតខ្ពស់' ។ |
| តារាងទី 1៖ កំពង់ផែ ILA (បន្ត) | ||
| ឈ្មោះច្រក | អាយ/អូ | ការពិពណ៌នា |
| ត្រូវបានកំណត់ | I | ច្រកស្រេចចិត្ត។
ប្រើសម្រាប់ការតភ្ជាប់ដោយដៃជាមួយស្នូល AXI Debug Hub នៅពេលដែល 'បើកដំណើរការ AXI4- ចំណុចប្រទាក់ស្ទ្រីមសម្រាប់ការតភ្ជាប់ដោយដៃទៅ AXI Debug Hub' ត្រូវបានជ្រើសរើសនៅក្នុង 'ជម្រើសកម្រិតខ្ពស់' ។ ច្រកនេះគួរតែធ្វើសមកាលកម្មជាមួយច្រកកំណត់ឡើងវិញនៃ AXI Debug Hub ។ |
| អេក | I | ច្រកស្រេចចិត្ត។
ប្រើសម្រាប់ការតភ្ជាប់ដោយដៃជាមួយស្នូល AXI Debug Hub នៅពេលដែល 'បើកដំណើរការ AXI4- ចំណុចប្រទាក់ស្ទ្រីមសម្រាប់ការតភ្ជាប់ដោយដៃទៅ AXI Debug Hub' ត្រូវបានជ្រើសរើសនៅក្នុង 'ជម្រើសកម្រិតខ្ពស់' ។ ច្រកនេះគួរតែធ្វើសមកាលកម្មជាមួយច្រកនាឡិការបស់ AXI Debug Hub ។ |
ប៉ារ៉ាម៉ែត្រ ILA
| តារាងទី 2៖ ប៉ារ៉ាម៉ែត្រ ILA | |||
| ប៉ារ៉ាម៉ែត្រ | អនុញ្ញាត តម្លៃ | តម្លៃលំនាំដើម | ការពិពណ៌នា |
| សមាសភាគ_ឈ្មោះ | ខ្សែអក្សរ A–Z, 0–9, និង _ (គូសក្រោម) | ila_0 | ឈ្មោះនៃសមាសធាតុភ្លាមៗ។ |
| C_NUM_OF_PROBES | ០–៤២៥ | 1 | ចំនួនច្រកស៊ើបអង្កេត ILA ។ |
| C_MEMORY_TYPE | 0, 1 | 0 | គោលដៅផ្ទុកសម្រាប់ទិន្នន័យដែលបានចាប់យក។ 0 ត្រូវនឹងប្លុក RAM និង 1 ត្រូវនឹង UltraRAM ។ |
| C_DATA_DEPTH | 1,024, 2,048,
4,096, 8,192, 16,384, 32,768, 65,536, 131,072 |
1,024 | ស៊ើបអង្កេតជម្រៅផ្ទុក។ លេខនេះតំណាងឱ្យចំនួនអតិបរមានៃ samples ដែលអាចត្រូវបានរក្សាទុកនៅពេលដំណើរការសម្រាប់ការបញ្ចូលការស៊ើបអង្កេតនីមួយៗ។ |
| C_PROBE _WIDTH | ០–៤២៥ | 1 | ទទឹងនៃច្រកស៊ើបអង្កេត . កន្លែងណា គឺជាច្រកស៊ើបអង្កេតដែលមានតម្លៃពី 0 ដល់ 1,023 ។ |
| C_TRIGOUT_EN | ពិត/មិនពិត | មិនពិត | បើកដំណើរការមុខងារ trig out។ ច្រក trig_out និង trig_out_ack ត្រូវបានប្រើ។ |
| C_TRIGIN_EN | ពិត/មិនពិត | មិនពិត | បើកដំណើរការ trig នៅក្នុងមុខងារ។ ច្រក trig_in និង trig_in_ack ត្រូវបានប្រើ។ |
| C_INPUT_PIPE_STAGES | ០–៤២៥ | 0 | បន្ថែម flops បន្ថែមទៅច្រកស៊ើបអង្កេត។ ប៉ារ៉ាម៉ែត្រមួយអនុវត្តចំពោះច្រកស៊ើបអង្កេតទាំងអស់។ |
| ALL_PROBE_SAME_MU | ពិត/មិនពិត | ពិត | នេះបង្ខំឱ្យប្រៀបធៀបឯកតាតម្លៃដូចគ្នា (ឯកតាផ្គូផ្គង) ទៅនឹងការស៊ើបអង្កេតទាំងអស់។ |
| C_PROBE _MU_CNT | ០–៤២៥ | 1 | ចំនួននៃការប្រៀបធៀបតម្លៃ (ផ្គូផ្គង) ឯកតាក្នុងមួយការស៊ើបអង្កេត។ វាមានសុពលភាពលុះត្រាតែ ALL_PROBE_SAME_MU មិនពិត។ |
| C_PROBE _TYPE | ទិន្នន័យ និង TRIGGER, TRIGGER, ទិន្នន័យ | ទិន្នន័យ និង TRIGGER | ដើម្បីជ្រើសរើសការស៊ើបអង្កេតដែលបានជ្រើសរើសសម្រាប់ការបញ្ជាក់លក្ខខណ្ឌកេះ ឬសម្រាប់គោលបំណងផ្ទុកទិន្នន័យ ឬសម្រាប់ទាំងពីរ។ |
| C_ADV_TRIGGER | ពិត/មិនពិត | មិនពិត | បើកជម្រើសកេះជាមុន។ វាបើកដំណើរការម៉ាស៊ីនរដ្ឋកេះ ហើយអ្នកអាចសរសេរលំដាប់កេះផ្ទាល់ខ្លួនរបស់អ្នកនៅក្នុង Vivado Logic Analyzer ។ |
| តារាងទី 2៖ ប៉ារ៉ាម៉ែត្រ ILA (បន្ត) | |||
| ប៉ារ៉ាម៉ែត្រ | អនុញ្ញាត តម្លៃ | តម្លៃលំនាំដើម | ការពិពណ៌នា |
| C_NUM_MONITOR_SLOTS | ០១៤៨៦០៧៤-០០៤ | 1 | ចំនួននៃរន្ធចំណុចប្រទាក់។ |
| កំណត់ចំណាំ៖
1. ចំនួនអតិបរិមានៃតម្លៃប្រៀបធៀប (ការផ្គូផ្គង) ត្រូវបានកំណត់ត្រឹម 1,024 ។ សម្រាប់គន្លឹះមូលដ្ឋាន (C_ADV_TRIGGER = FALSE) ការស៊ើបអង្កេតនីមួយៗមានឯកតាតម្លៃប្រៀបធៀបមួយ (ដូចនៅក្នុងកំណែមុន)។ ប៉ុន្តែសម្រាប់ជម្រើសកេះជាមុន (C_ADV_TRIGGER = TRUE) នេះមានន័យថា ការស៊ើបអង្កេតនីមួយៗនៅតែអាចជ្រើសរើសចំនួនឯកតាតម្លៃប្រៀបធៀបពីមួយទៅបួន។ ប៉ុន្តែឯកតាតម្លៃប្រៀបធៀបទាំងអស់មិនគួរលើសពី 1,024 ទេ។ នេះមានន័យថា ប្រសិនបើអ្នកត្រូវការឧបករណ៍ប្រៀបធៀបចំនួនបួនក្នុងមួយការស៊ើបអង្កេត នោះអ្នកត្រូវបានអនុញ្ញាតឱ្យប្រើតែ 256 ការស៊ើបអង្កេតប៉ុណ្ណោះ។ |
|||
ការរចនាជាមួយស្នូល
ផ្នែកនេះរួមបញ្ចូលការណែនាំ និងព័ត៌មានបន្ថែម ដើម្បីសម្រួលដល់ការរចនាជាមួយនឹងស្នូល។
នាឡិកា
ច្រកបញ្ចូល clk គឺជានាឡិកាដែលប្រើដោយស្នូល ILA ដើម្បីចុះឈ្មោះតម្លៃស៊ើបអង្កេត។ សម្រាប់លទ្ធផលល្អបំផុត វាគួរតែជាសញ្ញានាឡិកាដូចគ្នាដែលធ្វើសមកាលកម្មទៅនឹងតក្កវិជ្ជារចនាដែលត្រូវបានភ្ជាប់ទៅនឹងច្រកស៊ើបអង្កេតនៃស្នូល ILA ។ នៅពេលភ្ជាប់ដោយដៃជាមួយ AXI Debug Hub សញ្ញា aclk គួរតែធ្វើសមកាលកម្មទៅនឹងច្រកបញ្ចូលនាឡិកា AXI Debug Hub ។
កំណត់ឡើងវិញ
នៅពេលអ្នកកំណត់ប្រភេទ ILA Input Type ទៅ Interface Monitor ច្រកកំណត់ឡើងវិញគួរតែជាសញ្ញាកំណត់ឡើងវិញដូចគ្នា ដែលធ្វើសមកាលកម្មទៅនឹងតក្កវិជ្ជារចនាដែលចំណុចប្រទាក់ត្រូវបានភ្ជាប់
slot_ _ ច្រកនៃស្នូល ILA ។ សម្រាប់ការតភ្ជាប់ដោយដៃជាមួយស្នូល AXI Debug Hub ច្រកបច្ចុប្បន្នគួរតែធ្វើសមកាលកម្មជាមួយនឹងច្រកកំណត់ឡើងវិញនៃស្នូល AXI Debug Hub ។
ជំហានលំហូរនៃការរចនា
ផ្នែកនេះពិពណ៌នាអំពីការប្ដូរតាមបំណង និងការបង្កើតស្នូល ការរឹតបន្តឹងស្នូល និងការក្លែងធ្វើ ការសំយោគ និងជំហានអនុវត្តដែលជាក់លាក់ចំពោះស្នូល IP នេះ។ ព័ត៌មានលម្អិតបន្ថែមអំពីលំហូរនៃការរចនា Vivado® ស្តង់ដារ និងឧបករណ៍រួមបញ្ចូល IP អាចរកបាននៅក្នុងការណែនាំអ្នកប្រើប្រាស់ Vivado Design Suite ខាងក្រោម៖
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite៖ ការរចនាប្រព័ន្ធរង IP ដោយប្រើ IP Integrator (UG994)
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite៖ ការរចនាជាមួយ IP (UG896)
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite: ការចាប់ផ្តើម (UG910)
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite: Logic Simulation (UG900)
ការប្ដូរតាមបំណង និងបង្កើតស្នូល
ផ្នែកនេះរួមបញ្ចូលព័ត៌មានអំពីការប្រើឧបករណ៍ Xilinx® ដើម្បីប្ដូរតាមបំណង និងបង្កើតស្នូលនៅក្នុង Vivado® Design Suite ។ ប្រសិនបើអ្នកកំពុងប្ដូរតាមបំណង និងបង្កើតស្នូលនៅក្នុង Vivado IP integrator សូមមើល Vivado Design Suite User Guide: ការរចនាប្រព័ន្ធរង IP ដោយប្រើ IP Integrator (UG994) សម្រាប់ព័ត៌មានលម្អិត។ ឧបករណ៍រួមបញ្ចូល IP អាចគណនាដោយស្វ័យប្រវត្តិនូវតម្លៃនៃការកំណត់រចនាសម្ព័ន្ធជាក់លាក់ នៅពេលធ្វើសុពលភាព ឬបង្កើតការរចនា។ ដើម្បីពិនិត្យមើលថាតើតម្លៃផ្លាស់ប្តូរ សូមមើលការពិពណ៌នាអំពីប៉ារ៉ាម៉ែត្រនៅក្នុងជំពូកនេះ។ ទៅ view តម្លៃប៉ារ៉ាម៉ែត្រ ដំណើរការពាក្យបញ្ជា validate_bd_design ក្នុងកុងសូល Tcl ។ អ្នកអាចប្ដូរ IP តាមបំណងសម្រាប់ប្រើក្នុងការរចនារបស់អ្នកដោយបញ្ជាក់តម្លៃសម្រាប់ប៉ារ៉ាម៉ែត្រផ្សេងៗដែលភ្ជាប់ជាមួយស្នូល IP ដោយប្រើជំហានខាងក្រោម៖
- ជ្រើសរើស IP ពីកាតាឡុក IP ។
- ចុចពីរដងលើ IP ដែលបានជ្រើសរើស ឬជ្រើសរើសពាក្យបញ្ជា Customize IP ពីរបារឧបករណ៍ ឬចុចខាងស្តាំលើម៉ឺនុយ។
សម្រាប់ព័ត៌មានលម្អិត សូមមើលការណែនាំអ្នកប្រើប្រាស់ Vivado Design Suite: ការរចនាជាមួយ IP (UG896) និង Vivado Design Suite User Guide: Getting Started (UG910)។ តួលេខនៅក្នុងជំពូកនេះគឺជារូបភាពនៃ Vivado IDE ។ ប្លង់ដែលបង្ហាញនៅទីនេះអាចខុសគ្នាពីកំណែបច្ចុប្បន្ន។
ដើម្បីចូលប្រើស្នូល សូមអនុវត្តដូចខាងក្រោម៖
- បើកគម្រោងដោយជ្រើសរើស File បន្ទាប់មកបើកគម្រោង ឬបង្កើតគម្រោងថ្មីដោយជ្រើសរើស File បន្ទាប់មក គម្រោងថ្មីនៅវីវ៉ាដូ។
- បើកកាតាឡុក IP ហើយរុករកទៅផ្នែកណាមួយនៃចំណាត់ថ្នាក់។
- ចុចពីរដងលើ ILA ដើម្បីបង្ហាញឈ្មោះស្នូល Vivado IDE ។
បន្ទះជម្រើសទូទៅ
រូបខាងក្រោមបង្ហាញផ្ទាំងជម្រើសទូទៅនៅក្នុងការកំណត់ដើម ដែលអនុញ្ញាតឱ្យអ្នកបញ្ជាក់ជម្រើស៖
រូបខាងក្រោមបង្ហាញផ្ទាំងជម្រើសទូទៅនៅក្នុងការកំណត់ AXI ដែលអនុញ្ញាតឱ្យអ្នកបញ្ជាក់ជម្រើស៖
- ឈ្មោះសមាសធាតុ៖ ប្រើវាលអត្ថបទនេះដើម្បីផ្តល់ឈ្មោះម៉ូឌុលតែមួយគត់សម្រាប់ស្នូល ILA ។
- ប្រភេទបញ្ចូល ILA៖ ជម្រើសនេះបញ្ជាក់អំពីប្រភេទនៃចំណុចប្រទាក់ ឬសញ្ញា ILA ដែលគួរត្រូវបានបំបាត់កំហុស។ បច្ចុប្បន្ន តម្លៃសម្រាប់ប៉ារ៉ាម៉ែត្រនេះគឺ "ការស៊ើបអង្កេតដើម" "ម៉ូនីទ័រចំណុចប្រទាក់" និង "លាយបញ្ចូលគ្នា" ។
- ចំនួននៃការស៊ើបអង្កេត៖ ប្រើវាលអត្ថបទនេះដើម្បីជ្រើសរើសចំនួនច្រកស៊ើបអង្កេតនៅលើស្នូល ILA ។ ជួរត្រឹមត្រូវដែលប្រើក្នុង Vivado® IDE គឺ 1 ដល់ 64 ។ ប្រសិនបើអ្នកត្រូវការច្រកស៊ើបអង្កេតច្រើនជាង 64 អ្នកត្រូវប្រើលំហូរពាក្យបញ្ជា Tcl ដើម្បីបង្កើតស្នូល ILA ។
- រន្ធចំណុចប្រទាក់មួយចំនួន (មានតែនៅក្នុងប្រភេទ Interface Monitor និងប្រភេទចម្រុះ): ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកជ្រើសរើសចំនួនរន្ធដោតចំណុចប្រទាក់ AXI ដែលត្រូវការភ្ជាប់ទៅ ILA ។
- ចំនួនដូចគ្នានៃអ្នកប្រៀបធៀបសម្រាប់ច្រកស៊ើបអង្កេតទាំងអស់៖ ចំនួនអ្នកប្រៀបធៀបក្នុងមួយការស៊ើបអង្កេតអាចត្រូវបានកំណត់រចនាសម្ព័ន្ធនៅលើបន្ទះនេះ។ ចំនួនដូចគ្នានៃអ្នកប្រៀបធៀបសម្រាប់ការស៊ើបអង្កេតទាំងអស់អាចត្រូវបានបើកដោយជ្រើសរើស។
Probe Port Panels
រូបខាងក្រោមបង្ហាញពីផ្ទាំង Probe Ports ដែលអនុញ្ញាតឱ្យអ្នកបញ្ជាក់ការកំណត់៖
- Probe Port Panel៖ ទទឹងនៃ Probe Port នីមួយៗអាចត្រូវបានកំណត់រចនាសម្ព័ន្ធនៅក្នុង Probe Port Panels។ Probe Port Panel នីមួយៗមានច្រករហូតដល់ប្រាំពីរ។
- Probe Width៖ ទទឹងរបស់ Probe Port នីមួយៗអាចត្រូវបានលើកឡើង។ ជួរត្រឹមត្រូវគឺ 1 ដល់ 1024 ។
- ចំនួនអ្នកប្រៀបធៀប៖ ជម្រើសនេះត្រូវបានបើកតែនៅពេលដែលជម្រើស "ចំនួនដូចគ្នានៃអ្នកប្រៀបធៀបសម្រាប់ច្រកស៊ើបអង្កេតទាំងអស់" ត្រូវបានបិទ។ ឧបករណ៍ប្រៀបធៀបសម្រាប់ការស៊ើបអង្កេតនីមួយៗក្នុងចន្លោះពី 1 ដល់ 16 អាចត្រូវបានកំណត់។
- ទិន្នន័យ និង/ឬកេះ៖ ប្រភេទស៊ើបអង្កេតសម្រាប់ការស៊ើបអង្កេតនីមួយៗអាចត្រូវបានកំណត់ដោយប្រើជម្រើសនេះ។ ជម្រើសត្រឹមត្រូវគឺ DATA_and_TRIGGER, DATA និង TRIGGER។
- ជម្រើសប្រៀបធៀប៖ ប្រភេទនៃប្រតិបត្តិការ ឬការប្រៀបធៀបសម្រាប់ការស៊ើបអង្កេតនីមួយៗអាចត្រូវបានកំណត់ដោយប្រើជម្រើសនេះ។
ជម្រើសចំណុចប្រទាក់
រូបខាងក្រោមបង្ហាញផ្ទាំងជម្រើសចំណុចប្រទាក់ នៅពេលដែល Interface Monitor ឬប្រភេទចម្រុះត្រូវបានជ្រើសរើសសម្រាប់ប្រភេទបញ្ចូល ILA៖
- ប្រភេទចំណុចប្រទាក់៖ អ្នកលក់ បណ្ណាល័យ ឈ្មោះ និងកំណែ (VLNV) នៃចំណុចប្រទាក់ដែលត្រូវត្រួតពិនិត្យដោយស្នូល ILA ។
- ទទឹងលេខសម្គាល់ AXI-MM៖ ជ្រើសរើសទទឹងលេខសម្គាល់នៃចំណុចប្រទាក់ AXI នៅពេលរន្ធដោត ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- ទទឹងទិន្នន័យ AXI-MM៖ ជ្រើសរើសប៉ារ៉ាម៉ែត្រដែលត្រូវគ្នានឹង slot_ជ្រើសរើសទទឹងទិន្នន័យនៃចំណុចប្រទាក់ AXI នៅពេល slot_ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- ទទឹងអាសយដ្ឋាន AXI-MM៖ ជ្រើសរើសទទឹងអាសយដ្ឋាននៃចំណុចប្រទាក់ AXI នៅពេលរន្ធដោត ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- បើកដំណើរការ AXI-MM/Stream Protocol Checker៖ បើកដំណើរការកម្មវិធីពិនិត្យពិធីការ AXI4-MM ឬ AXI4-Stream សម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ឬ AXI4-Stream ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- បើកដំណើរការបញ្ជរតាមដានប្រតិបត្តិការ៖ បើកសមត្ថភាពតាមដានប្រតិបត្តិការ AXI4-MM ។
- ចំនួនប្រតិបត្តិការអានដែលលើស៖ បញ្ជាក់ចំនួនប្រតិបត្តិការអានដែលនៅសេសសល់ក្នុងមួយ ID ។ តម្លៃគួរតែស្មើនឹង ឬធំជាងចំនួនប្រតិបត្តិការអានដែលមិនទាន់សម្រេចសម្រាប់ការតភ្ជាប់នោះ។
- ចំនួនប្រតិបត្តិការសរសេរឆ្នើម៖ បញ្ជាក់ចំនួនប្រតិបត្តិការសរសេរដែលមិនទាន់សម្រេចក្នុងមួយលេខសម្គាល់។ តម្លៃគួរតែស្មើនឹង ឬធំជាងចំនួននៃប្រតិបត្តិការសរសេរដែលនៅសល់សម្រាប់ការតភ្ជាប់នោះ។
- ត្រួតពិនិត្យសញ្ញាស្ថានភាព APC៖ បើកការត្រួតពិនិត្យសញ្ញាស្ថានភាព APC សម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធឆានែលអាសយដ្ឋានអាន AXI ជាទិន្នន័យ៖ ជ្រើសរើសអានសញ្ញាឆានែលអាសយដ្ឋានសម្រាប់គោលបំណងផ្ទុកទិន្នន័យសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធឆានែលអាសយដ្ឋានអាន AXI ជាគន្លឹះ៖ ជ្រើសរើសអានសញ្ញាឆានែលអាសយដ្ឋានសម្រាប់ការបញ្ជាក់លក្ខខណ្ឌគន្លឹះសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធឆានែលទិន្នន័យអាន AXI ជាទិន្នន័យ៖ ជ្រើសរើសអានសញ្ញាឆានែលទិន្នន័យសម្រាប់គោលបំណងផ្ទុកទិន្នន័យសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធឆានែលទិន្នន័យអាន AXI ជាគន្លឹះ៖ ជ្រើសរើសអានសញ្ញាឆានែលទិន្នន័យសម្រាប់ការបញ្ជាក់លក្ខខណ្ឌគន្លឹះសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធឆានែលអាសយដ្ឋានសរសេរ AXI ជាទិន្នន័យ៖ ជ្រើសរើសសញ្ញាឆានែលអាសយដ្ឋានសរសេរសម្រាប់គោលបំណងផ្ទុកទិន្នន័យសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធឆានែលអាសយដ្ឋានសរសេរ AXI ជាគន្លឹះ៖ ជ្រើសរើសសញ្ញាឆានែលអាសយដ្ឋានសម្រាប់បញ្ជាក់លក្ខខណ្ឌគន្លឹះសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធ AXI សរសេរឆានែលទិន្នន័យជាទិន្នន័យ៖ ជ្រើសរើសសរសេរសញ្ញាឆានែលទិន្នន័យសម្រាប់គោលបំណងផ្ទុកទិន្នន័យសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធ AXI សរសេរឆានែលទិន្នន័យជាគន្លឹះ៖ ជ្រើសរើសសញ្ញាឆានែលទិន្នន័យសម្រាប់ការបញ្ជាក់លក្ខខណ្ឌគន្លឹះសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធ AXI សរសេរឆានែលឆ្លើយតបជាទិន្នន័យ៖ ជ្រើសរើសសរសេរសញ្ញាឆានែលឆ្លើយតបសម្រាប់គោលបំណងផ្ទុកទិន្នន័យសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធ AXI សរសេរឆានែលឆ្លើយតបជាគន្លឹះ៖ ជ្រើសរើសសញ្ញាឆានែលឆ្លើយតបសម្រាប់ការបញ្ជាក់លក្ខខណ្ឌគន្លឹះសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-MM ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- ទទឹង Tdata របស់ AXI-Stream៖ ជ្រើសរើសទទឹង Tdata នៃចំណុចប្រទាក់ AXI-Stream នៅពេល slot_ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-Stream ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- AXI-Stream TID Width៖ ជ្រើសរើសទទឹង TID នៃចំណុចប្រទាក់ AXI-Stream នៅពេលរន្ធដោត ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-Stream ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- ទទឹង AXI-Stream TUSER៖ ជ្រើសរើសទទឹង TUSER នៃចំណុចប្រទាក់ AXI-Stream នៅពេលរន្ធដោត ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-Stream ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- AXI-Stream TDEST Width៖ ជ្រើសរើសទទឹង TDEST នៃចំណុចប្រទាក់ AXI-Stream នៅពេល slot_ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-Stream ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធសញ្ញា AXIS ជាទិន្នន័យ៖ ជ្រើសរើសសញ្ញា AXI4-Stream សម្រាប់គោលបំណងផ្ទុកទិន្នន័យសម្រាប់រន្ធដោត
នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-Stream ជាកន្លែងដែល គឺជាលេខរន្ធ។ - កំណត់រចនាសម្ព័ន្ធសញ្ញា AXIS ជាគន្លឹះ៖ ជ្រើសរើសសញ្ញា AXI4-Stream សម្រាប់បញ្ជាក់លក្ខខណ្ឌគន្លឹះសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា AXI-Stream ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
- កំណត់រចនាសម្ព័ន្ធរន្ធដោតជាទិន្នន័យ និង/ឬកេះ៖ ជ្រើសរើសសញ្ញារន្ធដោតដែលមិនមែនជា AXI សម្រាប់បញ្ជាក់លក្ខខណ្ឌគន្លឹះ ឬសម្រាប់គោលបំណងផ្ទុកទិន្នន័យ ឬសម្រាប់ទាំងពីរសម្រាប់រន្ធដោត នៅពេលដែលរន្ធដោត _ ប្រភេទចំណុចប្រទាក់ត្រូវបានកំណត់រចនាសម្ព័ន្ធថាមិនមែនជា AXI ដែលជាកន្លែងដែល គឺជាលេខរន្ធ។
ជម្រើសផ្ទុក
រូបខាងក្រោមបង្ហាញផ្ទាំងជម្រើសផ្ទុក ដែលអនុញ្ញាតឱ្យអ្នកជ្រើសរើសប្រភេទគោលដៅផ្ទុក និងជម្រៅនៃអង្គចងចាំដែលត្រូវប្រើ៖
- គោលដៅផ្ទុក៖ ប៉ារ៉ាម៉ែត្រនេះត្រូវបានប្រើដើម្បីជ្រើសរើសប្រភេទគោលដៅផ្ទុកពីម៉ឺនុយទម្លាក់ចុះ។
- ជម្រៅទិន្នន័យ៖ ប៉ារ៉ាម៉ែត្រនេះត្រូវបានប្រើដើម្បីជ្រើសរើស s ដែលសមស្របampពីម៉ឺនុយទម្លាក់ចុះ។
ជម្រើសកម្រិតខ្ពស់
រូបខាងក្រោមបង្ហាញផ្ទាំងជម្រើសកម្រិតខ្ពស់៖
- បើកដំណើរការ AXI4-Stream Interface សម្រាប់ការតភ្ជាប់ដោយដៃទៅ AXI Debug Hub៖ នៅពេលបើកដំណើរការ ជម្រើសនេះផ្តល់ចំណុចប្រទាក់ AXIS សម្រាប់ IP ដើម្បីភ្ជាប់ទៅ AXI Debug Hub ។
- បើកដំណើរការចំណុចប្រទាក់បញ្ចូលគន្លឹះ៖ ពិនិត្យជម្រើសនេះ ដើម្បីបើកច្រកបញ្ចូលគន្លឹះជាជម្រើស។
- បើកដំណើរការចំណុចប្រទាក់លទ្ធផលគន្លឹះ៖ ពិនិត្យជម្រើសនេះ ដើម្បីបើកច្រកលទ្ធផលគន្លឹះជាជម្រើស។
- បំពង់បញ្ចូល Stages៖ ជ្រើសរើសចំនួនចុះឈ្មោះដែលអ្នកចង់បន្ថែមសម្រាប់ការស៊ើបអង្កេត ដើម្បីកែលម្អលទ្ធផលនៃការអនុវត្ត។ ប៉ារ៉ាម៉ែត្រនេះអនុវត្តចំពោះរាល់ការស៊ើបអង្កេត។
- គន្លឹះកម្រិតខ្ពស់៖ ពិនិត្យមើលដើម្បីបើកដំណើរការលំដាប់កេះដែលផ្អែកលើម៉ាស៊ីនរបស់រដ្ឋ។
ជំនាន់ទិន្នផល
សម្រាប់ព័ត៌មានលម្អិត សូមមើលការណែនាំអ្នកប្រើប្រាស់ Vivado Design Suite: Designing with IP (UG896)។
ការរឹតបន្តឹងស្នូល
ឧបសគ្គដែលត្រូវការ
ស្នូល ILA រួមបញ្ចូល XDC file ដែលមានឧបសគ្គផ្លូវមិនពិតដែលសមរម្យដើម្បីការពារការរឹតបន្តឹងនៃដែននាឡិកាឆ្លងកាត់ផ្លូវធ្វើសមកាលកម្ម។ វាត្រូវបានគេរំពឹងទុកផងដែរថាសញ្ញានាឡិកាដែលភ្ជាប់ទៅនឹងច្រកបញ្ចូល clk នៃស្នូល ILA ត្រូវបានរឹតបន្តឹងយ៉ាងត្រឹមត្រូវនៅក្នុងការរចនារបស់អ្នក។
ការជ្រើសរើសថ្នាក់ឧបករណ៍ កញ្ចប់ និងល្បឿន
ផ្នែកនេះមិនអាចអនុវត្តបានសម្រាប់ស្នូល IP នេះទេ។
- ប្រេកង់នាឡិកា
ផ្នែកនេះមិនអាចអនុវត្តបានសម្រាប់ស្នូល IP នេះទេ។ - ការគ្រប់គ្រងនាឡិកា
ផ្នែកនេះមិនអាចអនុវត្តបានសម្រាប់ស្នូល IP នេះទេ។ - ការដាក់នាឡិកា
ផ្នែកនេះមិនអាចអនុវត្តបានសម្រាប់ស្នូល IP នេះទេ។ - ធនាគារ
ផ្នែកនេះមិនអាចអនុវត្តបានសម្រាប់ស្នូល IP នេះទេ។ - ការដាក់ឧបករណ៍បញ្ជូន
ផ្នែកនេះមិនអាចអនុវត្តបានសម្រាប់ស្នូល IP នេះទេ។ - ស្តង់ដារ I/O និងទីតាំង
ផ្នែកនេះមិនអាចអនុវត្តបានសម្រាប់ស្នូល IP នេះទេ។
ការក្លែងធ្វើ
សម្រាប់ព័ត៌មានដ៏ទូលំទូលាយអំពីសមាសធាតុក្លែងធ្វើVivado® ក៏ដូចជាព័ត៌មានអំពីការប្រើប្រាស់ឧបករណ៍ភាគីទីបីដែលគាំទ្រ សូមមើលការណែនាំអ្នកប្រើប្រាស់ Vivado Design Suite: Logic Simulation (UG900)។
ការសំយោគនិងការអនុវត្ត
សម្រាប់ព័ត៌មានលម្អិតអំពីការសំយោគ និងការអនុវត្ត សូមមើលការណែនាំអ្នកប្រើប្រាស់ Vivado Design Suite: Designing with IP (UG896)។
ការបំបាត់កំហុស
ឧបសម្ព័ន្ធនេះរួមបញ្ចូលព័ត៌មានលម្អិតអំពីធនធានដែលមាននៅលើជំនួយ Xilinx® webគេហទំព័រ និងឧបករណ៍បំបាត់កំហុស។ ប្រសិនបើ IP ទាមទារលេខកូដអាជ្ញាប័ណ្ណ សោត្រូវតែផ្ទៀងផ្ទាត់។ ឧបករណ៍រចនា Vivado® មានប៉ុស្តិ៍ត្រួតពិនិត្យអាជ្ញាប័ណ្ណជាច្រើនសម្រាប់ផ្តល់អាជ្ញាប័ណ្ណ IP តាមរយៈលំហូរ។ ប្រសិនបើការត្រួតពិនិត្យអាជ្ញាប័ណ្ណជោគជ័យ IP អាចបន្តបង្កើតបាន។ បើមិនដូច្នេះទេ ជំនាន់ត្រូវបញ្ឈប់ដោយមានកំហុស។ ការត្រួតពិនិត្យអាជ្ញាប័ណ្ណត្រូវបានអនុវត្តដោយឧបករណ៍ដូចខាងក្រោមៈ
- ការសំយោគ Vivado
- ការអនុវត្ត Vivado
- write_bitstream (ពាក្យបញ្ជា Tcl)
សំខាន់! កម្រិតអាជ្ញាប័ណ្ណ IP មិនត្រូវបានអើពើនៅកន្លែងត្រួតពិនិត្យ។ ការធ្វើតេស្តបញ្ជាក់ថាមានអាជ្ញាប័ណ្ណត្រឹមត្រូវ។ វាមិនពិនិត្យកម្រិតអាជ្ញាប័ណ្ណ IP ទេ។
ស្វែងរកជំនួយនៅលើ Xilinx.com
ដើម្បីជួយក្នុងដំណើរការរចនា និងបំបាត់កំហុស នៅពេលប្រើស្នូល ជំនួយ Xilinx web ទំព័រមានធនធានសំខាន់ៗដូចជា ឯកសារផលិតផល កំណត់ចំណាំចេញផ្សាយ កំណត់ត្រាចម្លើយ ព័ត៌មានអំពីបញ្ហាដែលគេស្គាល់ និងតំណភ្ជាប់សម្រាប់ការទទួលបានការគាំទ្រផលិតផលបន្ថែម។ វេទិកាសហគមន៍ Xilinx ក៏មានផងដែរ ដែលសមាជិកអាចរៀន ចូលរួម ចែករំលែក និងសួរសំណួរអំពីដំណោះស្រាយ Xilinx ។
ឯកសារ
មគ្គុទ្ទេសក៍ផលិតផលនេះគឺជាឯកសារសំខាន់ដែលភ្ជាប់ជាមួយស្នូល។ មគ្គុទ្ទេសក៍នេះ រួមជាមួយនឹងឯកសារទាក់ទងនឹងផលិតផលទាំងអស់ដែលជួយក្នុងដំណើរការរចនា អាចរកបាននៅលើជំនួយ Xilinx web ទំព័រ ឬដោយប្រើឧបករណ៍រុករកឯកសារ Xilinx®។ ទាញយកកម្មវិធីរុករកឯកសារ Xilinx ពីទំព័រទាញយក។ សម្រាប់ព័ត៌មានបន្ថែមអំពីឧបករណ៍នេះ និងលក្ខណៈពិសេសដែលមាន សូមបើកជំនួយលើអ៊ីនធឺណិតបន្ទាប់ពីដំឡើងរួច។
កំណត់ត្រាចម្លើយ
កំណត់ត្រាចម្លើយរួមមានព័ត៌មានអំពីបញ្ហាដែលជួបប្រទះជាទូទៅ ព័ត៌មានមានប្រយោជន៍អំពីរបៀបដោះស្រាយបញ្ហាទាំងនេះ និងបញ្ហាដែលគេស្គាល់ជាមួយផលិតផល Xilinx ។ កំណត់ត្រាចម្លើយត្រូវបានបង្កើត និងរក្សាជារៀងរាល់ថ្ងៃ ដើម្បីធានាថាអ្នកប្រើប្រាស់អាចចូលប្រើប្រាស់ព័ត៌មានត្រឹមត្រូវបំផុតដែលមាន។ កំណត់ត្រាចម្លើយសម្រាប់ស្នូលនេះអាចមានទីតាំងនៅដោយប្រើប្រអប់ស្វែងរកជំនួយនៅលើជំនួយ Xilinx មេ web ទំព័រ។ ដើម្បីបង្កើនលទ្ធផលស្វែងរករបស់អ្នក សូមប្រើពាក្យគន្លឹះដូចជា៖
- ឈ្មោះផលិតផល
- សារឧបករណ៍
- សេចក្តីសង្ខេបនៃបញ្ហាដែលបានជួបប្រទះ
ការស្វែងរកតម្រងគឺអាចប្រើបានបន្ទាប់ពីលទ្ធផលត្រូវបានត្រឡប់ទៅគោលដៅបន្ថែមទៀតនៃលទ្ធផល។
ជំនួយបច្ចេកទេស
Xilinx ផ្តល់ការគាំទ្រផ្នែកបច្ចេកទេសនៅលើវេទិកាសហគមន៍ Xilinx សម្រាប់ផលិតផល LogiCORE™ IP នេះ នៅពេលប្រើដូចដែលបានពិពណ៌នានៅក្នុងឯកសារផលិតផល។ Xilinx មិនអាចធានាពេលវេលា មុខងារ ឬការគាំទ្របានទេ ប្រសិនបើអ្នកធ្វើដូចខាងក្រោម៖
- អនុវត្តដំណោះស្រាយនៅក្នុងឧបករណ៍ដែលមិនត្រូវបានកំណត់នៅក្នុងឯកសារ។
- ប្ដូរតាមបំណងនូវដំណោះស្រាយលើសពីអ្វីដែលអនុញ្ញាតក្នុងឯកសារផលិតផល។
- ផ្លាស់ប្តូរផ្នែកណាមួយនៃការរចនាដែលមានស្លាក DO NOT MODIFY ។
ដើម្បីសួរសំណួរ សូមចូលទៅកាន់វេទិកាសហគមន៍ Xilinx ។
ធនធានបន្ថែម និងសេចក្តីជូនដំណឹងផ្លូវច្បាប់
ធនធាន Xilinx
សម្រាប់ធនធានជំនួយដូចជា ចម្លើយ ឯកសារ ការទាញយក និងវេទិកា សូមមើល ជំនួយ Xilinx ។
កម្មវិធីរុករកឯកសារ និងមជ្ឈមណ្ឌលរចនា
Xilinx® Documentation Navigator (DocNav) ផ្តល់នូវការចូលប្រើឯកសារ Xilinx វីដេអូ និងធនធានជំនួយ ដែលអ្នកអាចត្រង និងស្វែងរកដើម្បីស្វែងរកព័ត៌មាន។ ដើម្បីបើក DocNav៖
- • ពី Vivado® IDE សូមជ្រើសរើសជំនួយ → ឯកសារ និងមេរៀន។
• នៅលើ Windows សូមជ្រើសរើស Start → All Programs → Xilinx Design Tools → DocNav។
• នៅប្រអប់បញ្ចូលពាក្យបញ្ជាលីនុច សូមបញ្ចូល docnav ។
Xilinx Design Hubs ផ្តល់តំណភ្ជាប់ទៅកាន់ឯកសារដែលរៀបចំដោយភារកិច្ចរចនា និងប្រធានបទផ្សេងទៀត ដែលអ្នកអាចប្រើដើម្បីរៀនគោលគំនិតសំខាន់ៗ និងដោះស្រាយសំណួរដែលគេសួរញឹកញាប់។ ដើម្បីចូលទៅកាន់ Design Hubs៖
- នៅក្នុង DocNav សូមចុច Design Hubs View ផ្ទាំង។
- នៅលើ Xilinx webគេហទំព័រ សូមមើលទំព័រ Design Hubs ។
ចំណាំ៖ សម្រាប់ព័ត៌មានបន្ថែមអំពី DocNav សូមមើលទំព័រ Documentation Navigator នៅលើ Xilinx webគេហទំព័រ។
ឯកសារយោង
ឯកសារទាំងនេះផ្តល់នូវសម្ភារៈបន្ថែមដែលមានប្រយោជន៍ជាមួយនឹងការណែនាំនេះ៖
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite៖ ការសរសេរកម្មវិធី និងការបំបាត់កំហុស (UG908)
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite៖ ការរចនាជាមួយ IP (UG896)
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite៖ ការរចនាប្រព័ន្ធរង IP ដោយប្រើ IP Integrator (UG994)
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite: ការចាប់ផ្តើម (UG910)
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite: Logic Simulation (UG900)
- មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Vivado Design Suite៖ ការអនុវត្ត (UG904)
- ISE ទៅ Vivado Design Suite Migration Guide (UG911)
- AXI Protocol Checker LogiCORE IP Product Guide (PG101)
- AXI4-Stream Protocol Checker LogiCORE IP Product Guide (PG145)
ប្រវត្តិកែប្រែ
តារាងខាងក្រោមបង្ហាញពីប្រវត្តិនៃការកែប្រែសម្រាប់ឯកសារនេះ។
| ផ្នែក | សង្ខេបការពិនិត្យឡើងវិញ |
| 11/23/2020 កំណែ 1.1 | |
| ការចេញផ្សាយដំបូង។ | គ្មាន |
សូមអាន៖ សេចក្តីជូនដំណឹងផ្នែកច្បាប់សំខាន់ៗ
ព័ត៌មានដែលបង្ហាញដល់អ្នកនៅទីនេះ ("សម្ភារៈ") ត្រូវបានផ្តល់ជូនសម្រាប់តែការជ្រើសរើស និងការប្រើប្រាស់ផលិតផល Xilinx ប៉ុណ្ណោះ។ ក្នុងកម្រិតអតិបរិមាដែលអនុញ្ញាតដោយច្បាប់ដែលអាចអនុវត្តបាន៖ (1) សម្ភារៈត្រូវបានធ្វើឱ្យមាន “ដូចដែល” ហើយជាមួយនឹងកំហុសទាំងអស់ Xilinx បដិសេធការធានា និងលក្ខខណ្ឌទាំងអស់ ការបញ្ចេញមតិ បង្កប់ន័យ ឬលក្ខន្តិកៈ រួមទាំងការធានា មិនកំណត់ចំពោះការធានា - ការបំពាន ឬភាពសមស្របសម្រាប់គោលបំណងពិសេសណាមួយ; និង (2) Xilinx នឹងមិនទទួលខុសត្រូវ (មិនថានៅក្នុងកិច្ចសន្យា ឬការធ្វើទារុណកម្ម រួមទាំងការធ្វេសប្រហែស ឬក្រោមទ្រឹស្ដីទំនួលខុសត្រូវផ្សេងទៀត) ចំពោះការបាត់បង់ ឬការខូចខាតគ្រប់ប្រភេទ ឬធម្មជាតិដែលទាក់ទងនឹង កើតឡើងក្រោម ឬពាក់ព័ន្ធនឹងសម្ភារៈ។ (រួមទាំងការប្រើប្រាស់សម្ភារៈរបស់អ្នក) រួមទាំងការបាត់បង់ដោយផ្ទាល់ ប្រយោល ពិសេស ចៃដន្យ ឬជាលទ្ធផល (រួមទាំងការបាត់បង់ទិន្នន័យ ប្រាក់ចំណេញ ឆន្ទៈ ឬប្រភេទនៃការបាត់បង់ ឬការខូចខាតណាមួយដែលបានទទួលរងជាលទ្ធផលនៃសកម្មភាពដែលបាននាំយកមក ដោយភាគីទីបី) បើទោះបីជាការខូចខាត ឬការបាត់បង់បែបនេះអាចព្យាករណ៍បានដោយសមហេតុផល ឬ Xilinx ត្រូវបានណែនាំអំពីលទ្ធភាពដូចគ្នានេះ។
Xilinx សន្មត់ថាមិនមានកាតព្វកិច្ចដើម្បីកែកំហុសណាមួយដែលមាននៅក្នុង Materials ឬដើម្បីជូនដំណឹងដល់អ្នកអំពីការអាប់ដេតចំពោះសម្ភារៈ ឬចំពោះលក្ខណៈបច្ចេកទេសផលិតផល។ អ្នកមិនអាចផលិតឡើងវិញ កែប្រែ ចែកចាយ ឬបង្ហាញជាសាធារណៈនូវសម្ភារៈដោយគ្មានការយល់ព្រមជាលាយលក្ខណ៍អក្សរជាមុនឡើយ។ ផលិតផលមួយចំនួនស្ថិតនៅក្រោមលក្ខខណ្ឌនៃការធានាមានកំណត់របស់ Xilinx សូមយោងទៅលើលក្ខខណ្ឌនៃការលក់របស់ Xilinx ដែលអាចជា viewed នៅ https://www.xilinx.com/legal.htm#tos; IP cores អាចនឹងស្ថិតនៅក្រោមការធានា និងលក្ខខណ្ឌជំនួយដែលមាននៅក្នុងអាជ្ញាប័ណ្ណដែលចេញឱ្យអ្នកដោយ Xilinx ។ ផលិតផល Xilinx មិនត្រូវបានរចនាឡើង ឬមានបំណងដើម្បីសុវត្ថិភាពបរាជ័យ ឬសម្រាប់ប្រើប្រាស់ក្នុងកម្មវិធីណាមួយដែលទាមទារការអនុវត្តដោយបរាជ័យ។ អ្នកសន្មត់ថាហានិភ័យ និងទំនួលខុសត្រូវតែមួយគត់សម្រាប់ការប្រើប្រាស់ផលិតផល Xilinx នៅក្នុងកម្មវិធីសំខាន់បែបនេះ សូមយោងទៅលើលក្ខខណ្ឌនៃការលក់របស់ Xilinx ដែលអាចជា viewed នៅ https://www.xilinx.com/legal.htm#tos.
ឯកសារនេះមានព័ត៌មានបឋម និងអាចផ្លាស់ប្តូរដោយគ្មានការជូនដំណឹងជាមុន។ ព័ត៌មានដែលបានផ្តល់នៅទីនេះទាក់ទងនឹងផលិតផល និង/ឬសេវាកម្មដែលមិនទាន់មានសម្រាប់លក់ ហើយត្រូវបានផ្តល់ជូនសម្រាប់តែគោលបំណងព័ត៌មានប៉ុណ្ណោះ ហើយមិនមានគោលបំណង ឬត្រូវបានបកស្រាយថាជាការផ្តល់ជូនសម្រាប់លក់ ឬការប៉ុនប៉ងធ្វើពាណិជ្ជកម្មនៃផលិតផល និង/ឬសេវាកម្មដែលយោងទៅ នៅទីនេះ
ការមិនទទួលខុសត្រូវលើកម្មវិធីរថយន្ត
ផលិតផលរថយន្ត (កំណត់ថាជា "XA" នៅក្នុងលេខផ្នែក) មិនត្រូវបានធានាសម្រាប់ការប្រើប្រាស់នៅក្នុងការដាក់ពង្រាយ AIRbags ឬសម្រាប់ការប្រើប្រាស់នៅក្នុងកម្មវិធីដែលប៉ះពាល់ដល់ការគ្រប់គ្រងយានយន្ត ("កម្មវិធីសុវត្ថិភាព" មិនអាចអនុវត្តបានឡើយ។ ជាប់លាប់ ជាមួយនឹងស្តង់ដារសុវត្ថិភាពរថយន្ត ISO 26262 (“ការរចនាសុវត្ថិភាព”)។ អតិថិជនត្រូវតែមុនពេលប្រើប្រាស់ ឬចែកចាយប្រព័ន្ធណាមួយដែលរួមបញ្ចូលផលិតផល សាកល្បងប្រព័ន្ធបែបនេះឱ្យបានហ្មត់ចត់ ដើម្បីគោលបំណងសុវត្ថិភាព។ ការប្រើប្រាស់ផលិតផលក្នុងកម្មវិធីសុវត្ថិភាព ដោយគ្មានការរចនាសុវត្ថិភាព គឺស្ថិតក្រោមហានិភ័យរបស់អតិថិជនទាំងស្រុង ដោយដាក់លើតែច្បាប់ និងបទប្បញ្ញត្តិដែលអាចអនុវត្តបាន ការគ្រប់គ្រងដែនកំណត់លើទំនួលខុសត្រូវនៃផលិតផល។
រក្សាសិទ្ធិឆ្នាំ 2020 Xilinx, Inc. Xilinx, និមិត្តសញ្ញា Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq និងម៉ាកដែលបានកំណត់ផ្សេងទៀតដែលរួមបញ្ចូលនៅទីនេះគឺជាពាណិជ្ជសញ្ញារបស់ Xilinx នៅសហរដ្ឋអាមេរិក និងប្រទេសផ្សេងទៀត។ ពាណិជ្ជសញ្ញាផ្សេងទៀតទាំងអស់គឺជាកម្មសិទ្ធិរបស់ម្ចាស់រៀងៗខ្លួន។PG357 (v1.1) ថ្ងៃទី 23 ខែវិច្ឆិកា ឆ្នាំ 2020, ILA ជាមួយ AXI4-Stream Interface v1.1
ទាញយកជា PDF៖ Xilinx AXI4-Stream Integrated Logic Analyzer Guide
