Xilinx AXI4-Stream ინტეგრირებული ლოგიკური ანალიზატორის სახელმძღვანელო

შესავალი

ინტეგრირებული ლოგიკური ანალიზატორი (ILA) AXI4-Stream Interface ბირთვით არის რეგულირებადი ლოგიკური ანალიზატორი IP, რომელიც შეიძლება გამოყენებულ იქნას დიზაინის შიდა სიგნალებისა და ინტერფეისების მონიტორინგისთვის. ILA ბირთვი მოიცავს თანამედროვე ლოგიკური ანალიზატორების ბევრ მოწინავე მახასიათებელს, მათ შორის ლოგიკური ტრიგერის განტოლებებს და კიდეზე გადასვლის ტრიგერებს. ბირთვი ასევე გთავაზობთ ინტერფეისის გამართვისა და მონიტორინგის შესაძლებლობას მეხსიერების რუკაზე AXI და AXI4-Stream-ის პროტოკოლის შემოწმებასთან ერთად. იმის გამო, რომ ILA ბირთვი სინქრონულია მონიტორინგის დიზაინთან, ყველა დიზაინის საათის შეზღუდვა, რომელიც გამოიყენება თქვენს დიზაინზე, ასევე გამოიყენება ILA ბირთვის კომპონენტებზე. დიზაინის ინტერფეისების გამართვისთვის, ILA IP უნდა დაემატოს ბლოკის დიზაინს Vivado® IP ინტეგრატორში. ანალოგიურად, AXI4/AXI4-Stream პროტოკოლის შემოწმების ვარიანტი შეიძლება ჩართული იყოს ILA IP-სთვის IP ინტეგრატორში. შემდეგ პროტოკოლის დარღვევები შეიძლება გამოჩნდეს ტალღის ფორმაში viewVivado-ს ლოგიკური ანალიზატორი.

მახასიათებლები

• მომხმარებლის მიერ შერჩეული ზონდის პორტების რაოდენობა და ზონდის სიგანე.
• მომხმარებლის მიერ შერჩეული შენახვის სამიზნეები, როგორიცაა ბლოკი RAM და UltraRAM
• მრავალი ზონდის პორტი შეიძლება გაერთიანდეს ერთ გამომწვევ მდგომარეობაში.
• მომხმარებლის მიერ შერჩეული AXI სლოტები AXI ინტერფეისების დიზაინის გამართვისთვის.
• კონფიგურირებადი პარამეტრები AXI ინტერფეისებისთვის, მათ შორის ინტერფეისის ტიპები და კვალიampსიღრმე.
• მონაცემები და გამომწვევი თვისება ზონდებისთვის.
• შედარების რაოდენობა და სიგანე თითოეული ზონდისთვის და ინდივიდუალური პორტებისთვის ინტერფეისებში.
• შეყვანის/გამოსვლის ჯვარედინი ტრიგერების ინტერფეისები.
• კონფიგურირებადი მილსადენი შეყვანის ზონდებისთვის.
• AXI4-MM და AXI4-Stream პროტოკოლის შემოწმება.

დამატებითი ინფორმაციისთვის ILA ბირთვის შესახებ იხილეთ Vivado Design Suite მომხმარებლის სახელმძღვანელო: პროგრამირება და გამართვა (UG908).

IP ფაქტები

LogiCORE™ IP ფაქტების ცხრილი
ძირითადი სპეციფიკა
მხარდაჭერილი მოწყობილობების ოჯახი1	Versal™ ACAP
მხარდაჭერილი მომხმარებლის ინტერფეისები	IEEE სტანდარტი 1149.1 – ჯTAG
უზრუნველყოფილია Core-ით
დიზაინი Files	RTL
Example დიზაინი	ვერილოგი
ტესტის სკამი	არ არის გათვალისწინებული
შეზღუდვები File	Xilinx® დიზაინის შეზღუდვები (XDC)
სიმულაციური მოდელი	არ არის გათვალისწინებული
მხარდაჭერილი S/W დრაივერი	N/A
შემოწმებული დიზაინის ნაკადები2
დიზაინის შესვლა	Vivado® Design Suite
სიმულაცია	მხარდაჭერილი სიმულატორებისთვის იხილეთ Xilinx Design Tools: Release Notes სახელმძღვანელო.
სინთეზი	ვივადო სინთეზი
მხარდაჭერა
Vivado IP-ის ცვლილების ყველა ჟურნალი	Master Vivado IP-ის ცვლილების ჟურნალები: 72775
Xilinx მხარდაჭერა web გვერდი
შენიშვნები: 1. მხარდაჭერილი მოწყობილობების სრული სიისთვის იხილეთ Vivado® IP კატალოგი. 2. ხელსაწყოების მხარდაჭერილი ვერსიებისთვის იხილეთ Xilinx Design Tools: Release Notes სახელმძღვანელო.

დასრულდაview

კონტენტზე ნავიგაცია დიზაინის პროცესით
Xilinx® დოკუმენტაცია ორგანიზებულია სტანდარტული დიზაინის პროცესების კომპლექსის გარშემო, რათა დაგეხმაროთ იპოვოთ შესაბამისი შინაარსი თქვენი ამჟამინდელი განვითარების ამოცანისთვის. ეს დოკუმენტი მოიცავს შემდეგი დიზაინის პროცესებს:

• ტექნიკის, IP და პლატფორმის შემუშავება: PL IP ბლოკების შექმნა ტექნიკის პლატფორმისთვის, PL ბირთვების შექმნა, ქვესისტემის ფუნქციონალური სიმულაცია და Vivado® დროის, რესურსების გამოყენებისა და დენის დახურვის შეფასება. ასევე მოიცავს სისტემური ინტეგრაციისთვის ტექნიკის პლატფორმის შემუშავებას. ამ დოკუმენტის თემები, რომლებიც ეხება ამ დიზაინის პროცესს, მოიცავს:
• პორტის აღწერილობები
• დაკვრა და გადატვირთვა
• ბირთვის მორგება და გენერირება

Core მეტიview
სიგნალები და ინტერფეისები FPGA დიზაინში დაკავშირებულია ILA ზონდთან და სლოტ შეყვანებთან. ეს სიგნალები და ინტერფეისები, რომლებიც მიმაგრებულია ზონდზე და სლოტზე, შესაბამისად, არის sampხელმძღვანელობს დიზაინის სიჩქარეზე და ინახება ჩიპზე ბლოკის ოპერატიული მეხსიერების გამოყენებით. სიგნალები და ინტერფეისები Versal™ ACAP დიზაინში დაკავშირებულია ILA ზონდთან და სლოტ შეყვანებთან. ეს თანდართული სიგნალები და ინტერფეისები არის სampხელმძღვანელობს დიზაინის სიჩქარეზე, ძირითადი საათის შეყვანის გამოყენებით და ინახება ჩიპზე ბლოკის RAM მეხსიერებაში. ძირითადი პარამეტრები განსაზღვრავს შემდეგს:

• ზონდების რაოდენობა (512-მდე) და ზონდის სიგანე (1-დან 1024-მდე).
• სლოტებისა და ინტერფეისის რამდენიმე ვარიანტი.
• კვალი სampსიღრმე.
• მონაცემები და/ან გამომწვევი თვისება ზონდებისთვის.
• შედარების რაოდენობა თითოეული ზონდისთვის.

ILA ბირთვთან კომუნიკაცია ხორციელდება AXI Debug Hub-ის მაგალითის გამოყენებით, რომელიც უკავშირდება კონტროლის, ინტერფეისის და დამუშავების სისტემის (CIPS) IP ბირთვს.

მას შემდეგ, რაც დიზაინი ჩაიტვირთება Versal ACAP-ში, გამოიყენეთ Vivado® ლოგიკური ანალიზატორის პროგრამული უზრუნველყოფა ILA გაზომვის ტრიგერის მოვლენის დასაყენებლად. მას შემდეგ, რაც გამომწვევი ხდება, სample ბუფერი ივსება და იტვირთება Vivado-ს ლოგიკური ანალიზატორში. Შენ შეგიძლია view ეს მონაცემები ტალღის ფორმის ფანჯრის გამოყენებით. ზონდი სample და ტრიგერის ფუნქციონირება დანერგილია პროგრამირებადი ლოგიკური რეგიონში. ჩიპზე დაბლოკეთ RAM ან UltraRAM მეხსიერება, რომელიც დაფუძნებულია თქვენს მიერ არჩეული პერსონალიზაციის დროს, რომელიც ინახავს მონაცემებს პროგრამული უზრუნველყოფის მიერ ატვირთვამდე. არ არის საჭირო მომხმარებლის შეყვანა ან გამომავალი მოვლენების გასააქტიურებლად, მონაცემების გადასაღებად ან ILA ბირთვთან კომუნიკაციისთვის. ILA ბირთვს შეუძლია ინტერფეისის დონის სიგნალების მონიტორინგი, მას შეუძლია გადასცეს ტრანზაქციის დონის ინფორმაცია, როგორიცაა AXI4 ინტერფეისების გამორჩეული ტრანზაქციები.

ILA ზონდის ტრიგერის შედარება
ზონდის თითოეული შეყვანა დაკავშირებულია ტრიგერის შესადარებელთან, რომელსაც შეუძლია შეასრულოს სხვადასხვა ოპერაციები. გაშვების დროს, შედარების დაყენება შესაძლებელია შეასრულოს = ან != შედარება. ეს მოიცავს შესატყვისი დონის ნიმუშებს, როგორიცაა X0XX101. ის ასევე მოიცავს კიდეზე გადასვლების გამოვლენას, როგორიცაა ამომავალი კიდე (R), დაცემა კიდე (F), ან ზღვარი (B), ან გადასვლის გარეშე (N). ტრიგერის შედარებას შეუძლია შეასრულოს უფრო რთული შედარებები, მათ შორის >, <, ≥ და ≤.

მნიშვნელოვანია! შედარება დაყენებულია მუშაობის დროს Vivado® ლოგიკური ანალიზატორის მეშვეობით.

ILA ტრიგერის მდგომარეობა
ტრიგერის მდგომარეობა არის ILA ზონდის ტრიგერის შემდარატორის თითოეული შედეგის ლოგიკური "AND" ან "OR" გაანგარიშების შედეგი. Vivado® ლოგიკური ანალიზატორის გამოყენებით, თქვენ ირჩევთ „AND“-ის გამოკვლევის ამოქმედებას, თუ „ან“ მათ. „AND“ პარამეტრი იწვევს ტრიგერის მოვლენას, როდესაც დაკმაყოფილებულია ILA ზონდის ყველა შედარება. „OR“ პარამეტრი იწვევს ტრიგერის მოვლენას, როდესაც ILA ზონდის რომელიმე შედარება დაკმაყოფილებულია. ტრიგერის მდგომარეობა არის ტრიგერის მოვლენა, რომელიც გამოიყენება ILA კვალის გაზომვისთვის.

აპლიკაციები

ILA ბირთვი შექმნილია გამოსაყენებლად აპლიკაციაში, რომელიც საჭიროებს შემოწმებას ან გამართვას Vivado®-ის გამოყენებით. შემდეგი სურათი გვიჩვენებს CIPS IP ბირთვის ჩაწერას და წაკითხვას AXI ბლოკის RAM კონტროლერიდან AXI ქსელის ჩიპზე (NoC). ILA ბირთვი დაკავშირებულია ინტერფეისის ქსელთან AXI NoC და AXI ბლოკის RAM კონტროლერს შორის, რათა აკონტროლოს AXI4 ტრანზაქცია ტექნიკის მენეჯერში.

ლიცენზირება და შეკვეთა
ეს Xilinx® LogiCORE™ IP მოდული უზრუნველყოფილია დამატებითი საფასურის გარეშე Xilinx Vivado® Design Suite-თან ერთად Xilinx-ის საბოლოო მომხმარებლის ლიცენზიის პირობებით.
შენიშვნა: იმის დასადასტურებლად, რომ გჭირდებათ ლიცენზია, შეამოწმეთ IP კატალოგის ლიცენზიის სვეტი. მოყვება ნიშნავს, რომ ლიცენზია შედის Vivado® Design Suite-ში; შესყიდვა ნიშნავს, რომ თქვენ უნდა შეიძინოთ ლიცენზია ბირთვის გამოსაყენებლად. ინფორმაცია სხვა Xilinx® LogiCORE™ IP მოდულების შესახებ ხელმისაწვდომია Xilinx ინტელექტუალური საკუთრების გვერდზე. სხვა Xilinx LogiCORE IP მოდულების და ხელსაწყოების ფასებისა და ხელმისაწვდომობის შესახებ ინფორმაციისთვის დაუკავშირდით თქვენს ადგილობრივ Xilinx გაყიდვების წარმომადგენელს.

პროდუქტის სპეციფიკაცია

პორტის აღწერილობები
შემდეგ ცხრილებში მოცემულია დეტალები ILA პორტებისა და პარამეტრების შესახებ.
ILA პორტები

ცხრილი 1: ILA პორტები
პორტის სახელი	I/O	აღწერა
clk	I	დიზაინის საათი, რომელიც ამოწმებს ყველა ტრიგერისა და შენახვის ლოგიკას.
ზონდი [ – 1:0]	I	ზონდის პორტის შეყვანა. ზონდის პორტის ნომერი არის 0-დან დიაპაზონში 511. ზონდის პორტის სიგანე (მითითებულია ) არის 1-დან 1024-მდე დიაპაზონში. თქვენ უნდა გამოაცხადოთ ეს პორტი ვექტორად. 1-ბიტიანი პორტისთვის გამოიყენეთ ზონდი [0:0].
trig_out	O	trig_out პორტი შეიძლება წარმოიქმნას ან ტრიგერის მდგომარეობიდან ან გარე trig_in პორტიდან. არსებობს ლოგიკური ანალიზატორიდან გაშვების დროის კონტროლი, რათა გადართოთ trigger-ის მდგომარეობასა და trig_in-ს შორის trig_out-ის ამოსაყვანად.
trig_in	I	შეყვანის ტრიგერის პორტი გამოიყენება პროცესზე დაფუძნებულ სისტემაში ჩაშენებული ჯვარედინი ტრიგერისთვის. შეიძლება დაუკავშირდეს სხვა ILA-ს კასკადური ტრიგერის შესაქმნელად.
slot_ _	I	სლოტის ინტერფეისი. ინტერფეისის ტიპი იქმნება დინამიურად სლოტზე_ _ ინტერფეისის ტიპის პარამეტრი. ინდივიდუალური პორტები ინტერფეისებში ხელმისაწვდომია ტექნიკის მენეჯერის მონიტორინგისთვის.
trig_out_ack	I	აღიარება trig_out.
trig_in_ack	O	აღიარება trig_in.
გადაყენებული	I	ILA შეყვანის ტიპი, როდესაც დაყენებულია „ინტერფეისის მონიტორზე“, ეს პორტი უნდა იყოს იგივე გადატვირთვის სიგნალი, რომელიც სინქრონულია დიზაინის ლოგიკასთან, რომელიც მიმაგრებულია Slot_-ზე. _ ILA ბირთვის პორტები.
S_AXIS	I/O	სურვილისამებრ პორტი. გამოიყენება AXI Debug Hub-ის ბირთვთან ხელით დასაკავშირებლად, როდესაც მოწინავე ოფციებში არჩეულია „AXI4- Stream Interface for Manual Connection to AXI Debug Hub“.
M_AXIS	I/O	სურვილისამებრ პორტი. გამოიყენება AXI Debug Hub-ის ბირთვთან ხელით დასაკავშირებლად, როდესაც „AXI4- Stream Interface-ის ჩართვა AXI Debug Hub-თან ხელით დასაკავშირებლად“ არჩეულია „Advanced Options“-ში.

ცხრილი 1: ILA პორტები (გაგრძელება)
პორტის სახელი	I/O	აღწერა
არესეთნ	I	სურვილისამებრ პორტი. გამოიყენება AXI Debug Hub-ის ბირთვთან ხელით დასაკავშირებლად, როდესაც „AXI4- Stream Interface-ის ჩართვა AXI Debug Hub-თან ხელით დასაკავშირებლად“ არჩეულია „Advanced Options“-ში. ეს პორტი უნდა იყოს სინქრონული AXI Debug Hub-ის გადატვირთვის პორტთან.
აკლ	I	სურვილისამებრ პორტი. გამოიყენება AXI Debug Hub-ის ბირთვთან ხელით დასაკავშირებლად, როდესაც „AXI4- Stream Interface-ის ჩართვა AXI Debug Hub-თან ხელით დასაკავშირებლად“ არჩეულია „Advanced Options“-ში. ეს პორტი უნდა იყოს სინქრონული AXI Debug Hub-ის საათის პორტთან.

ILA პარამეტრები

ცხრილი 2: ILA პარამეტრები
პარამეტრი	დასაშვებია ღირებულებები	ნაგულისხმევი მნიშვნელობები	აღწერა
კომპონენტის_სახელი	სტრიქონი A–Z, 0–9 და _ (ხაზგასმული)	ila_0	ინსტანციური კომპონენტის დასახელება.
C_NUM_OF_PROBES	1–512	1	ILA ზონდის პორტების რაოდენობა.
C_MEMORY_TYPE	0, 1	0	დაჭერილი მონაცემების შენახვის სამიზნე. 0 შეესაბამება RAM-ის ბლოკს და 1 შეესაბამება UltraRAM-ს.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	ზონდის შენახვის ბუფერის სიღრმე. ეს რიცხვი წარმოადგენს s-ის მაქსიმალურ რაოდენობასamples, რომელიც შეიძლება შენახული იყოს გაშვების დროს თითოეული ზონდის შეყვანისთვის.
C_PROBE _სიგანე	1–1024	1	ზონდის პორტის სიგანე . სად არის ზონდის პორტი, რომელსაც აქვს მნიშვნელობა 0-დან 1,023-მდე.
C_TRIGOUT_EN	მართალია/მცდარი	ცრუ	ჩართავს გამორთვის ფუნქციას. გამოიყენება პორტები trig_out და trig_out_ack.
C_TRIGIN_EN	მართალია/მცდარი	ცრუ	ჩართავს ფუნქციონირებას. გამოიყენება პორტები trig_in და trig_in_ack.
C_INPUT_PIPE_STAGES	0–6	0	დაამატეთ დამატებითი ფლოპები ზონდის პორტებს. ერთი პარამეტრი ვრცელდება ზონდის ყველა პორტზე.
ALL_PROBE_SAME_MU	მართალია/მცდარი	მართალი	ეს აიძულებს იგივე შედარების მნიშვნელობის ერთეულებს (შემთხვევის ერთეულებს) ყველა ზონდს.
C_PROBE _MU_CNT	1–16	1	შედარების მნიშვნელობის (შესაბამისი) ერთეულების რაოდენობა თითო ზონდზე. ეს მოქმედებს მხოლოდ იმ შემთხვევაში, თუ ALL_PROBE_SAME_MU არის FALSE.
C_PROBE _TYPE	DATA და TRIGGER, TRIGGER, DATA	DATA და TRIGGER	არჩეული ზონდის ასარჩევად ტრიგერის მდგომარეობის დასაზუსტებლად ან მონაცემთა შენახვის მიზნით ან ორივესთვის.
C_ADV_TRIGGER	მართალია/მცდარი	ცრუ	რთავს წინასწარ ტრიგერის ვარიანტს. ეს ჩართავს ტრიგერის მდგომარეობის მანქანას და შეგიძლიათ დაწეროთ თქვენი საკუთარი ტრიგერის თანმიმდევრობა Vivado Logic Analyzer-ში.

ცხრილი 2: ILA პარამეტრები (გაგრძელება)
პარამეტრი	დასაშვებია ღირებულებები	ნაგულისხმევი მნიშვნელობები	აღწერა
C_NUM_MONITOR_SLOTS	1-11 წწ	1	ინტერფეისის სლოტების რაოდენობა.
შენიშვნები: 1. შედარების მნიშვნელობის (შემთხვევის) ერთეულების მაქსიმალური რაოდენობა შეზღუდულია 1,024-ით. ძირითადი ტრიგერისთვის (C_ADV_TRIGGER = FALSE), თითოეულ ზონდს აქვს ერთი შედარების მნიშვნელობის ერთეული (როგორც წინა ვერსიაში). მაგრამ წინასწარი ტრიგერის ვარიანტისთვის (C_ADV_TRIGGER = TRUE), ეს ნიშნავს, რომ ცალკეულ ზონდებს მაინც შეუძლიათ შეადაროთ მნიშვნელობების ერთეულების რაოდენობა ერთიდან ოთხამდე. მაგრამ ყველა შედარებითი ღირებულების ერთეული არ უნდა აღემატებოდეს 1,024-ს. ეს ნიშნავს, რომ თუ თქვენ გჭირდებათ ოთხი შედარება ერთეული თითო ზონდზე, მაშინ უფლება გაქვთ გამოიყენოთ მხოლოდ 256 ზონდი.

დიზაინი Core-ით

ეს განყოფილება შეიცავს სახელმძღვანელო მითითებებს და დამატებით ინფორმაციას, რათა ხელი შეუწყოს ძირითადი დიზაინის შექმნას.

დათქმა
clk შეყვანის პორტი არის საათი, რომელსაც იყენებს ILA ბირთვი ზონდის მნიშვნელობების დასარეგისტრირებლად. საუკეთესო შედეგისთვის, ეს უნდა იყოს იგივე საათის სიგნალი, რომელიც სინქრონულია დიზაინის ლოგიკასთან, რომელიც მიმაგრებულია ILA ბირთვის ზონდის პორტებზე. AXI Debug Hub-თან ხელით დაკავშირებისას, aclk სიგნალი უნდა იყოს სინქრონული AXI Debug Hub საათის შეყვანის პორტთან.

გადატვირთვა
როდესაც თქვენ დააყენებთ ILA შეყვანის ტიპს ინტერფეისის მონიტორზე, გადატვირთვის პორტი უნდა იყოს იგივე გადატვირთვის სიგნალი, რომელიც სინქრონულია დიზაინის ლოგიკასთან, რომლის ინტერფეისი მიმაგრებულია.
slot_ _ ILA ბირთვის პორტი. AXI Debug Hub ბირთვთან ხელით დასაკავშირებლად, წინამდებარე პორტი უნდა იყოს სინქრონული AXI Debug Hub ბირთვის გადატვირთვის პორტთან.

დიზაინის ნაკადის ნაბიჯები
ეს განყოფილება აღწერს ბირთვის მორგებას და გენერირებას, ბირთვის შეზღუდვას და სიმულაციის, სინთეზისა და განხორციელების ნაბიჯებს, რომლებიც სპეციფიკურია ამ IP ბირთვისთვის. უფრო დეტალური ინფორმაცია სტანდარტული Vivado® დიზაინის ნაკადებისა და IP ინტეგრატორის შესახებ შეგიძლიათ იხილოთ შემდეგ Vivado Design Suite-ის მომხმარებლის სახელმძღვანელოში:

• Vivado Design Suite მომხმარებლის სახელმძღვანელო: IP ქვესისტემების დიზაინი IP ინტეგრატორის გამოყენებით (UG994)
• Vivado Design Suite მომხმარებლის სახელმძღვანელო: დიზაინი IP-ით (UG896)
• Vivado Design Suite მომხმარებლის სახელმძღვანელო: დაწყება (UG910)
• Vivado Design Suite მომხმარებლის სახელმძღვანელო: ლოგიკური სიმულაცია (UG900)

ბირთვის მორგება და გენერირება

ეს განყოფილება შეიცავს ინფორმაციას Xilinx® ინსტრუმენტების გამოყენების შესახებ Vivado® Design Suite-ის ბირთვის მოსაწყობად და გენერირებისთვის. თუ თქვენ ახდენთ ბირთვის მორგებას და გენერირებას Vivado IP ინტეგრატორში, იხილეთ Vivado Design Suite მომხმარებლის სახელმძღვანელო: IP ქვესისტემების დიზაინი IP ინტეგრატორის გამოყენებით (UG994) დეტალური ინფორმაციისთვის. IP ინტეგრატორს შეუძლია ავტომატურად გამოთვალოს გარკვეული კონფიგურაციის მნიშვნელობები დიზაინის დადასტურებისას ან გენერირებისას. იმის შესამოწმებლად, იცვლება თუ არა მნიშვნელობები, იხილეთ პარამეტრის აღწერა ამ თავში. რომ view პარამეტრის მნიშვნელობა, გაუშვით validate_bd_design ბრძანება Tcl კონსოლში. თქვენ შეგიძლიათ დააკონფიგურიროთ IP თქვენს დიზაინში გამოსაყენებლად IP ბირთვთან დაკავშირებული სხვადასხვა პარამეტრების მნიშვნელობების მითითებით შემდეგი ნაბიჯების გამოყენებით:

1.  აირჩიეთ IP IP კატალოგიდან.
2.  ორჯერ დააწკაპუნეთ არჩეულ IP-ზე ან აირჩიეთ ბრძანება Customize IP ინსტრუმენტთა ზოლიდან ან მარჯვენა ღილაკით დააწკაპუნეთ მენიუზე.

დეტალებისთვის იხილეთ Vivado Design Suite მომხმარებლის სახელმძღვანელო: დიზაინი IP-ით (UG896) და Vivado Design Suite მომხმარებლის სახელმძღვანელო: დაწყება (UG910). ამ თავში მოცემული ფიგურები Vivado IDE-ის ილუსტრაციებია. აქ გამოსახული განლაგება შეიძლება განსხვავდებოდეს მიმდინარე ვერსიისგან.

ბირთვზე წვდომისთვის, შეასრულეთ შემდეგი:

1.  გახსენით პროექტი არჩევით File შემდეგ გახსენით პროექტი ან შექმენით ახალი პროექტი არჩევით File შემდეგ ახალი პროექტი ვივადოში.
2.  გახსენით IP კატალოგი და გადადით რომელიმე ტაქსონომიაში.
3. ორჯერ დააწკაპუნეთ ILA-ზე, რათა გამოიტანოთ ძირითადი სახელი Vivado IDE.

ზოგადი პარამეტრების პანელი
შემდეგი სურათი გვიჩვენებს ზოგადი პარამეტრების ჩანართს მშობლიურ პარამეტრში, რომელიც საშუალებას გაძლევთ მიუთითოთ პარამეტრები:

შემდეგი სურათი გვიჩვენებს ზოგადი პარამეტრების ჩანართს AXI პარამეტრში, რომელიც საშუალებას გაძლევთ მიუთითოთ პარამეტრები:

• კომპონენტის სახელი: გამოიყენეთ ეს ტექსტური ველი ILA ბირთვისთვის უნიკალური მოდულის სახელის მისაწოდებლად.
• ILA შეყვანის ტიპი: ეს პარამეტრი განსაზღვრავს, თუ რომელი ტიპის ინტერფეისის ან სიგნალის ILA უნდა იყოს გამართული. ამჟამად, ამ პარამეტრის მნიშვნელობებია „Native Probes“, „Interface Monitor“ და „Mixed“.
• ზონდების რაოდენობა: გამოიყენეთ ეს ტექსტური ველი ILA ბირთვზე ზონდის პორტების რაოდენობის შესარჩევად. Vivado® IDE-ში გამოყენებული მოქმედი დიაპაზონი არის 1-დან 64-მდე. თუ გჭირდებათ 64-ზე მეტი ზონდის პორტი, უნდა გამოიყენოთ Tcl ბრძანების ნაკადი ILA ბირთვის გენერირებისთვის.
• ინტერფეისის სლოტების რაოდენობა (ხელმისაწვდომია მხოლოდ ინტერფეისის მონიტორის ტიპში და შერეულ ტიპში): ეს პარამეტრი საშუალებას გაძლევთ აირჩიოთ AXI ინტერფეისის სლოტების რაოდენობა, რომლებიც უნდა იყოს დაკავშირებული ILA-სთან.
• შედარების ერთი და იგივე რაოდენობა ყველა ზონდის პორტისთვის: თითო ზონდზე შედარების რაოდენობა შეიძლება კონფიგურირებული იყოს ამ პანელზე. ყველა ზონდისთვის ერთი და იგივე რაოდენობის შედარების ჩართვა შესაძლებელია არჩევით.

ზონდის პორტის პანელები
შემდეგი სურათი გვიჩვენებს Probe Ports ჩანართი, რომელიც საშუალებას გაძლევთ მიუთითოთ პარამეტრები:

• ზონდის პორტის პანელი: თითოეული ზონდის პორტის სიგანის კონფიგურაცია შესაძლებელია Probe Port Panels-ში. თითოეულ Probe Port Panel-ს აქვს შვიდამდე პორტი.
• ზონდის სიგანე: შეიძლება აღინიშნოს თითოეული ზონდის პორტის სიგანე. მოქმედი დიაპაზონი არის 1-დან 1024-მდე.
• შედარების რაოდენობა: ეს პარამეტრი ჩართულია მხოლოდ მაშინ, როდესაც გამორთულია პარამეტრი „შედარებების იგივე რაოდენობა ყველა ზონდის პორტისთვის“. შეიძლება დაყენდეს შედარება თითოეული ზონდისთვის 1-დან 16-მდე დიაპაზონში.
• მონაცემები და/ან ტრიგერი: ზონდის ტიპი თითოეული ზონდისთვის შეიძლება დაყენდეს ამ პარამეტრის გამოყენებით. სწორი ვარიანტებია DATA_and_TRIGGER, DATA და TRIGGER.
• შედარების პარამეტრები: ოპერაციის ტიპი ან შედარება თითოეული ზონდისთვის შეიძლება დაყენდეს ამ პარამეტრის გამოყენებით.

ინტერფეისის პარამეტრები
შემდეგი ფიგურა გვიჩვენებს ინტერფეისის ოფციების ჩანართს, როდესაც ინტერფეისის მონიტორი ან შერეული ტიპი არჩეულია ILA შეყვანის ტიპისთვის:

• ინტერფეისის ტიპი: გამყიდველი, ბიბლიოთეკა, სახელი და ვერსია (VLNV) ინტერფეისის, რომელსაც აკონტროლებს ILA ბირთვი.
• AXI-MM ID Width: ირჩევს AXI ინტერფეისის ID სიგანეს, როდესაც slot_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI-MM მონაცემთა სიგანე: ირჩევს პარამეტრებს, რომლებიც შეესაბამება slot_ირჩევს AXI ინტერფეისის მონაცემთა სიგანეს, როდესაც slot_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI-MM მისამართის სიგანე: ირჩევს AXI ინტერფეისის მისამართის სიგანეს, როდესაც slot_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI-MM/Stream Protocol Checker-ის ჩართვა: ჩართავს AXI4-MM ან AXI4-Stream პროტოკოლის შემოწმებას სლოტისთვის როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM ან AXI4-Stream, სადაც არის სლოტის ნომერი.
• ჩართეთ ტრანზაქციის თვალთვალის მრიცხველები: რთავს AXI4-MM ტრანზაქციის თვალთვალის შესაძლებლობას.
• ამოუწურავი წაკითხული ტრანზაქციების რაოდენობა: განსაზღვრავს ამოუწურავი წაკითხული ტრანზაქციების რაოდენობას ID-ზე. მნიშვნელობა უნდა იყოს ტოლი ან მეტი, ვიდრე ამ კავშირისთვის გამოჩენილი წაკითხვის ტრანზაქციების რაოდენობა.
• ამოუწურავი ჩაწერის ტრანზაქციების რაოდენობა: განსაზღვრავს ჩაწერის ტრანზაქციების რაოდენობას ID-ზე. მნიშვნელობა უნდა იყოს ტოლი ან მეტი, ვიდრე ამ კავშირისთვის გამოჩენილი Write ტრანზაქციის რაოდენობა.
• APC სტატუსის სიგნალების მონიტორინგი: ჩართეთ APC სტატუსის სიგნალების მონიტორინგი სლოტისთვის როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI წაკითხული მისამართის არხის კონფიგურაცია მონაცემთა სახით: აირჩიეთ წაკითხული მისამართების არხის სიგნალები სლოტისთვის მონაცემთა შენახვის მიზნით როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI წაკითხვის მისამართის არხის ტრიგერად კონფიგურაცია: აირჩიეთ წაკითხული მისამართების არხის სიგნალები სლოტის ტრიგერის მდგომარეობის დასადგენად როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI წაკითხული მონაცემთა არხის კონფიგურაცია, როგორც მონაცემები: აირჩიეთ წაკითხული მონაცემთა არხის სიგნალები სლოტისთვის მონაცემთა შენახვის მიზნებისთვის როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI წაკითხული მონაცემების არხის კონფიგურაცია ტრიგერად: აირჩიეთ წაკითხული მონაცემების არხის სიგნალები სლოტის ტრიგერის პირობების დასაზუსტებლად როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI ჩაწერის მისამართის არხის მონაცემების კონფიგურაცია: აირჩიეთ ჩაწერის მისამართების არხის სიგნალები სლოტისთვის მონაცემთა შენახვის მიზნით როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI ჩაწერის მისამართის არხის კონფიგურაცია ტრიგერად: აირჩიეთ ჩაწერის მისამართის არხის სიგნალები სლოტის ტრიგერის პირობების დასაზუსტებლად როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI ჩაწერის მონაცემთა არხის კონფიგურაცია, როგორც მონაცემები: აირჩიეთ ჩაწერის მონაცემთა არხის სიგნალები სლოტისთვის მონაცემთა შენახვის მიზნით როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI ჩაწერის მონაცემთა არხის კონფიგურაცია ტრიგერად: აირჩიეთ ჩაწერის მონაცემთა არხის სიგნალები სლოტის ტრიგერის მდგომარეობის დასადგენად როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI ჩაწერის პასუხის არხის კონფიგურაცია, როგორც მონაცემები: აირჩიეთ ჩაწერის საპასუხო არხის სიგნალები მონაცემთა შენახვის მიზნებისთვის სლოტზე როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI ჩაწერის პასუხის არხის კონფიგურაცია ტრიგერად: აირჩიეთ ჩაწერის საპასუხო არხის სიგნალები სლოტის ტრიგერის მდგომარეობის დასაზუსტებლად როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-MM, სადაც არის სლოტის ნომერი.
• AXI-Stream Tdata Width: ირჩევს AXI-Stream ინტერფეისის Tdata სიგანეს, როდესაც slot_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-Stream, სადაც არის სლოტის ნომერი.
• AXI-Stream TID Width: ირჩევს AXI-Stream ინტერფეისის TID სიგანეს, როდესაც slot_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-Stream, სადაც არის სლოტის ნომერი.
• AXI-Stream TUSER Width: ირჩევს AXI-Stream ინტერფეისის TUSER სიგანეს, როდესაც slot_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-Stream, სადაც არის სლოტის ნომერი.
• AXI-Stream TDEST Width: ირჩევს AXI-Stream ინტერფეისის TDEST სიგანეს, როდესაც slot_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-Stream, სადაც არის სლოტის ნომერი.
• კონფიგურაცია AXIS Signals როგორც მონაცემები: აირჩიეთ AXI4-Stream სიგნალები მონაცემთა შენახვის მიზნით სლოტისთვის
  როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია, როგორც AXI-Stream, სადაც არის სლოტის ნომერი.
• AXIS სიგნალების კონფიგურაცია ტრიგერად: აირჩიეთ AXI4-Stream სიგნალები სლოტის ტრიგერის მდგომარეობის დასაზუსტებლად როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია როგორც AXI-Stream, სადაც არის სლოტის ნომერი.
• სლოტის კონფიგურაცია, როგორც მონაცემთა და/ან ტრიგერი: ირჩევს არა-AXI სლოტის სიგნალებს ტრიგერის მდგომარეობის დასაზუსტებლად ან მონაცემთა შენახვის მიზნით ან ორივესთვის სლოტისთვის როდესაც სლოტი_ ინტერფეისის ტიპი კონფიგურირებულია, როგორც არა-AXI, სადაც არის სლოტის ნომერი.

შენახვის პარამეტრები
შემდეგი სურათი გვიჩვენებს შენახვის პარამეტრების ჩანართს, რომელიც საშუალებას გაძლევთ აირჩიოთ შენახვის სამიზნე ტიპი და გამოყენებული მეხსიერების სიღრმე:

• Storage Target: ეს პარამეტრი გამოიყენება ჩამოსაშლელი მენიუდან შენახვის სამიზნის ტიპის შესარჩევად.
• მონაცემთა სიღრმე: ეს პარამეტრი გამოიყენება შესაფერისი s-ის შესარჩევადampსიღრმე ჩამოსაშლელი მენიუდან.

გაფართოებული პარამეტრები
შემდეგი სურათი გვიჩვენებს გაფართოებული პარამეტრების ჩანართს:

• AXI4-Stream ინტერფეისის ჩართვა AXI Debug Hub-თან ხელით დასაკავშირებლად: როდესაც ჩართულია, ეს პარამეტრი აძლევს AXIS ინტერფეისს IP-სთვის AXI Debug Hub-თან დასაკავშირებლად.
• Trigger Input Interface-ის ჩართვა: მონიშნეთ ეს პარამეტრი არჩევითი ტრიგერის შეყვანის პორტის ჩასართავად.
• Trigger Output Interface-ის ჩართვა: მონიშნეთ ეს პარამეტრი არჩევითი ტრიგერის გამომავალი პორტის ჩასართავად.
• შეყვანის მილი Stages: აირჩიეთ რეგისტრების რაოდენობა, რომელთა დამატება გსურთ გამოძიებისთვის, განხორციელების შედეგების გასაუმჯობესებლად. ეს პარამეტრი ვრცელდება ყველა ზონდზე.
• გაფართოებული ტრიგერი: მონიშნეთ, რომ ჩართოთ მანქანებზე დაფუძნებული ტრიგერების თანმიმდევრობა.

გამომავალი გენერაცია
დეტალებისთვის იხილეთ Vivado Design Suite მომხმარებლის სახელმძღვანელო: დიზაინი IP-ით (UG896).

ბირთვის შეზღუდვა

საჭირო შეზღუდვები
ILA ბირთვი მოიცავს XDC-ს file რომელიც შეიცავს ცრუ ბილიკის შესაბამის შეზღუდვებს, რათა თავიდან აიცილოს საათის დომენის გადაკვეთის სინქრონიზაციის გზების ზედმეტად შეზღუდვა. ასევე მოსალოდნელია, რომ ILA ბირთვის clk შეყვანის პორტთან დაკავშირებული საათის სიგნალი სათანადოდ არის შეზღუდული თქვენს დიზაინში.

მოწყობილობის, პაკეტის და სიჩქარის კლასის არჩევანი
ეს განყოფილება არ გამოიყენება ამ IP ბირთვისთვის.

• საათის სიხშირეები
  ეს განყოფილება არ გამოიყენება ამ IP ბირთვისთვის.
• საათის მენეჯმენტი
  ეს განყოფილება არ გამოიყენება ამ IP ბირთვისთვის.
• საათის განთავსება
  ეს განყოფილება არ გამოიყენება ამ IP ბირთვისთვის.
• საბანკო საქმე
  ეს განყოფილება არ გამოიყენება ამ IP ბირთვისთვის.
• გადამცემის განთავსება
  ეს განყოფილება არ გამოიყენება ამ IP ბირთვისთვის.
• I/O სტანდარტი და განთავსება
  ეს განყოფილება არ გამოიყენება ამ IP ბირთვისთვის.

სიმულაცია

Vivado® სიმულაციის კომპონენტების შესახებ ამომწურავი ინფორმაციისთვის, ისევე როგორც მესამე მხარის მხარდაჭერილი ხელსაწყოების გამოყენების შესახებ ინფორმაციისთვის იხილეთ Vivado Design Suite მომხმარებლის სახელმძღვანელო: ლოგიკური სიმულაცია (UG900).

სინთეზი და განხორციელება
სინთეზისა და განხორციელების შესახებ დეტალებისთვის იხილეთ Vivado Design Suite მომხმარებლის სახელმძღვანელო: დიზაინი IP-ით (UG896).

გამართვა

ეს დანართი შეიცავს დეტალებს Xilinx® მხარდაჭერაზე არსებული რესურსების შესახებ webსაიტი და გამართვის ინსტრუმენტები. თუ IP მოითხოვს ლიცენზიის გასაღებს, გასაღები უნდა გადამოწმდეს. Vivado® დიზაინის ხელსაწყოებს აქვს რამდენიმე სალიცენზიო საგუშაგო ნაკადის მეშვეობით ლიცენზირებული IP-ს გასატარებლად. თუ ლიცენზიის შემოწმება წარმატებით დასრულდა, IP-ს შეუძლია გააგრძელოს გენერაცია. წინააღმდეგ შემთხვევაში, თაობა შეცდომით ჩერდება. ლიცენზიის გამშვები პუნქტები ხორციელდება შემდეგი ინსტრუმენტებით:

• ვივადო სინთეზი
• Vivado Implementation
• write_bitstream (Tcl ბრძანება)

მნიშვნელოვანია! IP ლიცენზიის დონე იგნორირებულია საგუშაგოებზე. ტესტი ადასტურებს მოქმედი ლიცენზიის არსებობას. ის არ ამოწმებს IP ლიცენზიის დონეს.

დახმარების აღმოჩენა Xilinx.com-ზე

დასახმარებლად დიზაინისა და გამართვის პროცესში ბირთვის გამოყენებისას, Xilinx მხარდაჭერა web გვერდი შეიცავს ძირითად რესურსებს, როგორიცაა პროდუქტის დოკუმენტაცია, გამოშვების შენიშვნები, პასუხების ჩანაწერები, ინფორმაცია ცნობილი საკითხების შესახებ და ბმულები პროდუქტის შემდგომი მხარდაჭერის მისაღებად. Xilinx Community Forums ასევე ხელმისაწვდომია, სადაც წევრებს შეუძლიათ ისწავლონ, მიიღონ მონაწილეობა, გაუზიარონ და დაუსვან შეკითხვები Xilinx-ის გადაწყვეტილებების შესახებ.

დოკუმენტაცია
პროდუქტის ეს სახელმძღვანელო არის ძირითადი დოკუმენტი, რომელიც დაკავშირებულია ბირთვთან. ეს სახელმძღვანელო, ყველა პროდუქტთან დაკავშირებულ დოკუმენტაციასთან ერთად, რომელიც ეხმარება დიზაინის პროცესს, შეგიძლიათ იხილოთ Xilinx Support-ში. web გვერდზე ან Xilinx® დოკუმენტაციის ნავიგატორის გამოყენებით. ჩამოტვირთეთ Xilinx Documentation Navigator ჩამოტვირთვების გვერდიდან. დამატებითი ინფორმაციისთვის ამ ხელსაწყოსა და ხელმისაწვდომი ფუნქციების შესახებ, გახსენით ონლაინ დახმარება ინსტალაციის შემდეგ.

პასუხების ჩანაწერები
პასუხების ჩანაწერები შეიცავს ინფორმაციას ხშირად წარმოქმნილი პრობლემების შესახებ, სასარგებლო ინფორმაციას ამ პრობლემების გადაჭრის შესახებ და Xilinx-ის პროდუქტთან დაკავშირებული ნებისმიერი ცნობილი პრობლემის შესახებ. პასუხების ჩანაწერები იქმნება და ინახება ყოველდღიურად, რათა მომხმარებლებს ჰქონდეთ წვდომა ყველაზე ზუსტ ინფორმაციაზე. პასუხის ჩანაწერები ამ ბირთვისთვის შეიძლება განთავსდეს საძიებო მხარდაჭერის ველის გამოყენებით Xilinx-ის მთავარ მხარდაჭერაზე web გვერდი. თქვენი ძიების შედეგების მაქსიმიზაციისთვის გამოიყენეთ საკვანძო სიტყვები, როგორიცაა:

• პროდუქტის დასახელება
• ხელსაწყოს შეტყობინება(ებ)ი
• წარმოქმნილი საკითხის შეჯამება

ფილტრის ძებნა ხელმისაწვდომია შედეგების დაბრუნების შემდეგ, შედეგების შემდგომი მიზნებისთვის.

ტექნიკური მხარდაჭერა
Xilinx უზრუნველყოფს ტექნიკურ მხარდაჭერას Xilinx საზოგადოების ფორუმებზე ამ LogiCORE™ IP პროდუქტისთვის, როდესაც გამოიყენება როგორც აღწერილია პროდუქტის დოკუმენტაციაში. Xilinx არ იძლევა გარანტიას დროის, ფუნქციონირების ან მხარდაჭერის შესახებ, თუ თქვენ გააკეთებთ რომელიმე შემდეგს:

• გადაწყვეტის დანერგვა მოწყობილობებში, რომლებიც არ არის განსაზღვრული დოკუმენტაციაში.
• გადაწყვეტის მორგება პროდუქტის დოკუმენტაციაში დაშვებულის მიღმა.
• შეცვალეთ დიზაინის ნებისმიერი განყოფილება წარწერით DO NOT MODIFY.

კითხვების დასმისთვის გადადით Xilinx-ის საზოგადოების ფორუმებზე.

დამატებითი რესურსები და სამართლებრივი შენიშვნები

Xilinx რესურსები
მხარდაჭერის რესურსებისთვის, როგორიცაა პასუხები, დოკუმენტაცია, ჩამოტვირთვები და ფორუმები, იხილეთ Xilinx Support.

დოკუმენტაციის ნავიგატორი და დიზაინის ჰაბები
Xilinx® Documentation Navigator (DocNav) უზრუნველყოფს წვდომას Xilinx დოკუმენტებზე, ვიდეოებსა და დამხმარე რესურსებზე, რომლებიც შეგიძლიათ გაფილტროთ და მოძებნოთ ინფორმაციის მოსაძებნად. DocNav-ის გასახსნელად:

• • Vivado® IDE-დან აირჩიეთ დახმარება → დოკუმენტაცია და სახელმძღვანელოები.
  • Windows-ზე აირჩიეთ დაწყება → ყველა პროგრამა → Xilinx Design Tools → DocNav.
  • Linux-ის ბრძანების სტრიქონში შეიყვანეთ docnav.

Xilinx Design Hubs გთავაზობთ ბმულებს დიზაინის ამოცანებისა და სხვა თემების მიხედვით ორგანიზებულ დოკუმენტაციასთან, რომელიც შეგიძლიათ გამოიყენოთ ძირითადი ცნებების შესასწავლად და ხშირად დასმული კითხვების დასადგენად. დიზაინის ჰაბებზე წვდომისთვის:

• DocNav-ში დააწკაპუნეთ დიზაინის ჰაბებზე View ჩანართი.
• Xilinx-ზე webსაიტი, იხილეთ დიზაინი ჰაბების გვერდი.

შენიშვნა: დამატებითი ინფორმაციისთვის DocNav-ზე იხილეთ დოკუმენტაციის ნავიგატორის გვერდი Xilinx-ზე webსაიტი.

ცნობები
ეს დოკუმენტები შეიცავს დამატებით მასალას, რომელიც სასარგებლოა ამ სახელმძღვანელოსთან ერთად:

1.  Vivado Design Suite მომხმარებლის სახელმძღვანელო: პროგრამირება და გამართვა (UG908)
2. Vivado Design Suite მომხმარებლის სახელმძღვანელო: დიზაინი IP-ით (UG896)
3. Vivado Design Suite მომხმარებლის სახელმძღვანელო: IP ქვესისტემების დიზაინი IP ინტეგრატორის გამოყენებით (UG994)
4. Vivado Design Suite მომხმარებლის სახელმძღვანელო: დაწყება (UG910)
5. Vivado Design Suite მომხმარებლის სახელმძღვანელო: ლოგიკური სიმულაცია (UG900)
6. Vivado Design Suite მომხმარებლის სახელმძღვანელო: დანერგვა (UG904)
7. ISE to Vivado Design Suite მიგრაციის სახელმძღვანელო (UG911)
8. AXI Protocol Checker LogiCORE IP პროდუქტის სახელმძღვანელო (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP პროდუქტის სახელმძღვანელო (PG145)

გადასინჯვის ისტორია
შემდეგი ცხრილი გვიჩვენებს ამ დოკუმენტის შესწორების ისტორიას.

განყოფილება	რევიზიის რეზიუმე
11/23/2020 ვერსია 1.1
თავდაპირველი გამოშვება.	N/A

გთხოვთ წაიკითხოთ: მნიშვნელოვანი იურიდიული შენიშვნები
აქ მოცემული ინფორმაცია („მასალები“) მოწოდებულია მხოლოდ Xilinx-ის პროდუქტების შერჩევისა და გამოყენებისთვის. მოქმედი კანონმდებლობით ნებადართული მაქსიმალური ზომით: (1) მასალები ხელმისაწვდომია „როგორც არის“ და ყველა ხარვეზით, Xilinx უარს აცხადებს ყველა გარანტიაზე და პირობაზე, გამოხატულ, ნაგულისხმევი ან კანონიერი, მათ შორის, მაგრამ არა შეზღუდული გარანტიით, გარანტიით. -დარღვევა, ან რაიმე კონკრეტული მიზნისთვის ვარგისიანობა; და (2) Xilinx არ იქნება პასუხისმგებელი (კონტრაქტით ან დელიქტურით, მათ შორის გაუფრთხილებლობით, ან პასუხისმგებლობის ნებისმიერი სხვა თეორიით) ნებისმიერი სახის ან ბუნების დანაკარგის ან ზიანისთვის, რომელიც დაკავშირებულია, წარმოშობილთან ან მასთან დაკავშირებულ მასალებთან. (მათ შორის, თქვენ მიერ მასალების გამოყენება), მათ შორის ნებისმიერი პირდაპირი, არაპირდაპირი, სპეციალური, შემთხვევითი ან თანმიმდევრული ზარალის ან დაზიანებისთვის (მათ შორის მონაცემთა დაკარგვა, მოგება, გუდვილი, ან ნებისმიერი სახის ზარალი ან ზიანი, რომელიც განიცადა ნებისმიერი ქმედების შედეგად. მესამე მხარის მიერ) მაშინაც კი, თუ ასეთი დაზიანება ან ზარალი გონივრულად განჭვრეტადი იყო ან Xilinx-ს აცნობეს ამის შესაძლებლობის შესახებ.

Xilinx არ იღებს ვალდებულებას გამოასწოროს მასალებში შემავალი შეცდომები ან შეგატყობინოთ მასალების ან პროდუქტის სპეციფიკაციების განახლებების შესახებ. თქვენ არ შეგიძლიათ მასალების რეპროდუცირება, შეცვლა, გავრცელება ან საჯაროდ ჩვენება წინასწარი წერილობითი თანხმობის გარეშე. ზოგიერთი პროდუქტი ექვემდებარება Xilinx-ის შეზღუდული გარანტიის პირობებს, გთხოვთ, გაეცნოთ Xilinx-ის გაყიდვის პირობებს, რომელიც შეიძლება იყოს viewed at https://www.xilinx.com/legal.htm#tos; IP ბირთვები შეიძლება დაექვემდებაროს გარანტიას და მხარდაჭერის პირობებს, რომლებიც შეიცავს Xilinx-ის მიერ თქვენთვის გაცემულ ლიცენზიას. Xilinx-ის პროდუქტები არ არის შექმნილი ან გამიზნული იმისთვის, რომ იყოს უშეცდომოდ ან გამოსაყენებლად ნებისმიერ აპლიკაციაში, რომელიც მოითხოვს უვნებლად უსაფრთხო შესრულებას; თქვენ იღებთ ერთპიროვნულ რისკს და პასუხისმგებლობას Xilinx-ის პროდუქტების გამოყენებასთან დაკავშირებით ასეთ კრიტიკულ პროგრამებში, გთხოვთ, იხილოთ Xilinx-ის გაყიდვის პირობები, რომელიც შეიძლება იყოს viewed at https://www.xilinx.com/legal.htm#tos.
ეს დოკუმენტი შეიცავს წინასწარ ინფორმაციას და შეიძლება შეიცვალოს გაფრთხილების გარეშე. აქ მოწოდებული ინფორმაცია ეხება პროდუქტებს და/ან სერვისებს, რომლებიც ჯერ არ არის გასაყიდად ხელმისაწვდომი და მოწოდებულია მხოლოდ საინფორმაციო მიზნებისთვის და არ არის გამიზნული ან განიხილება, როგორც გაყიდვის შეთავაზება ან მოხსენიებული პროდუქტებისა და/ან სერვისების კომერციალიზაციის მცდელობა. აქვე.

საავტომობილო აპლიკაციების უარყოფა
საავტომობილო პროდუქტები (იდენტიფიცირებული, როგორც "XA" ნაწილის ნომერში) არ არის გარანტირებული აირბალიშების გამოყენებისას ან იმ აპლიკაციებში გამოსაყენებლად, რომლებიც გავლენას ახდენენ ავტომობილის კონტროლზე ("უსაფრთხოების დაცვის უსაფრთხოების დაცვაზე") ISO 26262 ავტომობილის უსაფრთხოების სტანდარტით („უსაფრთხოების დიზაინი“). მომხმარებლებმა ნებისმიერი სისტემის გამოყენებამდე ან გავრცელებამდე, რომელიც შეიცავს პროდუქტებს, საფუძვლიანად უნდა გამოსცადონ ასეთი სისტემები უსაფრთხოების მიზნებისთვის. პროდუქტების გამოყენება უსაფრთხოების აპლიკაციაში უსაფრთხოების დიზაინის გარეშე სრულად ექვემდებარება კლიენტის რისკს, ექვემდებარება მხოლოდ მოქმედ კანონებსა და რეგულაციებს, რომლებიც არეგულირებენ პროდუქტის პასუხისმგებლობის შეზღუდვებს.
საავტორო უფლება Xilinx, Inc. ყველა სხვა სავაჭრო ნიშანი მათი შესაბამისი მფლობელების საკუთრებაა. PG2020 (v357) 1.1 წლის 23 ნოემბერი, ILA AXI2020-Stream Interface v4-ით
ჩამოტვირთეთ PDF: Xilinx AXI4-Stream ინტეგრირებული ლოგიკური ანალიზატორის სახელმძღვანელო

ცნობები

• მომხმარებლის სახელმძღვანელო