Xilinx AXI4-Stream нэгдсэн логик анализаторын гарын авлага

Танилцуулга

AXI4-Stream интерфэйсийн цөмтэй нэгдсэн логик анализатор (ILA) нь дизайны дотоод дохио болон интерфэйсийг хянахад ашиглаж болох, тохируулах боломжтой логик анализатор IP юм. ILA цөм нь орчин үеийн логик анализаторуудын олон дэвшилтэт боломжуудыг агуулдаг бөгөөд үүнд логикийн триггер тэгшитгэл, захын шилжилтийн триггер орно. Гол нь санах ойн зураглалтай AXI болон AXI4-Stream-ийн протоколыг шалгахын зэрэгцээ интерфейсийн дибаг хийх, хянах боломжийг санал болгодог. ILA цөм нь хянагдаж буй дизайнтай синхрон байдаг тул таны дизайнд хамаарах бүх загварын цагийн хязгаарлалтыг ILA цөмийн бүрэлдэхүүн хэсгүүдэд мөн хэрэглэнэ. Дизайн доторх интерфейсийг дибаг хийхийн тулд Vivado® IP интегратор дахь блок дизайнд ILA IP-г нэмэх шаардлагатай. Үүний нэгэн адил IP интегратор дахь ILA IP-д AXI4/AXI4-Stream протокол шалгах сонголтыг идэвхжүүлж болно. Дараа нь протоколын зөрчлийг долгионы хэлбэрээр харуулах боломжтой viewVivado логик анализаторын er.

Онцлогууд

• Хэрэглэгчийн сонгох боломжтой датчик портын тоо болон датчикийн өргөн.
• RAM болон UltraRAM-г блоклох зэрэг хэрэглэгчийн сонгох боломжтой хадгалах байгууламжууд
• Олон датчикийн портуудыг нэг гох нөхцөл болгон нэгтгэж болно.
• Дизайн дахь AXI интерфейсийг дибаг хийх хэрэглэгчийн сонгох боломжтой AXI слотууд.
• Интерфейсийн төрөл, ул мөрийг багтаасан AXI интерфэйсийн тохируулж болох сонголтуудample гүн.
• Өгөгдөл болон шалгах шинж чанар.
• Хэд хэдэн харьцуулагч ба интерфэйс доторх датчик болон тусдаа порт тус бүрийн өргөн.
• Оролт/гаралтын хөндлөн гох интерфэйсүүд.
• Оролтын мэдрэгчийг тохируулах боломжтой дамжуулах хоолой.
• AXI4-MM болон AXI4-Stream протоколыг шалгах.

ILA цөмийн талаар дэлгэрэнгүй мэдээллийг Vivado Design Suite хэрэглэгчийн гарын авлага: Програмчлал ба дибаг хийх (UG908) хэсгээс үзнэ үү.

IP баримтууд

LogiCORE™ IP баримтуудын хүснэгт
Үндсэн онцлог
Дэмжигдсэн төхөөрөмжийн гэр бүл1	Versal™ ACAP
Дэмжигдсэн хэрэглэгчийн интерфэйсүүд	IEEE Стандарт 1149.1 – ЖTAG
Core-ээр хангагдсан
Дизайн Files	RTL
Example дизайн	Verilog
Туршилтын вандан	Өгөгдөөгүй
Хязгаарлалт File	Xilinx® дизайны хязгаарлалт (XDC)
Загварчлалын загвар	Өгөгдөөгүй
Дэмжигдсэн S/W драйвер	Үгүй
Туршилтын дизайны урсгалууд2
Дизайн оруулга	Vivado® Design Suite
Симуляци	Дэмжигдсэн симуляторуудыг үзнэ үү Xilinx дизайны хэрэгслүүд: хувилбарын тэмдэглэлийн гарын авлага.
Синтез	Вивадо синтез
Дэмжлэг
Бүх Vivado IP өөрчлөлтийн бүртгэл	Мастер Vivado IP өөрчлөлтийн бүртгэл: 72775
Xilinx дэмжлэг web хуудас
Тэмдэглэл: 1. Дэмжигдсэн төхөөрөмжүүдийн бүрэн жагсаалтыг Vivado® IP каталогоос харна уу. 2. Хэрэгслийн дэмжигдсэн хувилбаруудыг харна уу Xilinx дизайны хэрэгслүүд: хувилбарын тэмдэглэлийн гарын авлага.

Дууслааview

Дизайн процессоор контентыг чиглүүлэх
Xilinx® баримт бичиг нь одоогийн хөгжүүлэлтийн даалгаварт тохирох агуулгыг олоход тань туслах стандарт дизайны процессуудын хүрээнд зохион байгуулагдсан. Энэхүү баримт бичиг нь дараахь дизайны үйл явцыг хамарна.

• Техник хангамж, IP, платформын хөгжүүлэлт: Техник хангамжийн платформд PL IP блокуудыг үүсгэх, PL цөмүүдийг үүсгэх, дэд системийн функциональ симуляци хийх, Vivado®-ийн цаг хугацаа, нөөцийн ашиглалт, тэжээлийн хаалтыг үнэлэх. Мөн системийг нэгтгэх техник хангамжийн платформыг хөгжүүлэхэд хамаарна. Энэхүү дизайны үйл явцад хамаарах энэхүү баримт бичгийн сэдвүүд нь:
• Боомтын тодорхойлолт
• Цаг тохируулах ба дахин тохируулах
• Цөмийг тохируулах, үүсгэх

Core Overview
FPGA дизайн дахь дохио ба интерфэйсүүд нь ILA датчик болон оролттой холбогдсон байна. Эдгээр дохио ба интерфэйсүүд нь датчик болон оролтод тус тус залгагдсан байдагampдизайны хурдаар удирдуулж, чип дээрх блок RAM ашиглан хадгалдаг. Versal™ ACAP дизайн дахь дохио ба интерфэйсүүд нь ILA датчик болон оролттой холбогдсон байна. Эдгээр хавсаргасан дохио ба интерфэйсүүд нь sampүндсэн цагны оролтыг ашиглан дизайны хурдаар удирдаж, чип дээрх блокны RAM санах ойд хадгалагдана. Үндсэн параметрүүд нь дараахь зүйлийг тодорхойлно.

• Хэд хэдэн датчик (512 хүртэл) ба датчикийн өргөн (1-ээс 1024 хүртэл).
• Хэд хэдэн слот болон интерфейсийн сонголтууд.
• Trace sample гүн.
• Өгөгдөл ба/эсвэл шалгах шинж чанар.
• Сорьц бүрийн харьцуулагчийн тоо.

ILA цөмтэй харилцах нь Control, Interface, and Processing System (CIPS) IP цөмд холбогддог AXI дибаг хийх төвийн жишээг ашиглан хийгддэг.

Дизайныг Versal ACAP-д ачаалсны дараа Vivado® логик анализаторын программыг ашиглан ILA хэмжилтийн гох үйл явдлыг тохируулна уу. Гох гарсны дараа sample буферийг дүүргэж, Vivado логик анализаторт байршуулна. Чи чадна view долгионы цонхыг ашиглан энэ өгөгдөл. Сорьц сample болон триггер функцийг програмчлах логик мужид хэрэгжүүлдэг. Чип дээрх блокийн RAM эсвэл UltraRAM санах ой нь тохиргоо хийх явцад сонгосон санах ойд тулгуурлан өгөгдлийг программ хангамжаар байршуулах хүртэл хадгалдаг. Үйл явдлыг өдөөх, өгөгдөл авах, ILA цөмтэй холбогдохын тулд хэрэглэгчийн оролт, гаралт шаардлагагүй. ILA цөм нь интерфэйсийн түвшний дохиог хянах чадвартай бөгөөд AXI4 интерфейсийн гүйлгээ зэрэг гүйлгээний түвшний мэдээллийг дамжуулах боломжтой.

ILA датчикийн триггер харьцуулагч
Сорьцын оролт бүр нь янз бүрийн үйлдлийг гүйцэтгэх чадвартай гох харьцуулагчтай холбогддог. Ажиллаж байх үед харьцуулагчийг = эсвэл != харьцуулалт хийхээр тохируулж болно. Үүнд X0XX101 зэрэг тохирох түвшний загварууд орно. Энэ нь мөн өсөх ирмэг (R), унасан ирмэг (F), ирмэг (B) эсвэл шилжилтгүй (N) зэрэг ирмэгийн шилжилтийг илрүүлэхийг багтаадаг. Триггерийн харьцуулагч нь >, <, ≥, ≤ зэрэг илүү төвөгтэй харьцуулалтыг хийж чадна.

ЧУХАЛ! Харьцуулагчийг Vivado® логик анализатороор дамжуулан ажиллах үед тохируулдаг.

ILA триггерийн нөхцөл
Триггерийн нөхцөл нь ILA датчикийн триггерийн харьцуулагчийн үр дүн бүрийн Boolean "AND" эсвэл "OR" тооцооны үр дүн юм. Vivado® логик анализаторыг ашиглан та харьцуулагч датчикуудыг "БА" гэж шалгах эсвэл "ЭСВЭЛ" сонгох уу. "AND" тохиргоо нь ILA шалгалтын бүх харьцуулалт хангагдсан үед өдөөгч үйл явдлыг үүсгэдэг. "OR" тохиргоо нь ILA шалгалтын харьцуулалтын аль нэгийг хангасан үед өдөөгч үйл явдлыг үүсгэдэг. Триггер нөхцөл нь ILA ул мөрийг хэмжихэд ашигладаг гох үйл явдал юм.

Хэрэглээ

ILA цөм нь Vivado® ашиглан баталгаажуулах эсвэл дибаг хийх шаардлагатай программд ашиглахаар бүтээгдсэн. Дараах зурагт AXI сүлжээний чип (NoC)-ээр дамжуулан AXI блокийн RAM хянагчаас CIPS IP үндсэн бичих болон уншихыг харуулав. ILA цөм нь техник хангамжийн менежер дэх AXI4 гүйлгээг хянахын тулд AXI NoC болон AXI блок RAM хянагчийн хоорондох интерфейсийн сүлжээнд холбогдсон.

Лиценз ба захиалга
Энэхүү Xilinx® LogiCORE™ IP модулийг Xilinx-ийн эцсийн хэрэглэгчийн лицензийн нөхцлийн дагуу Xilinx Vivado® Design Suite-тай нэмэлт төлбөргүйгээр нийлүүлдэг.
Жич: Танд лиценз хэрэгтэй байгаа эсэхийг шалгахын тулд IP каталогийн Лицензийн баганыг шалгана уу. Оруулсан гэдэг нь Vivado® Design Suite-д лиценз орсон гэсэн үг; Худалдан авалт гэдэг нь та цөмийг ашиглахын тулд лиценз худалдаж авах ёстой гэсэн үг юм. Бусад Xilinx® LogiCORE™ IP модулиудын талаарх мэдээллийг Xilinx Оюуны өмчийн хуудаснаас авах боломжтой. Бусад Xilinx LogiCORE IP модулиуд болон хэрэгслүүдийн үнэ болон бэлэн байдлын талаар мэдээлэл авахыг хүсвэл орон нутгийн Xilinx борлуулалтын төлөөлөгчтэй холбогдоно уу.

Бүтээгдэхүүний тодорхойлолт

Боомтын тодорхойлолт
Дараах хүснэгтэд ILA портууд болон параметрүүдийн талаарх дэлгэрэнгүй мэдээллийг өгнө.
ILA портууд

Хүснэгт 1: ILA портууд
Портын нэр	I/O	Тодорхойлолт
clk	I	Бүх триггер болон санах ойн логикийг тохируулдаг дизайн цаг.
шалгах [ – 1:0]	I	Пробын портын оролт. Шинжилгээний портын дугаар 0-ээс хооронд хэлбэлздэг 511. Сорьцын портын өргөн ( ) нь 1-ээс 1024-ийн хооронд байна. Та энэ портыг вектор гэж зарлах ёстой. 1 битийн портын хувьд датчик ашиглана уу [0:0].
унтраах	O	Trig_out портыг гох нөхцөлөөс эсвэл гадаад trig_in портоос үүсгэж болно. Логик анализатороос триггерийн нөхцөл болон trig_in хооронд шилжихийн тулд ажиллуулах цагийн хяналт байдаг.
оруулах	I	Embedded Cross Trigger-ийн процесст суурилсан системд ашигладаг оролтын гох порт. Какадын триггер үүсгэхийн тулд өөр ILA-тай холбогдож болно.
үүр_ _	I	Слот интерфейс. Интерфейсийн төрөл slot_ дээр тулгуурлан динамикаар үүсгэгддэг. _ интерфэйсийн төрлийн параметр. Интерфейс доторх бие даасан портуудыг техник хангамжийн менежерт хянах боломжтой.
унтраах	I	унтраахыг хүлээн зөвшөөрч байна.
идэвхжүүлэх	O	trig_in-д оруулахыг зөвшөөрсөн.
дахин тохируулсан	I	ILA оролтын төрлийг 'Интерфейс монитор' гэж тохируулсан үед энэ порт нь Slot_-д хавсаргасан дизайны логиктой синхрон дахин тохируулах дохио байх ёстой. _ ILA цөмийн портууд.
S_тэнхлэг	I/O	Нэмэлт порт. Нарийвчилсан сонголтуудаас "AXI дибаг хийх төв рүү гар аргаар холболт хийх AXI4- урсгалын интерфэйсийг идэвхжүүлэх"-ийг сонгосон үед AXI дибаг төвтэй гар аргаар холбогдоход ашигладаг.
M_тэнхлэг	I/O	Нэмэлт порт. "Нарийвчилсан сонголтууд" дотроос 'AXI дибаг хийх төв рүү гар аргаар холбогдох AXI4- урсгалын интерфэйсийг идэвхжүүлэх'-г сонгосон үед AXI дибаг хийх төв цөмтэй гараар холбогдоход ашигладаг.

Хүснэгт 1: ILA портууд (үргэлжлэл)
Портын нэр	I/O	Тодорхойлолт
aresetn	I	Нэмэлт порт. "Нарийвчилсан сонголтууд" дотроос "AXI дибаг хийх төв рүү гар аргаар холбогдохын тулд AXI4- урсгал интерфэйсийг идэвхжүүлэх"-г сонгосон үед AXI дибаг төвтэй гар аргаар холбогдоход ашигладаг. Энэ порт нь AXI Debug Hub-ийн дахин тохируулах порттой синхрон байх ёстой.
aclk	I	Нэмэлт порт. "Нарийвчилсан сонголтууд" дотроос "AXI дибаг хийх төв рүү гар аргаар холбогдохын тулд AXI4- урсгал интерфэйсийг идэвхжүүлэх"-г сонгосон үед AXI дибаг төвтэй гар аргаар холбогдоход ашигладаг. Энэ порт нь AXI Debug Hub-ийн цагны порттой синхрон байх ёстой.

ILA параметрүүд

Хүснэгт 2: ILA параметрүүд
Параметр	Зөвшөөрөгдсөн Үнэ цэнэ	Үндсэн утга	Тодорхойлолт
Бүрэлдэхүүн хэсгийн_нэр	A–Z, 0–9 болон _ бүхий мөр (доогуур зураас)	ila_0	Үүсгэсэн бүрэлдэхүүн хэсгийн нэр.
C_NUM_OF_PROBES	1-512	1	ILA датчикийн портуудын тоо.
C_MEMORY_TYPE	0, 1	0	Авсан өгөгдлийн хадгалах зорилт. 0 нь блок RAM-тай, 1 нь UltraRAM-тай тохирч байна.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Шинжилгээний хадгалах буферийн гүн. Энэ тоо нь хамгийн их s тоог илэрхийлнэampдатчик бүрийн оролтыг ажиллуулах үед хадгалах боломжтой les.
C_PROBE _WIDTH	1-1024	1	Сорьцын портын өргөн . Хаана нь 0-ээс 1,023 хүртэлх утгатай шалгах порт юм.
C_TRIGOUT_EN	Үнэн/Худал	ХУДАЛ	Гаргах функцийг идэвхжүүлдэг. Гарах болон унтраах портуудыг ашигладаг.
C_TRIGIN_EN	Үнэн/Худал	ХУДАЛ	Триг функцийг идэвхжүүлдэг. trig_in болон trig_in_ack портуудыг ашигладаг.
C_INPUT_PIPE_STAGES	0-6	0	Сорьцын портуудад нэмэлт флоп нэмнэ үү. Бүх датчик портуудад нэг параметр хамаарна.
БҮХ_ТӨРӨЛГӨӨ_ИГЦ_МУ	Үнэн/Худал	ҮНЭН	Энэ нь бүх датчиктай ижил харьцуулах утгын нэгжийг (тохирох нэгж) албаддаг.
C_PROBE _MU_CNT	1-16	1	Шинжилгээнд ногдох харьцуулах утгын (тохируулга) нэгжийн тоо. Энэ нь зөвхөн ALL_PROBE_SAME_MU нь ХУДАЛ бол хүчинтэй.
C_PROBE _TYPE	ӨГӨГДӨЛ ба ТРИГГЕР, ТРИГГЕР, ӨГӨГДӨЛ	ӨГӨГДӨЛ ба ТРИГГЕР	Өдөөгч нөхцөлийг тодорхойлох эсвэл өгөгдөл хадгалах зорилгоор эсвэл хоёуланд нь сонгосон датчикийг сонгох.
C_ADV_TRIGGER	Үнэн/Худал	ХУДАЛ	Урьдчилсан гох сонголтыг идэвхжүүлнэ. Энэ нь гох төлөвийн машиныг идэвхжүүлдэг бөгөөд та Vivado Logic Analyzer дээр өөрийн гох дарааллыг бичих боломжтой.

Хүснэгт 2: ILA параметрүүд (үргэлжлэл)
Параметр	Зөвшөөрөгдсөн Үнэ цэнэ	Үндсэн утга	Тодорхойлолт
C_NUM_MONITOR_SLOTS	1-11	1	Интерфейсийн үүрний тоо.
Тэмдэглэл: 1. Харьцуулах утгын (тохирох) нэгжийн дээд тоо 1,024-оор хязгаарлагдана. Үндсэн триггерийн хувьд (C_ADV_TRIGGER = FALSE) датчик бүр нэг харьцуулах утгын нэгжтэй байна (өмнөх хувилбар шиг). Гэхдээ урьдчилгаа триггерийн сонголтын хувьд (C_ADV_TRIGGER = ҮНЭН) энэ нь бие даасан датчикуудад нэгээс дөрөв хүртэлх харьцуулах утгын нэгжийн тоог сонгох боломжтой гэсэн үг юм. Гэхдээ бүх харьцуулах утгын нэгж нь 1,024-ээс хэтрэхгүй байх ёстой. Энэ нь хэрэв танд датчик бүрт дөрвөн харьцуулах нэгж шаардлагатай бол зөвхөн 256 датчик ашиглахыг зөвшөөрнө гэсэн үг.

Цөмтэй дизайн хийх

Энэ хэсэгт үндсэн загварчлалыг хөнгөвчлөх удирдамж, нэмэлт мэдээллийг багтаасан болно.

Цаг
Clk оролтын порт нь датчикийн утгыг бүртгэхэд ILA цөм ашигладаг цаг юм. Хамгийн сайн үр дүнд хүрэхийн тулд энэ нь ILA голын датчик портуудад залгагдсан дизайны логиктой синхрон цагийн дохио байх ёстой. AXI Debug Hub-тай гараар холбогдох үед aclk дохио нь AXI Debug Hub цагны оролтын порттой синхрон байх ёстой.

Дахин тохируулах
Интерфейсийн монитор дээр ILA оролтын төрлийг тохируулах үед дахин тохируулах порт нь интерфейс нь холбогдсон дизайны логиктой синхрон байх ёстой.
үүр_ _ ILA цөмийн порт. AXI Debug Hub цөмтэй гар аргаар холбогдохын тулд одоогийн порт нь AXI Debug Hub цөмийн дахин тохируулах порттой синхрон байх ёстой.

Дизайн урсгалын алхамууд
Энэ хэсэгт цөмийг тохируулах, үүсгэх, цөмийг хязгаарлах, энэ IP цөмд хамаарах загварчлал, синтез, хэрэгжүүлэх алхмуудыг тайлбарласан болно. Стандарт Vivado® дизайны урсгал болон IP интеграторын талаарх дэлгэрэнгүй мэдээллийг дараахь Vivado Design Suite хэрэглэгчийн гарын авлагаас авах боломжтой.

• Vivado Design Suite хэрэглэгчийн гарын авлага: IP Integrator ашиглан IP дэд системийг зохион бүтээх (UG994)
• Vivado Design Suite хэрэглэгчийн гарын авлага: IP ашиглан дизайн хийх (UG896)
• Vivado Design Suite хэрэглэгчийн гарын авлага: Эхлэх (UG910)
• Vivado Design Suite хэрэглэгчийн гарын авлага: Логик симуляци (UG900)

Цөмийг тохируулах, үүсгэх

Энэ хэсэгт Vivado® Design Suite-ийн цөмийг тохируулах, үүсгэхийн тулд Xilinx® хэрэгслийг ашиглах талаарх мэдээллийг багтаасан болно. Хэрэв та Vivado IP интеграторын цөмийг өөрчилж, үүсгэж байгаа бол дэлгэрэнгүй мэдээллийг Vivado Design Suite хэрэглэгчийн гарын авлага: IP Integrator (UG994) ашиглан IP дэд системийг зохион бүтээх хэсгээс үзнэ үү. IP интегратор нь дизайныг баталгаажуулах эсвэл үүсгэх үед зарим тохиргооны утгыг автоматаар тооцоолж болно. Утгууд өөрчлөгдөж байгаа эсэхийг шалгахын тулд энэ бүлгийн параметрийн тайлбарыг үзнэ үү. руу view параметрийн утгыг Tcl консол дээр validate_bd_design командыг ажиллуулна уу. Та дараах алхмуудыг ашиглан IP цөмтэй холбоотой янз бүрийн параметрүүдийн утгыг зааж өгснөөр IP-г загвартаа ашиглахаар тохируулж болно.

1.  IP каталогоос IP сонгоно уу.
2.  Сонгосон IP дээр давхар товшино уу эсвэл багаж самбараас Customize IP командыг сонгоно уу эсвэл цэс дээр хулганы баруун товчийг дарна уу.

Дэлгэрэнгүйг Vivado Design Suite хэрэглэгчийн гарын авлага: IP-ээр дизайн хийх (UG896) болон Vivado Design Suite хэрэглэгчийн гарын авлага: Эхлэх (UG910) хэсгээс үзнэ үү. Энэ бүлгийн зургууд нь Vivado IDE-ийн зураглал юм. Энд дүрсэлсэн загвар нь одоогийн хувилбараас өөр байж болно.

Цөмд хандахын тулд дараахь зүйлийг хийнэ үү.

1.  Сонгох замаар төслийг нээнэ үү File дараа нь Төслийг нээнэ үү эсвэл сонгон шинэ төсөл үүсгэнэ үү File дараа нь Вивадо дахь шинэ төсөл.
2.  IP каталогийг нээж, ангиллын аль нэг рүү очно уу.
3. ILA дээр давхар товшоод үндсэн нэр нь Vivado IDE гарч ирнэ.

Ерөнхий сонголтуудын самбар
Дараах зурагт сонголтуудыг зааж өгөх боломжийг олгодог Native тохиргооны Ерөнхий сонголтууд табыг харуулав.

Дараах зураг нь AXI тохиргооны ерөнхий сонголтуудын табыг харуулсан бөгөөд энэ нь танд сонголтуудыг зааж өгөх боломжийг олгоно.

• Бүрэлдэхүүн хэсгийн нэр: Энэ текст талбарыг ашиглан ILA үндсэн модулийн өвөрмөц нэрийг өгнө.
• ILA оролтын төрөл: Энэ сонголт нь ямар төрлийн интерфейс эсвэл ILA дохиог дибаг хийхийг зааж өгдөг. Одоогийн байдлаар энэ параметрийн утгууд нь "Нутгийн мэдрэгч", "Интерфэйсийн хяналт" болон "Холимог" байна.
• Шинжилгээний тоо: Энэ текст талбарыг ашиглан ILA цөм дээрх шалгах портуудын тоог сонгоно уу. Vivado® IDE-д ашигласан хүчинтэй хүрээ нь 1-ээс 64 хүртэл байна. Хэрэв танд 64-өөс илүү датчик порт хэрэгтэй бол ILA цөмийг үүсгэхийн тулд Tcl командын урсгалыг ашиглах хэрэгтэй.
• Хэд хэдэн интерфэйсийн үүрүүд (зөвхөн Интерфейсийн мониторын төрөл ба Холимог төрөлд байдаг): Энэ сонголт нь ILA-д холбогдох AXI интерфэйсийн слотуудын тоог сонгох боломжийг танд олгоно.
• Бүх датчик портуудын ижил тооны харьцуулагч: Энэ самбар дээр датчик бүрийн харьцуулагчийн тоог тохируулж болно. Сонгох замаар бүх датчикийн ижил тооны харьцуулагчийг идэвхжүүлж болно.

Шинжилгээний портын самбар
Дараах зураг нь тохиргоог зааж өгөх боломжийг олгодог Probe Ports табыг харуулж байна.

• Сорьцын портын самбар: Пробын порт бүрийн өргөнийг шалгах портын самбарт тохируулж болно. Пробын портын самбар бүр долоон порттой.
• Сорьцын өргөн: Сорьц бүрийн өргөнийг дурдаж болно. Хүчинтэй хүрээ нь 1-ээс 1024 хүртэл байна.
• Харьцуулагчийн тоо: Энэ сонголтыг зөвхөн "Бүх датчик портын ижил тооны харьцуулагч" сонголтыг идэвхгүй болгосон үед идэвхжүүлнэ. 1-ээс 16 хүртэлх муж дахь датчик бүрийн харьцуулагчийг тохируулж болно.
• Өгөгдөл ба/эсвэл өдөөгч: Энэ сонголтыг ашиглан датчик бүрийн датчикийн төрлийг тохируулж болно. Хүчинтэй сонголтууд нь DATA_and_TRIGGER, DATA болон TRIGGER байна.
• Харьцуулагчийн сонголтууд: Энэ сонголтыг ашиглан датчик бүрийн үйлдлийн төрөл эсвэл харьцуулалтыг тохируулж болно.

Интерфейсийн сонголтууд
Дараах зурагт ILA оролтын төрөлд Интерфейсийн монитор эсвэл Холимог төрлийг сонгох үед Интерфейсийн сонголтуудын табыг харуулав.

• Интерфейсийн төрөл: ILA цөмөөр хянагдах интерфэйсийн үйлдвэрлэгч, номын сан, нэр, хувилбар (VLNV).
• AXI-MM ID Өргөн: Slot_ байх үед AXI интерфэйсийн ID өргөнийг сонгоно. интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI-MM Data Width: Slot_-д тохирох параметрүүдийг сонгоно. Slot_ үед AXI интерфэйсийн өгөгдлийн өргөнийг сонгоно. интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI-MM хаягийн өргөн: Slot_ байх үед AXI интерфейсийн хаягийн өргөнийг сонгоно. интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI-MM/Stream Protocol Checker-ийг идэвхжүүлэх: Слотын хувьд AXI4-MM эсвэл AXI4-Stream протокол шалгагчийг идэвхжүүлнэ. үүр_ үед интерфэйсийн төрлийг AXI-MM эсвэл AXI4-Stream гэж тохируулсан үүрний дугаар юм.
• Гүйлгээг хянах тоолуурыг идэвхжүүлэх: AXI4-MM гүйлгээг хянах боломжийг идэвхжүүлнэ.
• Үлдэгдэл уншсан гүйлгээний тоо: ID-д ногдох уншигдаагүй гүйлгээний тоог заана. Утга нь тухайн холболтын уншигдаагүй гүйлгээний тоотой тэнцүү буюу түүнээс их байх ёстой.
• Үлдэгдэл бичих гүйлгээний тоо: Нэг ID-д хийгээгүй бичих гүйлгээний тоог заана. Утга нь тухайн холболтын Write гүйлгээний үлдэгдэлтэй тэнцүү буюу түүнээс их байх ёстой.
• APC төлөвийн дохиог хянах: Слотын APC төлөвийн дохиог хянахыг идэвхжүүлнэ үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI унших хаягийн сувгийг өгөгдөл болгон тохируулах: Слотын өгөгдөл хадгалах зорилгоор унших хаягийн сувгийн дохиог сонго үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI унших хаягийн сувгийг триггер болгон тохируулах: Слотын гох нөхцөлийг зааж өгөхийн тулд унших хаягийн сувгийн дохиог сонгох үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI унших өгөгдлийн сувгийг өгөгдөл болгон тохируулах: Слотын өгөгдөл хадгалах зорилгоор унших мэдээллийн сувгийн дохиог сонгоно үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI унших өгөгдлийн сувгийг триггер болгон тохируулах: Слотын гох нөхцөлийг тодорхойлохын тулд унших өгөгдлийн сувгийн дохиог сонгох үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI бичих хаягийн сувгийг өгөгдөл болгон тохируулах: Слотын өгөгдөл хадгалах зорилгоор бичих хаягийн сувгийн дохиог сонгоно үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI бичих хаягийн сувгийг триггер болгон тохируулах: Слотын гох нөхцөлийг тодорхойлохын тулд бичих хаягийн сувгийн дохиог сонгох үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI бичих өгөгдлийн сувгийг Өгөгдөл болгон тохируулах: Слотын өгөгдөл хадгалах зориулалтаар бичих мэдээллийн сувгийн дохиог сонгоно үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI бичих өгөгдлийн сувгийг триггер болгон тохируулах: Слотын гох нөхцөлийг тодорхойлохын тулд бичих өгөгдлийн сувгийн дохиог сонгох үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI бичих хариултын сувгийг Өгөгдөл болгон тохируулах: Слотын өгөгдөл хадгалах зорилгоор бичих хариу өгөх сувгийн дохиог сонгоно үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI бичих хариултын сувгийг триггер болгон тохируулах: Слотын гох нөхцөлийг тодорхойлохын тулд бичих хариу сувгийн дохиог сонгох үүр_ үед интерфэйс төрлийг AXI-MM гэж тохируулсан, хаана үүрний дугаар юм.
• AXI-Stream Tdata Width: Slot_ байх үед AXI-Stream интерфейсийн Tөгөгдлийн өргөнийг сонгоно. интерфэйс төрлийг AXI-Stream гэж тохируулсан, хаана үүрний дугаар юм.
• AXI-Stream TID Width: Slot_ байх үед AXI-Stream интерфейсийн TID өргөнийг сонгоно. интерфэйс төрлийг AXI-Stream гэж тохируулсан, хаана үүрний дугаар юм.
• AXI-Stream TUSER Width: Slot_ байх үед AXI-Stream интерфейсийн TUSER өргөнийг сонгоно. интерфэйс төрлийг AXI-Stream гэж тохируулсан, хаана үүрний дугаар юм.
• AXI-Stream TDEST Өргөн: Slot_ байх үед AXI-Stream интерфейсийн TDEST өргөнийг сонгоно. интерфэйс төрлийг AXI-Stream гэж тохируулсан, хаана үүрний дугаар юм.
• AXIS дохиог өгөгдөл болгон тохируулах: Слотын өгөгдөл хадгалах зорилгоор AXI4-Stream дохиог сонгоно уу.
  үүр_ үед интерфэйсийн төрлийг AXI-Stream гэж тохируулсан үүрний дугаар юм.
• Тэнхлэгийн дохиог триггер болгон тохируулах: Слотын гох нөхцөлийг тодорхойлохын тулд AXI4-Stream дохиог сонгоно уу. үүр_ үед интерфэйс төрлийг AXI-Stream гэж тохируулсан, хаана үүрний дугаар юм.
• Слотыг өгөгдөл ба/эсвэл триггер болгон тохируулах: Өдөөгчийн нөхцөлийг тодорхойлох эсвэл өгөгдөл хадгалах зорилгоор эсвэл үүрэнд хоёуланд нь AXI бус үүр дохиог сонгоно. үүр_ үед интерфэйс төрлийг бус AXI гэж тохируулсан байна, хаана үүрний дугаар юм.

Хадгалах сонголтууд
Дараах зурагт хадгалах сангийн төрөл болон ашиглах санах ойн гүнийг сонгох боломжийг олгодог Хадгалах сонголтуудын табыг харуулав.

• Хадгалах зорилт: Энэ параметрийг доош унах цэснээс хадгалах зорилтот төрлийг сонгоход ашигладаг.
• Өгөгдлийн гүн: Энэ параметрийг тохирох s-г сонгоход ашигладагampдоош унах цэснээс le depth.

Нарийвчилсан сонголтууд
Дараах зурагт Нарийвчилсан сонголтуудын табыг харуулав.

• AXI дибаг хийх төв рүү гараар холбогдохын тулд AXI4-Stream интерфэйсийг идэвхжүүлэх: Идэвхжүүлсэн үед энэ сонголт нь AXI дибаг хийх төв рүү холбогдох IP-д AXIS интерфэйсийг өгнө.
• Триггер оролтын интерфейсийг идэвхжүүлэх: Нэмэлт гох оролтын портыг идэвхжүүлэхийн тулд энэ сонголтыг шалгана уу.
• Триггер гаралтын интерфэйсийг идэвхжүүлэх: Нэмэлт гох гаралтын портыг идэвхжүүлэхийн тулд энэ сонголтыг шалгана уу.
• Оролтын хоолой Stages: Хэрэгжилтийн үр дүнг сайжруулахын тулд шалгалтанд нэмэхийг хүссэн бүртгэлийн тоог сонгоно уу. Энэ параметр нь бүх датчикуудад хамаарна.
• Нарийвчилсан триггер: Төрийн машинд суурилсан гох дарааллыг идэвхжүүлэхийн тулд шалгана уу.

Гаралт үүсгэх
Дэлгэрэнгүй мэдээллийг Vivado Design Suite хэрэглэгчийн гарын авлагаас үзнэ үү: IP ашиглан дизайн хийх (UG896).

Голыг хязгаарлах

Шаардлагатай хязгаарлалтууд
ILA цөм нь XDC-г агуулдаг file Энэ нь цагийн домэйныг синхрончлолын замыг хэт хязгаарлахаас сэргийлэхийн тулд зохих худал замын хязгаарлалтыг агуулсан. Мөн ILA цөмийн clk оролтын порттой холбогдсон цагийн дохиог таны загварт зохих ёсоор хязгаарласан байх төлөвтэй байна.

Төхөөрөмж, багц, хурдны зэрэглэлийн сонголтууд
Энэ хэсэг нь энэ IP цөмд хамаарахгүй.

• Цагийн давтамж
  Энэ хэсэг нь энэ IP цөмд хамаарахгүй.
• Цагийн менежмент
  Энэ хэсэг нь энэ IP цөмд хамаарахгүй.
• Цагийн байршил
  Энэ хэсэг нь энэ IP цөмд хамаарахгүй.
• Банкны үйл ажиллагаа
  Энэ хэсэг нь энэ IP цөмд хамаарахгүй.
• Transceiver-ийн байршил
  Энэ хэсэг нь энэ IP цөмд хамаарахгүй.
• I/O стандарт ба байршил
  Энэ хэсэг нь энэ IP цөмд хамаарахгүй.

Симуляци

Vivado® симуляцийн бүрэлдэхүүн хэсгүүдийн талаарх дэлгэрэнгүй мэдээлэл болон дэмжигдсэн гуравдагч талын хэрэгслүүдийн талаарх мэдээллийг Vivado Design Suite хэрэглэгчийн гарын авлага: Логик симуляци (UG900) -аас үзнэ үү.

Синтез ба хэрэгжилт
Синтез ба хэрэгжилтийн талаарх дэлгэрэнгүй мэдээллийг Vivado Design Suite хэрэглэгчийн гарын авлагаас үзнэ үү: IP ашиглан дизайн хийх (UG896).

Дибаг хийх

Энэхүү хавсралтад Xilinx® Support дээр байгаа нөөцийн талаарх дэлгэрэнгүй мэдээллийг багтаасан болно webсайт болон дибаг хийх хэрэгслүүд. Хэрэв IP лицензийн түлхүүр шаардлагатай бол түлхүүрийг баталгаажуулах шаардлагатай. Vivado® дизайны хэрэгслүүд нь лицензтэй IP-г урсгалаар нэвтрүүлэх хэд хэдэн лицензийн хяналтын цэгүүдтэй. Хэрэв лицензийн шалгалт амжилттай болвол IP-г үргэлжлүүлэн үүсгэж болно. Үгүй бол алдаа гарснаар үүсэлт зогсдог. Лицензийн хяналтын цэгүүдийг дараахь хэрэгслээр хэрэгжүүлдэг.

• Вивадо синтез
• Vivado хэрэгжилт
• бичих_бит урсгал (Tcl команд)

ЧУХАЛ! Шалгах цэгүүдэд IP лицензийн түвшинг үл тоомсорлодог. Туршилт нь хүчинтэй лиценз байгаа эсэхийг баталгаажуулдаг. Энэ нь IP лицензийн түвшинг шалгадаггүй.

Xilinx.com дээрээс тусламж хайж байна

Цөмийг ашиглах үед дизайн болон дибаг хийх үйл явцад туслахын тулд Xilinx Support web хуудас нь бүтээгдэхүүний баримт бичиг, хувилбарын тэмдэглэл, хариултын бүртгэл, мэдэгдэж буй асуудлын талаарх мэдээлэл, бүтээгдэхүүний нэмэлт дэмжлэг авах холбоос зэрэг үндсэн нөөцүүдийг агуулдаг. Xilinx нийгэмлэгийн форумууд нь мөн гишүүд Xilinx шийдлүүдийн талаар суралцах, оролцох, хуваалцах, асуулт асуух боломжтой.

Баримт бичиг
Энэхүү бүтээгдэхүүний гарын авлага нь цөмтэй холбоотой гол баримт бичиг юм. Энэхүү гарын авлагыг дизайны үйл явцад туслах бүх бүтээгдэхүүнтэй холбоотой баримт бичгийн хамт Xilinx дэмжлэг дээрээс олж болно. web хуудас эсвэл Xilinx® Documentation Navigator ашиглан. Татаж авах хуудаснаас Xilinx Documentation Navigator-г татаж аваарай. Энэ хэрэгсэл болон боломжуудын талаар нэмэлт мэдээлэл авахыг хүсвэл суулгасны дараа онлайн тусламжийг нээнэ үү.

Хариултын бүртгэл
Хариултын бүртгэлд нийтлэг тулгардаг асуудлуудын талаарх мэдээлэл, эдгээр асуудлыг хэрхэн шийдвэрлэх талаар хэрэгтэй мэдээлэл болон Xilinx бүтээгдэхүүнтэй холбоотой аливаа мэдэгдэж байгаа асуудлууд багтана. Хариултын бүртгэлийг өдөр бүр үүсгэж, хөтөлж, хэрэглэгчдэд боломжтой хамгийн үнэн зөв мэдээлэлд хандах боломжийг олгодог. Xilinx-ийн үндсэн дэмжлэг дээрх Хайлтын дэмжлэгийн хайрцгийг ашиглан энэ цөмд зориулсан хариултын бүртгэлийг байрлуулж болно web хуудас. Хайлтын үр дүнг нэмэгдүүлэхийн тулд дараах түлхүүр үгсийг ашиглана уу.

• Бүтээгдэхүүний нэр
• Хэрэгслийн мессеж(үүд)
• Тулгарсан асуудлын тойм

Үр дүнг илүү чиглүүлэхийн тулд илэрц буцаж ирсний дараа шүүлтүүрийн хайлт хийх боломжтой.

Техникийн дэмжлэг
Xilinx нь энэхүү LogiCORE™ IP бүтээгдэхүүнийг бүтээгдэхүүний баримт бичигт тайлбарласны дагуу ашиглах үед Xilinx олон нийтийн форум дээр техникийн дэмжлэг үзүүлдэг. Хэрэв та дараах зүйлсийн аль нэгийг хийвэл Xilinx нь цаг хугацаа, ажиллагаа, дэмжлэгийг баталгаажуулж чадахгүй.

• Баримт бичигт тодорхойлогдоогүй төхөөрөмжүүдэд шийдлийг хэрэгжүүлэх.
• Бүтээгдэхүүний баримт бичигт зөвшөөрөгдсөн хэмжээнээс давсан шийдлийг өөрчил.
• БҮҮ ӨӨРЧЛӨХ гэсэн шошготой дизайны аль нэг хэсгийг өөрчлөх.

Асуулт асуухын тулд Xilinx нийгэмлэгийн форум руу очно уу.

Нэмэлт эх сурвалжууд болон хууль эрх зүйн мэдэгдэл

Xilinx Resources
Хариулт, Баримт бичиг, Татаж авах, форум гэх мэт дэмжлэгийн эх сурвалжийг Xilinx-ийн дэмжлэгээс үзнэ үү.

Баримт бичгийн хөтөч ба дизайны төвүүд
Xilinx® Documentation Navigator (DocNav) нь Xilinx баримт бичиг, видео бичлэгүүд болон туслах эх сурвалжуудад хандах боломжийг олгодог бөгөөд та мэдээллийг шүүж хайх боломжтой. DocNav-г нээхийн тулд:

• • Vivado® IDE-ээс Help → Documentation and Tutorials-ийг сонгоно.
  • Windows дээр Start → All Programs → Xilinx Design Tools → DocNav командыг сонгоно.
  • Линуксийн командын мөрөнд docnav гэж оруулна уу.

Xilinx Design Hubs нь дизайны даалгавар болон бусад сэдвүүдээр зохион байгуулагдсан баримт бичгийн холбоосыг өгдөг бөгөөд та үүнийг үндсэн ойлголтуудыг сурч, байнга асуудаг асуултуудыг шийдвэрлэхэд ашиглаж болно. Дизайн төвүүдэд хандахын тулд:

• DocNav дээр Design Hub дээр дарна уу View таб.
• Силинкс дээр webсайт, Design Hubs хуудсыг үзнэ үү.

Жич: DocNav-ийн талаарх дэлгэрэнгүй мэдээллийг Xilinx дээрх Documentation Navigator хуудаснаас үзнэ үү webсайт.

Лавлагаа
Эдгээр баримт бичиг нь энэхүү гарын авлагад хэрэг болох нэмэлт материалаар хангадаг:

1.  Vivado Design Suite хэрэглэгчийн гарын авлага: Програмчлал ба дибаг хийх (UG908)
2. Vivado Design Suite хэрэглэгчийн гарын авлага: IP ашиглан дизайн хийх (UG896)
3. Vivado Design Suite хэрэглэгчийн гарын авлага: IP Integrator ашиглан IP дэд системийг зохион бүтээх (UG994)
4. Vivado Design Suite хэрэглэгчийн гарын авлага: Эхлэх (UG910)
5. Vivado Design Suite хэрэглэгчийн гарын авлага: Логик симуляци (UG900)
6. Vivado Design Suite хэрэглэгчийн гарын авлага: Хэрэгжилт (UG904)
7. ISE-ээс Vivado Design Suite руу шилжих гарын авлага (UG911)
8. AXI протокол шалгагч LogiCORE IP бүтээгдэхүүний гарын авлага (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP бүтээгдэхүүний гарын авлага (PG145)

Хяналтын түүх
Дараах хүснэгтэд энэ баримт бичгийн засварын түүхийг харуулав.

Хэсэг	Хяналтын хураангуй
11 / 23 / 2020 хувилбар 1.1
Анхны хувилбар.	Үгүй

Уншана уу: Хуулийн чухал мэдэгдлүүд
Танд өгсөн мэдээлэл ("Материал") нь зөвхөн Xilinx бүтээгдэхүүнийг сонгох, ашиглахад зориулагдсан болно. Холбогдох хуулиар зөвшөөрөгдсөн дээд хэмжээнд: (1) Материалыг "Байгаагаараа" ашиглах боломжтой бөгөөд бүх алдаа дутагдалтай тул Xilinx үүгээр БҮХ БАТАЛГАА, НӨХЦӨЛ, ИЛТ, ШИЛДЭГ, ЭСВЭЛ ХУУЛИЙН БАТАЛГАА, НӨХЦӨЛ, БАТАЛГААНЫ ХЯЗГААРЛАХГҮЙ ГЭДЭГ ГЭХДЭЭ ХЯЗГААРЛААРАЙ. -ЗӨРЧЛӨХ, ЭСВЭЛ ТУСГАЙ ЗОРИУЛАЛТАД ТОХИРЧ БАЙГАА; болон (2) Xilinx нь Материалын дагуу үүссэн, эсхүл тэдгээртэй холбоотой аливаа төрлийн буюу шинж чанартай аливаа алдагдал, хохирлыг хариуцахгүй (гэрээ, гэм буруу, түүний дотор хайхрамжгүй байдал, хариуцлагын бусад онолын дагуу) (Таны материалыг ашиглахыг оруулаад), үүнд шууд, шууд бус, онцгой, санамсаргүй эсвэл үр дагаварт учирсан хохирол, хохирол (өгөгдөл, ашиг, сайн санааны алдагдал, аливаа үйл ажиллагааны үр дүнд учирсан аливаа төрлийн алдагдал, хохирлыг оролцуулан) гуравдагч этгээдээр) ийм хохирол, алдагдлыг урьдчилан таамаглах боломжтой байсан ч гэсэн, эсвэл Xilinx-д мөн ийм боломжийн талаар мэдэгдсэн байсан ч.

Xilinx нь материалд агуулагдаж буй аливаа алдааг засах, материал болон бүтээгдэхүүний техникийн үзүүлэлтүүдийн шинэчлэлтийн талаар танд мэдэгдэх үүрэг хүлээхгүй. Та урьдчилан бичгээр зөвшөөрөл авалгүйгээр материалыг хуулбарлах, өөрчлөх, түгээх, нийтэд үзүүлэхийг хориглоно. Зарим бүтээгдэхүүн нь Xilinx-ийн хязгаарлагдмал баталгаат нөхцөлийн дагуу байдаг тул Xilinx-ийн борлуулалтын нөхцөлийг үзнэ үү. viewed at https://www.xilinx.com/legal.htm#tos; IP цөм нь Xilinx-ээс танд олгосон лицензийн баталгаат болон дэмжлэгийн нөхцлүүдийн дагуу байж болно. Xilinx-ийн бүтээгдэхүүнүүд нь бүтэлгүйтлийн аюулгүй ажиллагаа шаарддаг аливаа программд ашиглахаар төлөвлөөгүй, зориулагдаагүй; Та Xilinx-ийн бүтээгдэхүүнийг ийм чухал хэрэглээнд ашиглах эрсдэл, хариуцлагыг дангаараа хүлээж байгаа тул Xilinx-ийн борлуулалтын нөхцөлийг үзнэ үү. viewed at https://www.xilinx.com/legal.htm#tos.
Энэхүү баримт бичиг нь урьдчилсан мэдээллийг агуулсан бөгөөд мэдэгдэлгүйгээр өөрчлөх боломжтой. Энд өгөгдсөн мэдээлэл нь худалдаанд гаргаагүй байгаа бүтээгдэхүүн ба/эсвэл үйлчилгээтэй холбоотой бөгөөд зөвхөн мэдээллийн зорилгоор өгөгдсөн бөгөөд эдгээрийг худалдах санал, эсхүл дурдсан бүтээгдэхүүн ба/эсвэл үйлчилгээг арилжаалах оролдлого гэж үзэхгүй, эсвэл тайлбарлахгүй. энд.

АВТОМАШИНЫ ХЭРЭГЛЭЭНИЙ ХЭРЭГСЛҮҮДИЙН МЭДЭЭЛЭЛ
АВТОМАШИНЫ БҮТЭЭГДЭХҮҮНИЙГ (ЭДЭГДЭХҮҮНИЙ ДУГААР ДЭЭД “ХА” ГЭЖ ТОДОРХОЙЛСОН) АЮУЛГҮЙ дэр САВАХ, ТЭЭВРИЙН ХЭРЭГСЛИЙН ХЯНАЛТАНД НӨЛӨӨЛӨХ ХЭРЭГЛЭЭНД АШИГЛАХ БАТАЛГАА АВДАГГҮЙ. ISO 26262 АВТОМАШИНЫ АЮУЛГҮЙ БАЙДЛЫН СТАНДАРТ ("АЮУЛГҮЙ БАЙДЛЫН ДИЗАЙН"). ХЭРЭГЛЭГЧИД БҮТЭЭГДЭХҮҮНИЙГ ОРУУЛСАН СИСТЕМИЙГ АШИГЛАХ БУЮУ ТҮГЭЭЛЭХИЙН ӨМНӨ АЮУЛГҮЙ БАЙДЛЫН ЗОРИУЛАЛТЫН ТӨЛӨВ ИЙМ СИСТЕМИЙГ БҮТЭН ШИНЖ АВНА. БҮТЭЭГДЭХҮҮНИЙГ АЮУЛГҮЙ БАЙДЛЫН АЖИЛЛАГААНД АЮУЛГҮЙ БАЙДЛЫН ТӨЛӨВЛӨГӨӨГҮЙ ХЭРЭГЛЭХ НЬ ЗӨВХӨН БҮТЭЭГДЭХҮҮНИЙ ХАРИУЦЛАГЫГ ХЯЗГААРЛАХ ХОЛБОО БАРИХ ХУУЛЬ, ДҮРЭМД ХҮРЭЭЛЭНЭ.
Зохиогчийн эрх 2020 Xilinx, Inc. Xilinx, Xilinx лого, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq болон бусад зориулалтын брэндүүд нь АНУ болон бусад улс орнуудад Xilinx-ийн худалдааны тэмдэг юм. Бусад бүх барааны тэмдэг нь тус тусын эзэмшигчийн өмч юм.PG357 (v1.1) 23 оны 2020-р сарын 4, AXI1.1-Stream Interface vXNUMX-тэй ILA
PDF татаж авах: Xilinx AXI4-Stream нэгдсэн логик анализаторын гарын авлага

Лавлагаа

• Хэрэглэгчийн гарын авлага