Xilinx AXI4-Stream Integrated Logic Analyzer Guide

Sava lalana

Ny Integrated Logic Analyzer (ILA) miaraka amin'ny AXI4-Stream Interface core dia IP mpandinika lojika azo zahana izay azo ampiasaina hanaraha-maso ny famantarana anatiny sy ny fifandraisana amin'ny endrika iray. Ny fototry ny ILA dia ahitana endri-javatra mandroso maro amin'ny mpandinika lojika maoderina, ao anatin'izany ny equations trigger boolean sy ny triggers transition edge. Ny core koa dia manolotra ny fahaizan'ny debugging sy ny fanaraha-maso miaraka amin'ny fanaraha-maso ny protocol ho an'ny AXI sy AXI4-Stream misy fahatsiarovana. Satria mifanaraka amin'ny endrika araha-maso ny fototry ny ILA, dia ampiharina amin'ireo singa ao amin'ny fototry ny ILA ihany koa ny teritery famantaranandro rehetra izay ampiharina amin'ny famolavolanao. Mba hanesorana ny interface tsara ao anatin'ny endrika iray dia mila ampiana ILA IP amin'ny endrika sakana ao amin'ny Vivado® IP integrator. Toy izany koa, ny safidy fanaraha-maso protocole AXI4/AXI4-Stream dia azo atao amin'ny IP ILA ao amin'ny integrator IP. Ny fanitsakitsahana ny protocole dia azo aseho amin'ny onjam-peo viewer an'ny mpandinika lojika Vivado.

Toetoetra

• Isan'ny seranan-tsambo sy sakan'ny probe azo safidin'ny mpampiasa.
• Tanjona fitehirizana azo safidin'ny mpampiasa toy ny fanakanana RAM sy UltraRAM
• Ny seranana probe marobe dia azo atambatra amin'ny toe-javatra trigger tokana.
• Slots AXI azon'ny mpampiasa nofantenana hanesorana ny fifandraisan'ny AXI amin'ny endrika iray.
• Safidy azo amboarina ho an'ny interface tsara AXI ao anatin'izany ny karazana interface sy trace sample lalina.
• Ny angon-drakitra sy ny fananana trigger ho an'ny probes.
• Mpandrindra maromaro sy ny sakany ho an'ny probe tsirairay sy ny seranan-tsambo tsirairay ao anatin'ny interface.
• Input/output cross-triggering interfaces.
• Pipelining azo amboarina ho an'ny probe fampidirana.
• Fanamarinana ny protocol AXI4-MM sy AXI4-Stream.

Raha mila fanazavana fanampiny momba ny fototra ILA dia jereo ny Vivado Design Suite User Guide: Programming and Debugging (UG908).

IP zava-misy

LogiCORE™ IP Facts Table
Core Specs
Fianakaviana fitaovana tohana1	Versal™ ACAP
Tohanana User Interfaces	IEEE Standard 1149.1 - JTAG
Nomena Core
Design Files	RTL
Example Design	Verilog
Toeram-pitsapana	Tsy omena
faneren'ny File	Xilinx® Design Constraints (XDC)
Modely simulation	Tsy omena
Supported S/W Driver	N / A
Fikoriana voazaha toetra2
Design Entry	Vivado® Design Suite
Simulation	Ho an'ny simulators tohanana, jereo ny Xilinx Design Tools: Torolàlana momba ny famoahana fanamarihana.
voafintina	Vivado Synthesis
MANAMPY
Vivado IP Change Logs rehetra	Master Vivado IP Change Logs: 72775
Fanohanana Xilinx web pejy
Fanamarihana: 1. Raha mila lisitra feno amin'ny fitaovana tohana, jereo ny katalaogin'ny Vivado® IP. 2. Ho an'ny dikan-teny tohanan'ny fitaovana, jereo ny Xilinx Design Tools: Torolàlana momba ny famoahana fanamarihana.

TAPITRAview

Fikarohana votoaty amin'ny alàlan'ny dingana famolavolana
Ny antontan-taratasin'i Xilinx® dia voalamina manodidina ny andiana dingana famolavolana mahazatra mba hanampiana anao hahita votoaty mifandraika amin'ny asa fampandrosoana anao ankehitriny. Ity antontan-taratasy ity dia mirakitra ireto dingana famolavolana manaraka ireto:

• Fampivoarana Hardware, IP ary Platform: Mamorona sakana PL IP ho an'ny sehatra hardware, mamorona kernel PL, simulation fampiasa amin'ny subsystem, ary manombana ny fotoana Vivado®, ny fampiasana loharanon-karena ary ny fanakatonana herinaratra. Tafiditra ao anatin'izany ihany koa ny fampivoarana ny sehatra hardware ho an'ny fampidirana rafitra. Ny lohahevitra amin'ity antontan-taratasy ity izay mihatra amin'ity dingana famolavolana ity dia ahitana:
• Port Descriptions
• Famantaranandro sy Reset
• Manamboatra sy mamorona ny Core

Core Overview
Ny famantarana sy ny fifandraisana amin'ny famolavolana FPGA dia mifandray amin'ny ILA probe sy ny fidirana slot. Ireo famantarana sy fifandraisana ireo, mifamatotra amin'ny probe sy ny fidirana amin'ny slot, dia samptarihina amin'ny hafainganam-pandehan'ny famolavolana ary voatahiry amin'ny alàlan'ny chip block RAM. Ny famantarana sy ny fifandraisana amin'ny endrika Versal™ ACAP dia mifandray amin'ny ILA probe sy ny fidirana slot. Ireo famantarana sy fifandraisana mifandray ireo dia sampNitarika tamin'ny hafainganam-pandehan'ny famolavolana mampiasa ny fampidirana famantaranandro fototra ary voatahiry ao anaty fahatsiarovana RAM amin'ny chip. Ireo parameter fototra dia mamaritra ireto manaraka ireto:

• Fanadihadiana maromaro (hatramin'ny 512) sy sakan'ny probe (1 hatramin'ny 1024).
• Slots sy safidy interface tsara.
• Trace sample lalina.
• Ny angona sy/na ny fananana trigger ho an'ny probes.
• Isan'ny fampitahana isaky ny probe.

Ny fifandraisana amin'ny ILA core dia atao amin'ny fampiasana ohatra iray amin'ny AXI Debug Hub izay mifandray amin'ny Control, Interface, and Processing System (CIPS) IP core.

Aorian'ny fampidirana ny famolavolana ao amin'ny Versal ACAP, ampiasao ny rindrambaiko mpandinika lojika Vivado® mba hananganana hetsika miteraka ny fandrefesana ILA. Aorian'ny fisehoan'ny trigger, ny sample buffer dia feno ary ampidirina ao amin'ny mpandinika lojika Vivado. Ianao dia afaka view ity angona ity dia mampiasa ny varavarankely waveform. Ny probe sample sy trigger functionality dia ampiharina ao amin'ny programmable lojika faritra. On-chip block RAM na UltraRAM fahatsiarovana mifototra amin'ny lasibatra fitehirizana nofidinao nandritra ny fanamboarana izay mitahiry ny angon-drakitra mandra-pampakarin'ny rindrambaiko. Tsy ilaina ny fampidiran-dresaka na famoahana ny mpampiasa hanentanana hetsika, fakana angona, na hifandraisana amin'ny fototry ny ILA. Ny ILA core dia afaka manara-maso ny mari-pamantarana amin'ny interface, afaka mampita vaovao momba ny varotra toy ny fifanakalozana miavaka ho an'ny interface AXI4.

ILA Probe Trigger Comparator
Ny fampidirana probe tsirairay dia mifandray amin'ny fampitahana trigger izay afaka manao asa isan-karazany. Amin'ny fotoana fampandehanana ny comparator dia azo apetraka hanao = na != fampitahana. Anisan'izany ny maodely ambaratonga mifanandrify, toy ny X0XX101. Tafiditra ao anatin'izany ihany koa ny fijerena ny fifindran'ny sisiny toy ny sisiny miakatra (R), sisiny mianjera (F), na sisiny (B), na tsy misy tetezamita (N). Ny fampitahana trigger dia afaka manao fampitahana sarotra kokoa, ao anatin'izany ny >, <, ≥, ary ≤.

ZAVA-DEHIBE! Ny fampitahana dia napetraka amin'ny fotoana fandehanana amin'ny alàlan'ny mpandinika lojika Vivado®.

ILA Trigger Condition
Ny toetry ny trigger dia vokatry ny kajy Boolean "AND" na "OR" isaky ny valin'ny fampitahana trigger ILA probe. Amin'ny fampiasana ny mpandinika lojika Vivado®, misafidy ianao na "AND" hanadihady hanetsika probe fampitahana na "OR" azy ireo. Ny firafitry ny "AND" dia miteraka hetsika miteraka rehefa afa-po ny fampitahana ILA rehetra. Ny firafitry ny "OR" dia miteraka fisehoan-javatra miteraka rehefa afa-po ny fampitahana ILA. Ny toetry ny trigger dia ny hetsika trigger ampiasaina amin'ny fandrefesana trace ILA.

Applications

Ny fototry ny ILA dia natao hampiasaina amin'ny rindranasa iray izay mitaky fanamarinana na debugging amin'ny fampiasana Vivado®. Ity sary manaraka ity dia mampiseho CIPS IP core manoratra sy mamaky avy amin'ny AXI block RAM controller amin'ny alàlan'ny AXI Network on Chip (NoC). Ny fototry ny ILA dia mifandray amin'ny harato interface tsara eo amin'ny AXI NoC sy AXI block RAM controller mba hanaraha-maso ny fifanakalozana AXI4 amin'ny mpitantana fitaovana.

Fanomezana alalana sy baiko
Ity module Xilinx® LogiCORE™ IP ity dia omena tsy misy vidiny fanampiny miaraka amin'ny Xilinx Vivado® Design Suite araka ny fepetran'ny fahazoan-dàlana Xilinx End User License.
Fanamarihana: Mba hanamarinana fa mila fahazoan-dàlana ianao dia jereo ny tsanganana License amin'ny IP Catalog. Ny tafiditra dia midika fa misy lisansa iray miaraka amin'ny Vivado® Design Suite; Ny fividianana dia midika fa tsy maintsy mividy fahazoan-dàlana hampiasa ny fototra ianao. Ny fampahalalana momba ny maody IP Xilinx® LogiCORE™ hafa dia azo jerena ao amin'ny pejy Xilinx Intellectual Property. Raha mila fampahalalana momba ny vidiny sy ny fisian'ny maody sy fitaovana IP Xilinx LogiCORE hafa, mifandraisa amin'ny solontenan'ny varotra Xilinx eo an-toerana.

Product Specification

Port Descriptions
Ireto tabilao manaraka ireto dia manome antsipiriany momba ny seranan-tsambo sy ny masontsivana ILA.
ILA Ports

tabilao 1: ILA Ports
Anaran'ny seranan-tsambo	I/O	Description
clk	I	Famantaranandro mamolavola izay famantaranandro rehetra sy lojika fitahirizana.
fangadiana [ – 1:0]	I	Fampidirana port probe. Ny laharana seranan-tsambo probe dia ao anatin'ny 0 hatramin'ny 511. Ny sakan'ny seranan-tsambo (voatondro amin'ny ) dia eo anelanelan'ny 1 ka hatramin'ny 1024. Tsy maintsy manambara ity seranan-tsambo ity ho vector ianao. Ho an'ny seranan-tsambo 1-bit, ampiasao probe [0:0].
trig_out	O	Ny seranan-tsambo trig_out dia azo amboarina na avy amin'ny fepetra trigger na avy amin'ny port trig_in ivelany. Misy fanaraha-maso ny fotoana mihazakazaka avy amin'ny Logic Analyzer mba hifindra eo amin'ny toetry ny trigger sy ny trig_in mba hitondra trig_out.
trig_in	I	Port trigger fampidirana ampiasaina amin'ny rafitra mifototra amin'ny dingana ho an'ny Embedded Cross Trigger. Azo ampifandraisina amin'ny ILA hafa mba hamoronana Trigger cascading.
slot_ _	I	Slot interface tsara. Ny karazana interface tsara dia noforonina mavitrika mifototra amin'ny slot_ _ karazana interface tsara parameter. Ny seranan-tsambo tsirairay ao anatin'ny interface dia azo jerena amin'ny mpitantana ny hardware.
trig_out_ack	I	Fanekena ho trig_out.
trig_in_ack	O	Fanekena amin'ny trig_in.
resetn	I	Karazana fampidirana ILA rehefa apetraka amin'ny 'Interface Monitor', ity seranan-tsambo ity dia tokony ho famantarana famerenam-bola mitovy amin'izany izay mifanaraka amin'ny lojika famolavolana izay mifatotra amin'ny Slot_ _ seranan-tsambon'ny ILA core.
S_AXIS	I/O	seranana azo atao. Ampiasaina amin'ny fampifandraisana tanana amin'ny AXI Debug Hub core rehefa voafantina ao amin'ny Safidy Advanced ny 'Enable AXI4- Stream Interface for Manul Connection to AXI Debug Hub'.
M_AXIS	I/O	seranana azo atao. Ampiasaina amin'ny fampifandraisana tanana amin'ny AXI Debug Hub core rehefa voafantina ao amin'ny 'Safidy Advanced' ny 'Enable AXI4- Stream Interface for Connection Manual to AXI Debug Hub'.

tabilao 1: ILA Ports (tohiny)
Anaran'ny seranan-tsambo	I/O	Description
aresetn	I	seranana azo atao. Ampiasaina amin'ny fampifandraisana tanana amin'ny AXI Debug Hub core rehefa voafantina ao amin'ny 'Safidy Advanced' ny 'Enable AXI4- Stream Interface for Connection Manual to AXI Debug Hub'. Ity seranana ity dia tokony hifanaraka amin'ny seranana reset an'ny AXI Debug Hub.
aclk	I	seranana azo atao. Ampiasaina amin'ny fampifandraisana tanana amin'ny AXI Debug Hub core rehefa voafantina ao amin'ny 'Safidy Advanced' ny 'Enable AXI4- Stream Interface for Connection Manual to AXI Debug Hub'. Ity seranan-tsambo ity dia tokony hifanaraka amin'ny seranana famantaranandro an'ny AXI Debug Hub.

ILA Parameter

tabilao 2: ILA Parameter
fikirana	azo atao TARI-DALANA	Soatoavina saro-takarina	Description
Component_name	Tady misy A–Z, 0–9, ary _ (tsipitsipika)	ila_0	Anaran'ny singa natsangana.
C_NUM_OF_PROBES	1–512	1	Isan'ny seranan-tsambo ILA probe.
C_MEMORY_TYPE	0, 1	0	Kendrena fitahirizana ho an'ny angona voasambotra. 0 mifanitsy amin'ny fanakanana RAM ary 1 mifanitsy amin'ny UltraRAM.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Probe fitahirizana buffer halalin'ny. Ity isa ity dia maneho ny isa ambony indrindra amin'ny samples izay azo tehirizina amin'ny fotoana mihazakazaka ho an'ny fampidirana probe tsirairay.
C_PROBE _WIDTH	1–1024	1	Sakan'ny seranan-tsambo probe . AIZA dia ny seranan-tsambo probe manana sanda avy amin'ny 0 ka hatramin'ny 1,023.
C_TRIGOUT_EN	Marina/Diso	DISO	Mamela ny fampiasa trig out. Ports trig_out sy trig_out_ack no ampiasaina.
C_TRIGIN_EN	Marina/Diso	DISO	Mamela ny trig amin'ny fampiasa. Ports trig_in sy trig_in_ack no ampiasaina.
C_INPUT_PIPE_STAGES	0–6	0	Manampia flops fanampiny amin'ny seranana probe. Ny parameter iray dia mihatra amin'ny seranan-tsambo rehetra.
ALL_PROBE_SAME_MU	Marina/Diso	MARINA	Izany dia manery ny sanda fampitahana mitovy amin'ny singa mitovy amin'izany amin'ny probe rehetra.
C_PROBE _MU_CNT	1–16	1	Isan'ny singa fampitahana (Match) isaky ny probe. Tsy manan-kery izany raha diso ny ALL_PROBE_SAME_MU.
C_PROBE _TYPE	DATA sy TRIGGER, TRIGGER, DATA	DATA sy TRIGGER	Misafidiana probe voafantina hamaritana ny toetry ny trigger na ho an'ny fitahirizana data na ho an'ny roa.
C_ADV_TRIGGER	Marina/Diso	DISO	Mandeha ny safidy trigger mialoha. Izany dia mamela ny milina fanenjehana ary afaka manoratra ny filaharanao manokana ao amin'ny Vivado Logic Analyzer ianao.

tabilao 2: ILA Parameter (tohiny)
fikirana	azo atao TARI-DALANA	Soatoavina saro-takarina	Description
C_NUM_MONITOR_SLOTS	1-11	1	Isan'ny Interface Slots.
Fanamarihana: 1. Voafetra ho 1,024 ny isan'ny isa ambony indrindra amin'ny sanda fampitahana (mifanandrina). Ho an'ny trigger fototra (C_ADV_TRIGGER = FALSE), ny probe tsirairay dia manana singa iray mampitaha (toy ny tamin'ny dikan-teny teo aloha). Fa ho an'ny safidy trigger mialoha (C_ADV_TRIGGER = TRUE), midika izany fa ny probes tsirairay dia mbola afaka misafidy ny isan'ny singa mampitaha sanda avy amin'ny iray ka hatramin'ny efatra. Saingy tsy tokony hihoatra ny 1,024 ny singam-bidy fampitahana rehetra. Midika izany fa raha mila vondrona fampitahana efatra ianao isaky ny probe dia avela hampiasa probe 256 fotsiny ianao.

Mamolavola miaraka amin'ny Core

Ity fizarana ity dia ahitana torolàlana sy fampahalalana fanampiny mba hanamora ny famolavolana miaraka amin'ny fototra.

Famantaranandro
Ny seranan-tsambo fampidirana clk dia ny famantaranandro ampiasain'ny core ILA hanoratana ny soatoavin'ny probe. Ho an'ny vokatra tsara indrindra, dia tokony ho famantarana famantaranandro mitovy amin'izay mifanaraka amin'ny lojikan'ny famolavolana izay mifatotra amin'ny seranan-tsambon'ny ILA. Rehefa mifandray tanana amin'ny AXI Debug Hub, ny famantarana aclk dia tokony hifanaraka amin'ny seranan-tsambo fampidirana famantaranandro AXI Debug Hub.

Mamerina
Rehefa mametraka ILA Input Type amin'ny Interface Monitor ianao, ny seranan-tsambo reset dia tokony ho famantarana famerenana mitovy izay mifanaraka amin'ny lojika famolavolana izay mifandray amin'ny interface.
slot_ _ Ny seranan-tsambon'i ILA core. Ho an'ny fifandraisana amin'ny tanana miaraka amin'ny ivon'ny AXI Debug Hub, ny seranan-tsambo ankehitriny dia tokony hifanaraka amin'ny seranan-tsambo famerenan'ny ivon'ny AXI Debug Hub.

Design Flow dingana
Ity fizarana ity dia manoritsoritra ny fanamboarana sy famokarana ny fototra, ny faneriterena ny fototra, ary ny simulation, synthesis, ary ny dingana fampiharana izay manokana amin'ity IP core ity. Ny fampahalalana amin'ny antsipiriany bebe kokoa momba ny fikorianan'ny famolavolana Vivado® mahazatra sy ny integrator IP dia azo jerena ao amin'ireto torolàlana momba ny mpampiasa Vivado Design Suite manaraka ireto:

• Vivado Design Suite Torolàlana ho an'ny mpampiasa: Famolavolana IP Subsystems mampiasa IP Integrator (UG994)
• Vivado Design Suite Torolàlana ho an'ny mpampiasa: Famolavolana miaraka amin'ny IP (UG896)
• Vivado Design Suite Torolàlana ho an'ny mpampiasa: Fanombohana (UG910)
• Vivado Design Suite Torolàlana ho an'ny mpampiasa: Simulation lojika (UG900)

Manamboatra sy mamorona ny Core

Ity fizarana ity dia ahitana fampahalalana momba ny fampiasana ny fitaovana Xilinx® hanamboarana sy hamoronana ny fototra ao amin'ny Vivado® Design Suite. Raha manamboatra sy mamorona ny fototra ao amin'ny Vivado IP integrator ianao dia jereo ny Vivado Design Suite User Guide: Designing IP Subsystems mampiasa IP Integrator (UG994) ho an'ny fampahalalana amin'ny antsipiriany. Ny IP integrator dia mety hanao kajy ho azy ny soatoavina fanamafisana sasany rehefa manamarina na mamorona ny famolavolana. Raha te hanamarina raha miova ny soatoavina dia jereo ny famaritana ny mari-pamantarana amin'ity toko ity. ny view ny sandan'ny paramètre, tanteraho ny baiko validate_bd_design ao amin'ny console Tcl. Azonao atao ny mampifanaraka ny IP ampiasaina amin'ny famolavolanao amin'ny alàlan'ny famaritana ny soatoavina ho an'ny masontsivana isan-karazany mifandray amin'ny IP core amin'ny fampiasana ireto dingana manaraka ireto:

1.  Safidio ny IP avy amin'ny katalaogy IP.
2.  Kitiho indroa ny IP voafantina na safidio ny baiko Customize IP avy amin'ny bara fitaovana na tsindrio havanana amin'ny menio.

Raha mila fanazavana fanampiny dia jereo ny Vivado Design Suite User Guide: Designing with IP (UG896) sy ny Vivado Design Suite User Guide: Started (UG910). Ny tarehimarika amin'ity toko ity dia sarin'ny Vivado IDE. Mety tsy mitovy amin'ny dikan-teny ankehitriny ny lamina aseho eto.

Mba hidirana amin'ny core dia ataovy izao manaraka izao:

1.  Sokafy tetikasa amin'ny alalan'ny fisafidianana File avy eo Open Project na mamorona tetikasa vaovao amin'ny alalan'ny fisafidianana File avy eo Tetikasa Vaovao ao Vivado.
2.  Sokafy ny katalaogy IP ary mandehana mankany amin'ny taksonomia rehetra.
3. Kitiho indroa ny ILA mba hampiakatra ny anarana fototra Vivado IDE.

General Options Panel
Ity sary manaraka ity dia mampiseho ny tabilao General Options ao amin'ny sehatra Native izay ahafahanao mamaritra ny safidy:

Ity sary manaraka ity dia mampiseho ny tabilao General Options ao amin'ny sehatra AXI izay ahafahanao mamaritra ny safidy:

• Anaran'ny singa: Ampiasao ity saha an-tsoratra ity mba hanomezana anarana maody tokana ho an'ny fototry ny ILA.
• Karazana fampidirana ILA: Ity safidy ity dia mamaritra ny karazana interface na famantarana ILA tokony ho debug. Amin'izao fotoana izao, ny soatoavina ho an'ity mari-pamantarana ity dia "Native Probes", "Interface Monitor" ary "Mixed."
• Isan'ny Probe: Ampiasao ity sehatra an-tsoratra ity hisafidianana ny isan'ny seranan-tsambo amin'ny atiny ILA. Ny laharana manan-kery ampiasaina ao amin'ny Vivado® IDE dia 1 hatramin'ny 64. Raha mila seranan-tsambo mihoatra ny 64 ianao dia mila mampiasa ny fikorianan'ny baiko Tcl mba hamoronana ny fototry ny ILA.
• Slots Interface maromaro (tsy misy afa-tsy amin'ny karazana Interface Monitor sy karazana Mixed): Ity safidy ity dia ahafahanao misafidy ny isan'ny slot interface AXI izay mila mifandray amin'ny ILA.
• Mitovy isan'ny mpampitony ho an'ny seranan-tsambon'ny probe rehetra: Ny isan'ny mpampitony isaky ny probe dia azo amboarina amin'ity tontonana ity. Ny isa mitovy amin'ny comparator ho an'ny probe rehetra dia azo atao amin'ny fisafidianana.

Probe Port Panels
Ity sary manaraka ity dia mampiseho ny tabilao Probe Ports izay ahafahanao mamaritra ny toe-javatra:

• Probe Port Panel: Ny sakan'ny Port Probe tsirairay dia azo amboarina ao amin'ny Probe Port Panels. Ny Probe Port Panel tsirairay dia manana seranana hatramin'ny fito.
• Sakan'ny Probe: Ny sakan'ny Port Probe tsirairay dia azo lazaina. Ny laharana manan-kery dia 1 hatramin'ny 1024.
• Isan'ny Mpampitaha: Ity safidy ity dia alefa raha tsy misy ny safidy "Mitovy isa amin'ny fampitahana ho an'ny seranan-tsambo rehetra". Azo apetraka ny fampitahana ho an'ny probe tsirairay ao anatin'ny 1 hatramin'ny 16.
• Data sy/na Trigger: Ny karazana probe ho an'ny probe tsirairay dia azo apetraka amin'ny fampiasana ity safidy ity. Ny safidy manan-kery dia DATA_and_TRIGGER, DATA ary TRIGGER.
• Safidy fampitahana: Ny karazana fandidiana na fampitahana ho an'ny probe tsirairay dia azo apetraka amin'ny fampiasana ity safidy ity.

Safidy Interface
Ity sary manaraka ity dia mampiseho ny tabilao Interface Options rehefa mifantina ny Interface Monitor na karazana Mixed ho an'ny karazana fampidirana ILA:

• Karazam-pifandraisana: Mpivarotra, Tranomboky, Anarana ary Dikan-teny (VLNV) amin'ny seha-pifandraisana hojeren'ny fototry ny ILA.
• AXI-MM ID Width: Mifidy ny sakan'ny ID ny interface AXI rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• AXI-MM Data Width: Mifidy ny masontsivana mifanandrify amin'ny slot_Mifidy ny sakan'ny data amin'ny interface AXI rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Sakan'ny adiresy AXI-MM: Mifidy ny sakan'ny Adiresy amin'ny interface AXI rehefa ny slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Alefaso ny AXI-MM/Stream Protocol Checker: Alefa ny AXI4-MM na AXI4-Stream protocol checker ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM na AXI4-Stream, izay dia ny laharana slot.
• Alefaso ny Counter Tracking Transaction: Mamela ny fahaiza-manara-maso ny fifampiraharahana amin'ny AXI4-MM.
• Isan'ny fifampiraharahana namaky miavaka: mamaritra ny isan'ny fifampiraharahana voavakiana miavaka isaky ny ID. Ny sandany dia tokony hitovy na lehibe kokoa noho ny isan'ny fifampiraharahana amin'ny vakiteny miavaka ho an'io fifandraisana io.
• Isan'ny asa soratana miavaka: mamaritra ny isan'ny asa soratana miavaka isaky ny ID. Ny sandany dia tokony hitovy na lehibe kokoa noho ny isan'ny fifanakalozam-bola Soraty miavaka ho an'io fifandraisana io.
• Manara-maso ny mari-pamantarana sata APC: Alefaso ny fanaraha-maso ny mari-pamantarana sata APC ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho ny fantsona adiresy mamaky ny AXI ho angon-drakitra: Safidio ny famantarana fantsona adiresy mamaky ho an'ny fitahirizana angona ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho ho Trigger ny fantsona adiresy mamaky ny AXI: Safidio ny famantarana ny fantsona adiresy vakiana mba hamaritana ny fepetra trigger ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho ny fantsona angon-drakitra mamaky AXI ho angon-drakitra: Safidio ny famantarana fantsona vakiana ho an'ny fitahirizana angona ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho ho Trigger ny fantsona angon-drakitra mamaky AXI: Safidio ny famantarana ny fantsona vakiana mba hamaritana ny fepetran'ny trigger ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho ny fantsona adiresy AXI ho an'ny angona: Safidio ny famantarana fantsona fanoratana adiresy ho an'ny fitahirizana angona ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho ho Trigger ny fantsona fanoratana adiresy AXI: Safidio ny famantarana fantsona fanoratana adiresy mba hamaritana ny fepetran'ny trigger ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho amin'ny AXI manoratra fantsona angon-drakitra ho angon-drakitra: Safidio ny sora-baventy famantarana fantsona ho an'ny tanjona fitahirizana angona ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho amin'ny AXI manoratra fantsona angona ho Trigger: Safidio ny sora-baventy famantarana famantarana ho an'ny famaritana ny fepetra trigger ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho amin'ny AXI manoratra fantsona valinteny ho Data: Safidio ny sora-baventy famantarana fantsona ho an'ny fitahirizana angona ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• Ampifanaraho ho Trigger ny fantsona fanoratana valinteny AXI: Safidio ny mari-pamantarana fantsona famaliana hanoratana ny fepetran'ny trigger ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-MM, izay dia ny laharana slot.
• AXI-Stream Tdata Width: Mifidy ny sakan'ny Tdata amin'ny interface AXI-Stream rehefa ny slot_ karazana interface tsara dia namboarina ho AXI-Stream, izay dia ny laharana slot.
• AXI-Stream TID Width: Mifidy ny sakan'ny TID amin'ny interface AXI-Stream rehefa slot_ karazana interface tsara dia namboarina ho AXI-Stream, izay dia ny laharana slot.
• AXI-Stream TUSER Width: Mifidy ny sakan'ny TUSER amin'ny interface AXI-Stream rehefa slot_ karazana interface tsara dia namboarina ho AXI-Stream, izay dia ny laharana slot.
• AXI-Stream TDEST Width: Mifidy ny sakan'ny TDEST amin'ny interface AXI-Stream rehefa slot_ karazana interface tsara dia namboarina ho AXI-Stream, izay dia ny laharana slot.
• Amboary ny famantarana AXIS ho angon-drakitra: Mifidiana famantarana AXI4-Stream ho an'ny fitahirizana data ho an'ny slot
  rehefa slot_ karazana interface tsara dia namboarina ho AXI-Stream aiza dia ny laharana slot.
• Ampifanaraho ho Trigger ny famantarana AXIS: Safidio ny famantarana AXI4-Stream mba hamaritana ny toetry ny trigger ho an'ny slot rehefa slot_ karazana interface tsara dia namboarina ho AXI-Stream, izay dia ny laharana slot.
• Amboary ny Slot ho angona sy/na Trigger: Mifidy famantarana slot tsy AXI mba hamaritana ny toetry ny trigger na ho an'ny fitahirizana data na ho an'ny roa ho an'ny slot. rehefa slot_ karazana interface tsara dia namboarina ho tsy AXI, izay dia ny laharana slot.

Safidy fitahirizana
Ity sary manaraka ity dia mampiseho ny tabilao Storage Options izay ahafahanao misafidy ny karazana kendrena fitahirizana sy ny halalin'ny fitadidiana hampiasaina:

• Tanjona fitahirizana: Ity mari-pamantarana ity dia ampiasaina hisafidianana ny karazana kendrena fitahirizana avy amin'ny menio midina.
• Halalin'ny angon-drakitra: Ity mari-pamantarana ity dia ampiasaina hisafidianana s metyample depth avy amin'ny menio midina.

Advanced Options
Ity sary manaraka ity dia mampiseho ny tabilao Advanced Options:

• Alefaso ny AXI4-Stream Interface ho an'ny fifandraisana an-tanana amin'ny AXI Debug Hub: Rehefa alefa, ity safidy ity dia manome interface AXIS ho an'ny IP mifandray amin'ny AXI Debug Hub.
• Enable Trigger Input Interface: Hamarino ity safidy ity mba ahafahan'ny port input trigger azo atao.
• Enable Trigger Output Interface: Hamarino ity safidy ity mba ahafahan'ny seranan-tsambo mivoaka.
• Input Pipe Stages: Fidio ny isan'ny rejisitra tianao ampiana ho an'ny fanadihadiana hanatsarana ny vokatra fampiharana. Ity parameter ity dia mihatra amin'ny probes rehetra.
• Advanced Trigger: Hamarino mba ahafahan'ny filaharan'ny trigger miorina amin'ny milina fanjakana.

Famoahana vokatra
Raha mila fanazavana fanampiny dia jereo ny Vivado Design Suite User Guide: Designing with IP (UG896).

Manery ny Core

Fepetra takiana
Ny fototra ILA dia misy XDC file izay misy faneriterena lalana diso mifanentana mba hisorohana ny faneriterena be loatra amin'ny lalan'ny fampifanarahana amin'ny sehatra famantaranandro. Antenaina ihany koa fa ny famantarana famantaranandro mifandray amin'ny seranan-tsambo fampidirana clk amin'ny fototr'i ILA dia voafefy tsara amin'ny famolavolanao.

Fifantenana amin'ny fitaovana, fonosana, ary hafainganam-pandeha
Ity fizarana ity dia tsy azo ampiharina amin'ity fototra IP ity.

• Famantaranandro matetika
  Ity fizarana ity dia tsy azo ampiharina amin'ity fototra IP ity.
• Fitantanana ny famantaranandro
  Ity fizarana ity dia tsy azo ampiharina amin'ity fototra IP ity.
• Fametrahana famantaranandro
  Ity fizarana ity dia tsy azo ampiharina amin'ity fototra IP ity.
• BANKY
  Ity fizarana ity dia tsy azo ampiharina amin'ity fototra IP ity.
• Fametrahana Transceiver
  Ity fizarana ity dia tsy azo ampiharina amin'ity fototra IP ity.
• I/O Standard sy Fametrahana
  Ity fizarana ity dia tsy azo ampiharina amin'ity fototra IP ity.

Simulation

Raha mila fampahalalana feno momba ny singa simulation Vivado®, ary koa ny fampahalalana momba ny fampiasana fitaovana avy amin'ny antoko fahatelo tohana, jereo ny Vivado Design Suite User Guide: Logic Simulation (UG900).

Synthesis sy ny fampiharana
Raha mila antsipiriany momba ny synthesis sy ny fampiharana dia jereo ny Vivado Design Suite User Guide: Designing with IP (UG896).

Debugging

Ity fanampim-panazavana ity dia ahitana antsipiriany momba ny loharano azo ao amin'ny Fanohanana Xilinx® webtranokala sy fitaovana debugging. Raha mila fanalahidin'ny fahazoan-dàlana ny IP dia tsy maintsy voamarina ny fanalahidy. Ny fitaovana famolavolana Vivado® dia manana toby fisavana fahazoan-dàlana maromaro ho an'ny fidirana IP nahazo alalana amin'ny alàlan'ny fikorianan'ny. Raha mahomby ny fanamarinana fahazoan-dàlana dia afaka manohy ny famokarana ny IP. Raha tsy izany, mitsahatra amin'ny fahadisoana ny taranaka. Ny toeram-pisavana fahazoan-dàlana dia ampiharina amin'ny alalan'ireto fitaovana manaraka ireto:

• Vivado Synthesis
• Fampiharana Vivado
• write_bitstream (didy Tcl)

ZAVA-DEHIBE! Tsy raharahaina ny haavon'ny fahazoan-dàlana IP amin'ny toby fisavana. Ny fitsapana dia manamarina fa misy fahazoan-dàlana manan-kery. Tsy manamarina ny haavon'ny fahazoan-dàlana IP.

Mitady fanampiana amin'ny Xilinx.com

Mba hanampy amin'ny famolavolana sy ny debug dingana rehefa mampiasa ny fototra, ny Xilinx Support web Ny pejy dia ahitana loharanom-pahalalana lehibe toy ny antontan-taratasy momba ny vokatra, naoty famoahana, antontan-taratasy valiny, fampahalalana momba ireo olana fantatra, ary rohy hahazoana fanohanana vokatra fanampiny. Ny Xilinx Community Forums dia misy ihany koa izay ahafahan'ny mpikambana mianatra, mandray anjara, mizara ary mametraka fanontaniana momba ny vahaolana Xilinx.

tahirin-kevitra
Ity torolàlana momba ny vokatra ity no antontan-taratasy fototra mifandray amin'ny fototra. Ity torolàlana ity, miaraka amin'ny antontan-taratasy mifandraika amin'ny vokatra rehetra manampy amin'ny fizotran'ny famolavolana, dia hita ao amin'ny Fanohanana Xilinx web pejy na amin'ny fampiasana ny Xilinx® Documentation Navigator. Ampidino ny Xilinx Documentation Navigator avy amin'ny pejy Downloads. Raha mila fanazavana fanampiny momba ity fitaovana ity sy ireo endri-javatra misy, sokafy ny fanampiana an-tserasera aorian'ny fametrahana.

Valiny Records
Ny Valiny Records dia ahitana fampahalalana momba ny olana sedraina matetika, fampahalalana mahasoa momba ny famahana ireo olana ireo, ary izay olana fantatra amin'ny vokatra Xilinx. Ny Valiny Records dia noforonina sy tehirizina isan'andro mba hahazoana antoka fa ny mpampiasa dia afaka mahazo ny fampahalalana marina indrindra misy. Valiny ny rakitsoratra ho an'ity fototra ity dia azo jerena amin'ny alàlan'ny fampiasana ny boaty Search Support amin'ny fanohanana Xilinx lehibe web pejy. Mba hampitomboana ny valin'ny fikarohanao dia ampiasao ny teny fanalahidy toy ny:

• Anaran'ny vokatra
• Hafatra momba ny fitaovana
• Famintinana ny olana sedraina

Misy fikarohana sivana azo atao aorian'ny fiverenana amin'ny valiny mba hikendry bebe kokoa ny valiny.

Tohana ara-teknika
Xilinx dia manome fanohanana ara-teknika amin'ny Xilinx Community Forums ho an'ity vokatra LogiCORE™ IP ity rehefa ampiasaina araka ny voalaza ao amin'ny antontan-taratasy momba ny vokatra. Xilinx dia tsy afaka miantoka ny fotoana, ny fiasa, na ny fanohanana raha manao ireto manaraka ireto ianao:

• Ampiharo ny vahaolana amin'ny fitaovana tsy voafaritra ao amin'ny antontan-taratasy.
• Amboary ny vahaolana mihoatra izay avela ao amin'ny antontan-taratasin'ny vokatra.
• Ovay izay ampahany amin'ny endrika misy soratra hoe AZA OVY.

Raha te hametraka fanontaniana dia midira ao amin'ny Xilinx Community Forums.

Loharano fanampiny sy filazana ara-dalàna

Xilinx Resources
Raha mila loharano fanohanana toy ny Valiny, Documentation, Downloads, ary Forums, jereo ny Fanohanana Xilinx.

Documentation Navigator sy Design Hubs
Xilinx® Documentation Navigator (DocNav) dia manome fidirana amin'ireo antontan-taratasy, horonan-tsary, ary loharano fanohanana Xilinx, izay azonao sivana sy karohina mba hahitana fampahalalana. Hanokatra DocNav:

• • Avy amin'ny Vivado® IDE, mifidiana Help → Documentation and Tutorials.
  • Ao amin'ny Windows, safidio ny Start → All Programs → Xilinx Design Tools → DocNav.
  • Ao amin'ny Linux command prompt, midira docnav.

Ny Xilinx Design Hubs dia manome rohy mankany amin'ny antontan-taratasy karakarain'ny asa famolavolana sy lohahevitra hafa, izay azonao ampiasaina hianarana hevi-dehibe sy hamahana ireo fanontaniana apetraka matetika. Raha te hiditra amin'ny Design Hubs:

• Ao amin'ny DocNav, tsindrio ny Design Hubs View tabilao.
• Ao amin'ny Xilinx webtranonkala, jereo ny pejy Design Hubs.

Fanamarihana: Raha mila fanazavana fanampiny momba ny DocNav, jereo ny pejy Documentation Navigator ao amin'ny Xilinx website.

References
Ireo antontan-taratasy ireo dia manome fitaovana fanampiny ilaina miaraka amin'ity torolàlana ity:

1.  Vivado Design Suite Torolàlana ho an'ny mpampiasa: Fandaharana sy Debugging (UG908)
2. Vivado Design Suite Torolàlana ho an'ny mpampiasa: Famolavolana miaraka amin'ny IP (UG896)
3. Vivado Design Suite Torolàlana ho an'ny mpampiasa: Famolavolana IP Subsystems mampiasa IP Integrator (UG994)
4. Vivado Design Suite Torolàlana ho an'ny mpampiasa: Fanombohana (UG910)
5. Vivado Design Suite Torolàlana ho an'ny mpampiasa: Simulation lojika (UG900)
6. Vivado Design Suite Torolàlana ho an'ny mpampiasa: Fampiharana (UG904)
7. ISE mankany Vivado Design Suite Torolàlana momba ny fifindra-monina (UG911)
8. AXI Protocol Checker LogiCORE IP Product Guide (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP Product Guide (PG145)

Tantara fanavaozana
Ity tabilao manaraka ity dia mampiseho ny tantaran'ny fanavaozana an'ity antontan-taratasy ity.

Faritra	Famintinana ny fanavaozana
11/23/2020 Dikan-teny 1.1
Famoahana voalohany.	N / A

Vakio azafady: Fampandrenesana ara-dalàna manan-danja
Ny fampahalalana ambara aminao eto (ny "fitaovana") dia omena ho an'ny fisafidianana sy fampiasana ny vokatra Xilinx irery ihany. Amin'ny halehiben'ny fetran'ny lalàna manan-kery: (1) Ny fitaovana dia natao ho azo "TOY IZAY" ary miaraka amin'ny lesoka rehetra, Xilinx dia mandà ny antoka SY NY FEPETRA REHETRA, NA TSY MISY AZO ATAO, TSY MISY AZO ATAO, TSY MISY -FANDROSOANA, NA FIKAMBANA HO AN'NY TANJONA IZAY ; ary (2) Xilinx dia tsy ho tompon'andraikitra (na amin'ny fifanarahana na amin'ny tort, ao anatin'izany ny tsy firaharahiana, na eo ambanin'ny teoria hafa momba ny andraikitra) amin'ny fatiantoka na fahasimbana amin'ny karazana na toetra rehetra mifandraika amin'ny, mipoitra eo ambanin'ny, na mifandray amin'ny fitaovana. (anisan'izany ny fampiasanao ny fitaovana), ao anatin'izany ny fatiantoka mivantana, ankolaka, manokana, tsy misy dikany, na vokatry ny fahavoazana na fahasimbana (anisan'izany ny fahaverezan'ny angon-drakitra, ny tombony, ny sitrapo, na ny karazana fatiantoka na fahasimbana vokatry ny hetsika rehetra natao. avy amin'ny antoko fahatelo) na dia efa azo vinavinaina mialoha aza ny fahasimbana na ny fatiantoka na ny Xilinx dia efa nanoro hevitra ny mety hisian'izany.

Xilinx dia tsy manana adidy hanitsy izay lesoka voarakitra ao amin'ny Materials na hampandre anao momba ny fanavaozana ny Materials na ny vokatra voafaritra. Tsy azonao atao ny mamerina, manova, mizara, na mampiseho ampahibemaso ny fitaovana raha tsy misy fanekena an-tsoratra mialoha. Ny vokatra sasany dia miankina amin'ny fepetra sy fepetra amin'ny fiantohana voafetra an'i Xilinx, azafady jereo ny Fepetran'ny varotra Xilinx izay mety ho viewed amin'ny https://www.xilinx.com/legal.htm#tos; Ny cores IP dia mety iharan'ny fepetra fiantohana sy fanohanana voarakitra ao amin'ny fahazoan-dàlana navoakan'i Xilinx anao. Ny vokatra Xilinx dia tsy natao na natao ho tsy azo antoka na hampiasaina amin'ny fampiharana rehetra mitaky fampandehanana tsy mahomby; ianao irery no miantoka ny risika sy ny andraikitra amin'ny fampiasana ny vokatra Xilinx amin'ny fampiharana manakiana toy izany, azafady jereo ny Fepetran'ny varotra Xilinx izay mety ho viewed amin'ny https://www.xilinx.com/legal.htm#tos.
Ity antontan-taratasy ity dia misy fampahalalana mialoha ary azo ovaina tsy misy fampandrenesana. Ny fampahalalana omena eto dia mifandraika amin'ny vokatra sy/na serivisy mbola tsy azo amidy, ary omena fotsiny ho an'ny fampahalalam-baovao ary tsy natao, na ho raisina ho toy ny tolotra amidy na andrana ara-barotra ny vokatra sy/na serivisy resahina. eto.

FAMPIASANA AUTOMOTIF
Ny vokatra fiara (voatondro ho "XA" ao amin'ny laharan'ny Ampahany) dia tsy azo antoka hampiasaina amin'ny fanaparitahana AIRbags na hampiasaina amin'ny fampiharana izay misy fiantraikany amin'ny fanaraha-maso ny fiara ("FAMPIANARANA FAHASALAMANA") RAHA MISY FAHAGAGANA FAHAGAGANA. Miaraka amin'ny ISO 26262 AUTOMOTIVE SAFETY STANDARD ("DESIGN SAFETY"). MIALOHAN'NY FAMPIANARANA NA FIZARANA NY RAFITRA IZAY MANDRAKIZAY VOKATRA, DIA HENDRIKA TANTERAKA NY RAFITRA IZANY HO AN'NY FIKAMBANANA. NY FAMPIANARANA NY FAMPIANARANA AMIN'NY FAMPIASANA FAHASALAMANA TSY MISY MAFY FAHASALAMANA DIA TANTERAKA AMIN'NY MPIHANY, IHANY IHANY AMIN'NY LALANA SY NY FANDAHARANA MIFAMPANDROSOANA NY FAMERERANA AMIN'NY ARA-BOKA.
Copyright 2020 Xilinx, Inc. Xilinx, ny logo Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq, ary ireo marika voatondro hafa tafiditra ato dia mariky ny Xilinx any Etazonia sy any amin'ny firenena hafa. Ny marika hafa rehetra dia fananan'ny tompony tsirairay avy.PG357 (v1.1) 23 Novambra 2020, ILA miaraka amin'ny AXI4-Stream Interface v1.1
Download PDF: Xilinx AXI4-Stream Integrated Logic Analyzer Guide

References

• User Manual