Xilinx AXI4-Stream Integrated Logic Analyzer Guide

The Integrated Logic Analyzer (ILA) nwere AXI4-Stream Interface core bụ IP nke nwere ike ịhazigharị mgbagha nke enwere ike iji nyochaa akara dị n'ime na oghere nke imewe. Isi ILA na-agụnye ọtụtụ atụmatụ dị elu nke ndị na-enyocha mgbagha ọgbara ọhụrụ, gụnyere ihe nrịbama boolean na ntụgharị ihu. Isi isi na-enyekwa njikwa nrụzi interface na ike nleba anya yana ịlele protocol maka AXI na AXI4-Stream nwere ebe nchekwa. N'ihi na ILA isi bụ synchronous imewe na-nyocha, niile imewe elekere mgbochi na-etinyere gị imewe na-etinyere na components nke ILA isi. Iji debug interfaces n'ime imewe, ILA IP kwesịrị ka agbakwunyere a ngọngọ imewe na Vivado® IP integrator. N'otu aka ahụ, AXI4 / AXI4-Stream protocol ịlele nhọrọ nwere ike nyeere maka ILA IP na IP integrator. Enwere ike igosipụta mmebi iwu n'ụdị ebili mmiri viewnke Vivado Logic analyzer.

Atụmatụ

Ọnụọgụ ọdụ ụgbọ mmiri nyocha na obosara nyocha nke onye ọrụ-ahọpụtara.

Ebumnuche nchekwa nhọrọ nke onye ọrụ dị ka igbochi RAM na UltraRAM
Enwere ike ijikọ ọdụ ụgbọ mmiri nyocha ọtụtụ n'ime otu ọnọdụ akpalite.

Oghere AXI nwere ike ịhọpụta onye ọrụ iji mebie oghere AXI n'ime imewe.
Nhọrọ nhazi maka oghere AXI gụnyere ụdị interface na trace sample omimi.

Data na ịkpalite ihe onwunwe maka nyocha.
Ọnụ ọgụgụ nke comparators na obosara maka nyocha ọ bụla na ọdụ ụgbọ mmiri nke ọ bụla n'ime oghere.

Ntinye/mpụta ihe na-akpalite obe.
Pipelining nwere ike ịhazi maka nyocha ntinye.

Nyochaa protocol AXI4-MM na AXI4-Stream.

Maka ozi ndị ọzọ gbasara isi ILA, lee Vivado Design Suite User Guide: Programming and Debugging (UG908).

Eziokwu IP

LogiCORE™ IP Tebụl Eziokwu
Nkọwapụta isi
Ezinụlọ ngwaọrụ akwadoro1	Versal™ ACAP
Ihe ntanetị ndị ọrụ akwadoro	IEEE Standard 1149.1 - JTAG
Enyere ya na Core
Nhazi Files	RTL
Example Design	Verilog
Nwalee oche	Enyereghị ya
Mgbochi File	Ihe mgbochi Xilinx® (XDC)
Ụdị ịme anwansị	Enyereghị ya
Onye ọkwọ ụgbọ ala S/W na-akwado	N/A
Nleba anya Nhazi2
Ntinye imewe	Vivado® Design Suite
ịme anwansị	Maka simulators akwadoro, hụ nke a Ngwá ọrụ Xilinx: Ntuziaka ndetu mwepụta.
Synthesis	Vivado Synthesis
Nkwado
All Vivado IP mgbanwe ndekọ	Master Vivado IP mgbanwe ndekọ: 72775
Nkwado Xilinx web ibe
ndetu: 1. Maka ndepụta zuru oke nke ngwaọrụ akwadoro, lee Vivado® IP katalọgụ. 2. N'ihi na akwado nsụgharị nke ngwaọrụ, ịhụ na Ngwá ọrụ Xilinx: Ntuziaka ndetu mwepụta.

gafereview

Na-agagharị ọdịnaya site na usoro imewe
A haziri akwụkwọ Xilinx® gburugburu usoro nhazi ọkọlọtọ iji nyere gị aka ịchọta ọdịnaya dị mkpa maka ọrụ mmepe gị ugbu a. Akwụkwọ a na-ekpuchi usoro nhazi ndị a:

Akụrụngwa, IP na Platform Development: Ịmepụta ihe mgbochi PL IP maka ikpo okwu ngwaike, ịmepụta kernel PL, simulation arụ ọrụ subsystem, na nyochaa oge Vivado®, iji ihe onwunwe, na mmechi ike. Na-agụnye ịmepụta ikpo okwu ngwaike maka ntinye usoro. Isiokwu ndị dị n'akwụkwọ a na-emetụta usoro nhazi a gụnyere:
Nkọwa Port

Ịkpọchi ma malitegharịa
Ịhazi na ịmepụta Core

Core Overview
A na-ejikọta akara ngosi na oghere dị na imewe FPGA na nyocha ILA na ntinye oghere. Ihe nrịbama na oghere ndị a, jikọtara na nyocha na ntinye oghere n'otu n'otu, bụ sampduru na imewe ọsọ na-echekwara site na iji on-chip block RAM. A na-ejikọta akara ngosi na oghere dị na nhazi ACAP Versal™ na nyocha ILA na ntinye oghere. Ihe nrịbama na oghere ndị a agbakwunyere bụ sampduru n'ọsọ imewe site na iji ntinye elekere isi wee chekwaa na ebe nchekwa RAM na-egbochi. Isi parampat na-akọwapụta ihe ndị a:

Ọnụọgụ nyocha (ruo 512) yana obosara nyocha (1 ruo 1024).

A ọnụ ọgụgụ nke ohere mpere na interface nhọrọ.
Chọpụta sample omimi.

Data na/ma ọ bụ kpalite akụrụngwa maka nyocha.
Ọnụọgụ nke comparators maka nyocha ọ bụla.

A na-eme mkparịta ụka na isi ILA site na iji ihe atụ nke AXI Debug Hub na-ejikọta na Control, Interface, and Processing System (CIPS) IP core.

Mgbe imewe na-kwajuru n'ime Versal ACAP, na-eji Vivado® mgbagha analyzer software melite ihe omume na-akpalite maka ILA nha. Mgbe mkpalite ahụ mechara, sampAjuju ihe nchekwa leta ma bulite ya na nyocha mgbagha Vivado. Ị nwere ike view data a na-eji windo waveform. Ihe nyocha sampA na-emejuputa atumatu le na trigger na mpaghara mgbagha mmemme. Ihe mgbochi RAM ma ọ bụ ebe nchekwa UltraRAM on-chip dabere na ebumnuche nchekwa ị họọrọ n'oge nhazi nke na-echekwa data ahụ ruo mgbe ngwanro bulitere ya. Enweghị ntinye ma ọ bụ mmepụta onye ọrụ achọrọ iji kpalite mmemme, weghara data, ma ọ bụ iji kparịta ụka na isi ILA. ILA isi bụ ike nlekota interface-larịị akara, ọ nwere ike ibuga azụmahịa-larịị ozi dị ka pụtara ìhè azụmahịa maka AXI4 interfaces.

ILA Probe Trigger Comparator
Ntinye nyocha ọ bụla na-ejikọta ya na comparator nke nwere ike ịrụ ọrụ dị iche iche. N'oge ọsọ, enwere ike ịtọ comparator ka ọ rụọ = ma ọ bụ != ntụnyere. Nke a gụnyere ụkpụrụ nha nha nha, dịka X0XX101. Ọ na-agụnye ịchọpụta ntụgharị ihu dị ka ịrị elu (R), ọdịda ọdịda (F), ma ọ bụ ihu (B), ma ọ bụ enweghị mgbanwe (N). Onye na-atụnye ihe na-akpalite nwere ike ịme ntụnyere ndị dị mgbagwoju anya, gụnyere >, <, ≥, na ≤.

Ọ dị mkpa! A na-edozi ihe atụnyere n'oge ịgba ọsọ site na nyocha mgbagha Vivado®.

Ọnọdụ ILA na-akpalite
Ọnọdụ akpalite bụ nsonaazụ nke Boolean “NA” ma ọ bụ “OR” nke ọ bụla n'ime nsonaazụ ILA nyocha na-akpata comparator. Iji Vivado® logic analyzer, ị na-ahọrọ ma ị ga-eme "NA" ịkpalite comparators nyocha ma ọ bụ "OR" ha. Ntọala “NA” na-ebute ihe na-akpalite mgbe afọ ojuju ntụle nyocha ILA niile. Ntọala "OR" na-akpata ihe omume mgbe afọ ọ bụla n'ime ntụnyere nyocha ILA nwere afọ ojuju. Ọnọdụ na-akpalite bụ ihe omume na-akpalite ejiri maka nhụta ILA.

Ngwa

Emebere ILA isi ka ejiri ya mee ihe na ngwa chọrọ nkwenye ma ọ bụ debugging site na iji Vivado®. Ọnụ ọgụgụ na-esonụ na-egosi CIPS IP isi na-ede ma na-agụ site na AXI ngọngọ RAM njikwa site na AXI Network on Chip (NoC). A na-ejikọta isi ILA na ntanetị interface n'etiti AXI NoC na AXI block RAM njikwa iji nyochaa azụmahịa AXI4 na njikwa ngwaike.

Ikikere na ịtụ
A na-enye modul Xilinx® LogiCORE™ IP n'enweghị ọnụ ahịa yana Xilinx Vivado® Design Suite n'okpuru usoro ikikere onye ọrụ Xilinx.
Mara: Iji nyochaa na ịchọrọ ikike, lelee kọlụm ikike nke katalọgụ IP. Gụnyere pụtara na a gụnyere ikike na Vivado® Design Suite; Ịzụta pụtara na ị ga-azụrịrị ikikere iji isi ihe. Ozi gbasara modul Xilinx® LogiCORE™ IP ndị ọzọ dị na ibe oge ọgụgụ isi Xilinx. Maka ozi gbasara ịnye ọnụahịa na nnweta nke modul na ngwaọrụ IP Xilinx LogiCORE ndị ọzọ, kpọtụrụ onye na-ere ahịa Xilinx mpaghara gị.

Nkọwapụta ngwaahịa

Nkọwa Port
Tebụl ndị a na-enye nkọwa gbasara ọdụ ụgbọ mmiri ILA na paramita.
ọdụ ụgbọ mmiri ILA

Tebụl 1: ọdụ ụgbọ mmiri ILA
Aha Port	I/O	Nkọwa
klk	I	Elekere chepụta nke na-emechi ihe mkpali na nchekwa nchekwa niile.
nyocha [ - 1:0]	I	Nyochaa ntinye ọdụ ụgbọ mmiri. Nọmba ọdụ ụgbọ mmiri nyocha dị n'ogo site na 0 ruo 511. Ogologo ọdụ ụgbọ mmiri nyocha (pụtara ya ) dị n'etiti 1 ruo 1024. Ị ga-ekwupụtarịrị ọdụ ụgbọ mmiri a dị ka vector. Maka ọdụ ụgbọ mmiri 1-bit, jiri nyocha [0:0]
trig_out	O	Enwere ike iwepụta ọdụ ụgbọ mmiri trig_out site na ọnọdụ mkpata ma ọ bụ site na ọdụ ụgbọ mmiri trig_in dị na mpụga. Enwere njikwa oge na-agba ọsọ site na Logic Analyzer ka ịgbanwee n'etiti ọnọdụ akpalite na trig_in iji chụpụ trig_out.
trig_in	I	Ọdụ ụgbọ mmiri ntinye ntinye ejiri n'usoro dabere na usoro maka Embedded Cross Trigger. Enwere ike ijikọ na ILA ọzọ ka ịmepụta cascading Trigger.
oghere_ _	I	Oghere oghere. Ụdị nke interface a na-emepụta nke ọma dabere na oghere_ _ interface ụdị paramita. Ọdụ ụgbọ mmiri dị n'ime oghere dị maka nleba anya na njikwa ngwaike.
trig_out_ack	I	Nkwenye na trig_out.
trig_in_ack	O	Nkwenye na trig_in.
tọgharịa	I	Ụdị ntinye ILA mgbe atọrọ na 'Interface Monitor', ọdụ ụgbọ mmiri a kwesịrị ịbụ otu mgbama nrụpụta nke na-ejikọta ya na mgbagha nhazi nke etinyere na oghere. _ ọdụ ụgbọ mmiri nke isi ILA.
S_AXIS	I/O	ọdụ ụgbọ mmiri nhọrọ. Ejiri ya maka njikọ aka na AXI Debug Hub core mgbe ahọpụtara 'Kwado AXI4-Stream Interface maka Njikọ Manul na AXI Debug Hub' na Nhọrọ di elu.
M_AXIS	I/O	ọdụ ụgbọ mmiri nhọrọ. Ejiri ya maka njikọ aka na AXI Debug Hub core mgbe 'Kwado AXI4-Stream Interface maka Njikọ aka na AXI Debug Hub' ka ahọpụtara na 'Nhọrọ dị elu'.

Tebụl 1: ọdụ ụgbọ mmiri ILA (Gaa n'ihu)
Aha Port	I/O	Nkọwa
ewepụtara	I	ọdụ ụgbọ mmiri nhọrọ. Ejiri ya maka njikọ aka na AXI Debug Hub core mgbe 'Kwado AXI4-Stream Interface maka Njikọ aka na AXI Debug Hub' ka ahọpụtara na 'Nhọrọ dị elu'. Ọdụ ụgbọ mmiri a kwesịrị ịmekọrịta yana ọdụ ụgbọ nrụpụta AXI Debug Hub.
akp	I	ọdụ ụgbọ mmiri nhọrọ. Ejiri ya maka njikọ aka na AXI Debug Hub core mgbe 'Kwado AXI4-Stream Interface maka Njikọ aka na AXI Debug Hub' ka ahọpụtara na 'Nhọrọ dị elu'. Ọdụ ụgbọ mmiri a kwesịrị ịmekọrịta yana ọdụ ụgbọ mmiri AXI Debug Hub.

ILA Parameters

Tebụl 2: ILA Parameters
Oke	kwere ekwe Ụkpụrụ	Ụkpụrụ ndabere	Nkọwa
Akụkụ_Aha	eriri nwere A–Z, 0–9, na _ (mesiri)	ila_0	Aha akụrụngwa ngwa ngwa.
C_NUM_OF_PROBES	1–512	1	Ọnụọgụ ọdụ ụgbọ mmiri nyocha ILA.
C_MEMORY_TYPE	0, 1	0	Ebumnuche nchekwa maka data ewepụtara. 0 kwekọrọ na igbochi RAM na 1 kwekọrọ na UltraRAM.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Nyocha omimi ihe nchekwa nchekwa. Nọmba a na-anọchi anya ọnụọgụ kacha nke sampEnwere ike ịchekwa ya n'oge agba ọsọ maka ntinye nyocha ọ bụla.
C_PROBE _WIDTH	1–1024	1	Ogologo ọdụ ụgbọ mmiri nyocha . Ebee bụ ọdụ ụgbọ mmiri nyocha nwere uru site na 0 ruo 1,023.
C_TRIGOUT_EN	Eziokwu/Ụgha	Ụgha	Na-enyere aka ịchụpụ ọrụ ahụ. A na-eji ọdụ ụgbọ mmiri trig_out na trig_out_ack.
C_TRIGIN_EN	Eziokwu/Ụgha	Ụgha	Na-eme ka trig na arụ ọrụ. A na-eji ọdụ ụgbọ mmiri trig_in na trig_in_ack.
C_INPUT_PIPE_STAGES	0–6	0	Tinye mgbakwunye flops na ọdụ ụgbọ mmiri nyocha. Otu oke na-emetụta ọdụ ụgbọ mmiri nyocha niile.
ALL_PROBE_SAME_MU	Eziokwu/Ụgha	EZIOKWU	Nke a na-amanye otu ihe atụnyere nkeji uru (nkeji egwuregwu) na nyocha niile.
C_PROBE _MU_CNT	1–16	1	Ọnụọgụ nke nkeji bara uru (Dakọtara) kwa nyocha. Nke a bara uru naanị ma ọ bụrụ na ALL_PROBE_SAME_MU bụ FALSE.
C_PROBE _Ụdị	DATA na TRIGGER, TRIGGER, DATA	DATA na TRIGGER	Ka ịhọrọ nyocha ahọpụtara maka ịkọwapụta ọnọdụ mkpalite ma ọ bụ maka ebumnuche nchekwa data ma ọ bụ maka ha abụọ.
C_ADV_TRIGGER	Eziokwu/Ụgha	Ụgha	Na-akwado nhọrọ mkpalite ụzọ. Nke a na-enyere igwe steeti aka ma ị nwere ike ide usoro mkpalite gị na Vivado Logic Analyzer.

Tebụl 2: ILA Parameters (Gaa n'ihu)
Oke	kwere ekwe Ụkpụrụ	Ụkpụrụ ndabere	Nkọwa
C_NUM_MONITOR_SLOTS	1-11	1	Ọnụọgụ oghere Interface.
ndetu: 1. Ọnụ ọgụgụ kachasị nke ọnụ ahịa ntụnyere (egwuregwu) ejedebere na 1,024. Maka ihe mkpalite bụ isi (C_ADV_TRIGGER = FALSE), nyocha nke ọ bụla nwere otu uru bara uru (dị ka ọ dị na ụdị mbụ). Mana maka nhọrọ mkpalite ụzọ (C_ADV_TRIGGER = TRUE), nke a pụtara na nyocha onye ọ bụla ka nwere ike ịnwe nhọrọ ọnụọgụ ọnụọgụ ọnụọgụgụ site na otu ruo anọ. Mana nkeji ọnụ ahịa ha niile ekwesịghị ịfe karịa 1,024. Nke a pụtara, ọ bụrụ na ịchọrọ nkeji ntụnyere anọ n'otu nyocha, a na-ahapụ gị ka ị jiri naanị nyocha 256.

Iji Core emebe ya

Nkebi a gụnyere ntuziaka na ozi agbakwunyere iji kwado imewe ya na isi.

Ịkpọchi
Ọdụ ụgbọ mmiri ntinye clk bụ elekere nke isi ILA na-eji edebanye ụkpụrụ nyocha. Maka nsonaazụ kacha mma, ọ kwesịrị ịbụ otu mgbama elekere nke na-ejikọta ya na mgbagha imewe nke etinyere na ọdụ ụgbọ mmiri nyocha nke isi ILA. Mgbe iji aka na-ejikọta ya na AXI Debug Hub, mgbama aclk kwesịrị ịmekọrịta na ọdụ ụgbọ mmiri ntinye elekere AXI Debug Hub.

Ntughari
Mgbe ịtọlite ụdị ntinye ILA na nyocha Interface, ọdụ ụgbọ mmiri nrụpụta kwesịrị ịbụ otu mgbama nrụpụta nke na-emekọrịtara ọnụ na ebumnuche imewe nke ejikọtara ya na ya.
oghere_ _ ọdụ ụgbọ mmiri nke ILA isi. Maka njikọ akwụkwọ ntuziaka na AXI Debug Hub core, ọdụ ụgbọ mmiri dị ugbu a kwesịrị ịmekọrịta na ọdụ nrụpụta nke isi AXI Debug Hub.

Imepụta Usoro Usoro
Akụkụ a na-akọwa nhazi na ịmepụta isi, na-egbochi isi, na ịme anwansị, njikọ, na mmejuputa usoro ndị akọwapụtara na isi IP a. Enwere ike ịhụ ozi zuru ezu gbasara ọkọlọtọ Vivado® ọkọlọtọ na ihe ntinye IP na ntuziaka onye ọrụ Vivado Design Suite ndị a:

Ntuziaka onye ọrụ Vivado Design Suite: Ịmepụta sistemu IP site na iji IP Integrator (UG994)
Ntuziaka onye ọrụ Vivado Design Suite: Ime ya na IP (UG896)
Ntuziaka onye ọrụ Vivado Design Suite: Mmalite (UG910)
Ntuziaka onye ọrụ Vivado Design Suite: Logic Simulation (UG900)

Ịhazi na ịmepụta Core

Akụkụ a gụnyere ozi gbasara iji ngwaọrụ Xilinx® hazie yana mepụta isi na Vivado® Design Suite. Ọ bụrụ na ị na-ahazi ma na-emepụta ihe bụ isi na Vivado IP integrator, lee Vivado Design Suite User Guide: Ịmepụta IP Subsystems site na iji IP Integrator (UG994) maka ozi zuru ezu. IP integrator nwere ike na-akpa aka gbakọọ ụfọdụ nhazi ụkpụrụ mgbe nkwado ma ọ bụ na-emepụta imewe. Iji lelee ma ụkpụrụ a na-agbanwe, hụ nkọwa nke oke n'isiakwụkwọ a. Iji view uru paramita, mee iwu validate_bd_design na Tcl console. Ị nwere ike hazie IP maka ojiji na imewe gị site na ịkọwa ụkpụrụ maka akụkụ dị iche iche jikọtara na isi IP site na iji usoro ndị a:

Họrọ IP site na katalọgụ IP.
Pịa IP ahọpụtara ugboro abụọ ma ọ bụ họrọ ahaziri iwu IP site na ogwe ngwaọrụ ma ọ bụ pịa aka nri na menu.

Maka nkọwapụta, lee ntuziaka onye ọrụ Vivado Design Suite: Ime ya na IP (UG896) yana ntuziaka onye ọrụ Vivado Design Suite: Mmalite (UG910). Ọnụ ọgụgụ dị na isiakwụkwọ a bụ ihe atụ nke Vivado IDE. Nhazi nke egosiri ebe a nwere ike ịdị iche na ụdị dị ugbu a.

Iji nweta isi, mee ihe ndị a:

Mepee oru ngo site na ịhọrọ File wee mepee Project ma ọ bụ mepụta ọrụ ọhụrụ site na ịhọrọ File wee New Project na Vivado.
Mepee katalọgụ IP wee gaa na taxonomies ọ bụla.

Pịa ILA ugboro abụọ iji weta isi aha Vivado IDE.

Ogwe nhọrọ izugbe
Ọgụgụ na-egosi taabụ Nhọrọ izugbe na ntọala ala nke na-enye gị ohere ịkọwa nhọrọ ndị a:

Ọnụ ọgụgụ na-esonụ na-egosi taabụ Nhọrọ General na ntọala AXI nke na-enye gị ohere ịkọwa nhọrọ ndị a:

Akụrụngwa Aha: Jiri mpaghara ederede a iji nye aha modul pụrụ iche maka isi ILA.

Ụdị ntinye ILA: Nhọrọ a na-akọwapụta ụdị interface ma ọ bụ akara ILA kwesịrị ịmebi. Ugbu a, ụkpụrụ maka oke a bụ "Nchọpụta Native", "Interface Monitor" na "Mixed."
Ọnụọgụ nyocha: Jiri mpaghara ederede họrọ ọnụ ọgụgụ ọdụ ụgbọ mmiri nyocha na isi ILA. The nti nso na-eji na Vivado® IDE bụ 1 ka 64. Ọ bụrụ na ị chọrọ karịa 64 probe ọdụ ụgbọ mmiri, i kwesịrị iji Tcl iwu eruba n'ịwa ILA isi.
Ọnụ ọgụgụ nke oghere Interface (naanị dị na ụdị Interface Monitor na ụdị agwakọta): Nhọrọ a na-enye gị ohere ịhọrọ ọnụọgụ oghere AXI nke kwesịrị ijikọ na ILA.

Otu ọnụ ọgụgụ nke ndị na-atụnyere maka ọdụ ụgbọ mmiri nyocha niile: Enwere ike ịhazi ọnụọgụ ndị comparators kwa nyocha na panel a. Enwere ike ịgbanye otu ọnụọgụ ndị comparators maka nyocha niile site na ịhọrọ.

Nyocha Port Panel
Ọnụ ọgụgụ na-esonụ na-egosi taabụ Probe Ports nke na-enye gị ohere ịkọwa ntọala:

Panel Port Probe: Enwere ike ịhazi obosara nke ọdụ ụgbọ mmiri nyocha ọ bụla na Panel Port Probe. Panel Port Probe ọ bụla nwere ọdụ ụgbọ mmiri ruru asaa.
Ogologo Nchọpụta: Enwere ike ịkpọ obosara ọdụ ụgbọ mmiri ọ bụla. Ogologo dị irè bụ 1 ruo 1024.
Ọnụọgụ Ndị Ntụnyere: A na-enyere nhọrọ a naanị mgbe nhọrọ “otu ọnụọgụ ndị atụnyere maka ọdụ ụgbọ mmiri niile” nwere nkwarụ. Enwere ike ịtọ onye ntụnyere maka nyocha ọ bụla n'ogo 1 ruo 16.

Data na/ma ọ bụ kpalite: Enwere ike ịtọ ụdị nyocha maka nyocha ọ bụla site na iji nhọrọ a. Nhọrọ ndị bara uru bụ DATA_and_TRIGGER, DATA na TRIGGER.
Nhọrọ Comparator: Enwere ike ịtọ ụdị ọrụ ma ọ bụ ntụnyere maka nyocha ọ bụla site na iji nhọrọ a.

Nhọrọ interface
Onu ogugu a na-egosi taabụ Nhọrọ Interface mgbe ahọpụtara Interface Monitor ma ọ bụ ụdị agwakọtara maka ụdị ntinye ILA:

Ụdị Interface: Onye na-ere ahịa, Ọbá akwụkwọ, Aha, na Ụdị (VLNV) nke interface nke isi ILA ga-enyocha ya.
Obosara NJ AXI-MM: Họrọ obosara ID nke interface AXI mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.

Obosara data AXI-MM: na-ahọpụta paramita dabara na slot_Họrọ obosara data nke interface AXI mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Obosara adreesị AXI-MM: na-ahọrọ obosara adreesị nke interface AXI mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Kwado AXI-MM/Stream Protocol Checker: Na-akwado AXI4-MM ma ọ bụ AXI4-Stream checker maka oghere. mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM ma ọ bụ AXI4-Stream, ebe bụ nọmba oghere.

Kwado Counters nsuso azụmahịa: Na-akwado AXI4-MM ike nsuso azụmahịa.
Ọnụọgụ nke Azụmahịa gụpụtara pụtara ìhè: Na-akọwapụta ọnụọgụ azụmaahịa gụpụtara pụtara n'otu NJ. Uru kwesịrị ịha nhata ma ọ bụ karịa karịa ọnụọgụ azụmahịa gụpụtara pụtara ìhè maka njikọ ahụ.
Ọnụọgụ nke Mụrụ pụtara Azụmahịa: Na-akọwapụta ọnụ ọgụgụ ndị pụtara ìhè Dee azụmahịa kwa ID. Uru kwesịrị ịha nhata ma ọ bụ karịa ọnụ ọgụgụ nke pụtara azụmahịa Dee azụmahịa maka njikọ ahụ.

Nyochaa akara ọnọdụ APC: Kwado nlekota nke akara ọkwa APC maka oghere mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Hazie ọwa adreesị AXI dị ka Data: Họrọ akara ngosi ọwa adreesị maka ebumnuche nchekwa data maka oghere mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Hazie ọwa adreesị AXI ka ọ na-akpalite: Họrọ akara ngosi ọwa adreesị maka ịkọwapụta ọnọdụ mkpalite maka oghere. mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.

Hazie AXI na-agụ ọwa data ka Data: Họrọ akara ngosi ọwa data maka ebumnuche nchekwa data maka oghere mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Hazie ọwa data AXI ka ọ na-akpalite: Họrọ akara ngosi ọwa data maka ịkọwapụta ọnọdụ mkpalite maka oghere. mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Hazie AXI ide ọwa ka Data: Họrọ dee akara ọwa adreesị maka ebumnuche nchekwa data maka oghere mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.

Hazie ọwa adreesị AXI ka ọ bụrụ ihe mkpali: Họrọ dee akara ọwa adreesị maka ịkọwapụta ọnọdụ mkpalite maka oghere. mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Hazie AXI dee ọwa data ka Data: Họrọ dee akara ọwa data maka ebumnuche nchekwa data maka oghere mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Hazie AXI dee ọwa data dị ka Trigger: Họrọ dee akara ọwa data maka ịkọwapụta ọnọdụ mkpalite maka oghere. mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.

Hazie AXI dee ọwa nzaghachi ka Data: Họrọ dee akara ọwa nzaghachi maka ebumnuche nchekwa data maka oghere mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Hazie ọwa nzaghachi AXI ka ọ bụrụ mkpali: Họrọ dee akara ọwa nzaghachi maka ịkọwapụta ọnọdụ mkpalite maka oghere. mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-MM, ebe bụ nọmba oghere.
Obosara AXI-Stream Tdata: Họrọ obosara Tdata nke interface AXI-Stream mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-Stream, ebe bụ nọmba oghere.

Obosara AXI-Stream TID: Họrọ obosara TID nke interface AXI-Stream mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-Stream, ebe bụ nọmba oghere.
Ogologo AXI-Stream TUSER: Họrọ obosara TUSER nke interface AXI-Stream mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-Stream, ebe bụ nọmba oghere.
Obosara AXI-Stream TDEST: na-ahọpụta obosara TDEST nke interface AXI-Stream mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-Stream, ebe bụ nọmba oghere.

Hazie akara ngosi AXIS dị ka Data: Họrọ akara AXI4-Stream maka ebumnuche nchekwa data maka oghere
mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-Stream ebe bụ nọmba oghere.
Hazie akara ngosi AXIS ka ọ bụrụ ihe mkpali: Họrọ akara AXI4-Stream maka ịkọwapụta ọnọdụ mkpalite maka oghere. mgbe oghere_ A na-ahazi ụdị interface dị ka AXI-Stream, ebe bụ nọmba oghere.
Hazie oghere dị ka data na/ma ọ bụ kpalite: Họrọ akara oghere na-abụghị AXI maka ịkọwapụta ọnọdụ mkpalite ma ọ bụ maka ebumnuche nchekwa data ma ọ bụ maka ha abụọ maka oghere. mgbe oghere_ A na-ahazi ụdị interface dị ka ndị na-abụghị AXI, ebe bụ nọmba oghere.

Nhọrọ nchekwa
Ọnụọgụ a na-egosi taabụ Nhọrọ Nchekwa na-enye gị ohere ịhọrọ ụdị ebumnuche nchekwa na omimi nke ebe nchekwa a ga-eji:

Ebumnuche Nchekwa: A na-eji oke a họrọ ụdị ebumnuche nchekwa site na menu ndọda.

Omimi Data: A na-eji oke a họrọ nke dabara adabaample omimi site na ndọpụta menu.

Nhọrọ dị elu
Ọgụgụ na-egosi taabụ Nhọrọ dị elu:

Kwado Interface AXI4-Stream maka Njikọ aka na AXI Debug Hub: Mgbe enyere ya, nhọrọ a na-enye interface AXIS maka IP jikọọ na AXI Debug Hub.
Kwado Interface Ntinye Trigger: Lelee nhọrọ a iji mee ka ọdụ ụgbọ mmiri ntinye akpalite nhọrọ.
Kwado Interface mmepụta ihe na-akpalite: Lelee nhọrọ a iji mee ka ọdụ ụgbọ mmiri mmepụta ihe nhọrọ.

Ntinye Pipe Stages: Họrọ ọnụọgụ ndekọ nke ịchọrọ ịgbakwunye maka nyocha iji melite nsonaazụ mmejuputa. Oke a na-emetụta nyocha niile.
Mkpalite dị elu: Lelee iji mee ka usoro mkpalite dabere na igwe steeti.

Ọgbọ mmepụta
Maka nkọwa, hụ ntuziaka onye ọrụ Vivado Design Suite: Ime ya na IP (UG896).

Na-egbochi Core

Mmachi achọrọ
Isi ILA gụnyere XDC file nke nwere mmachi ụzọ ụgha dabara adaba iji gbochie oke mmachi nke ngalaba elekere gafere ụzọ mmekọrịta. A na-atụkwa anya na akara elekere ejikọrọ na ọdụ ntinye clk nke isi ILA na-egbochi ya nke ọma na imewe gị.

Ngwaọrụ, ngwugwu, na Nhọrọ ọkwa ọkwa ọsọ
Akụkụ a adịghị maka isi IP a.

Ugboro elekere
Akụkụ a adịghị maka isi IP a.

Nlekọta elekere
Akụkụ a adịghị maka isi IP a.
Ntinye elekere
Akụkụ a adịghị maka isi IP a.
Ụlọ akụ
Akụkụ a adịghị maka isi IP a.

Ntinye transceiver
Akụkụ a adịghị maka isi IP a.
Ụkpụrụ I/O na ntinye
Akụkụ a adịghị maka isi IP a.

ịme anwansị

Maka ozi zuru oke gbasara akụrụngwa ịme anwansị Vivado®, yana ozi gbasara iji ngwaọrụ ndị ọzọ akwadoro, lee Vivado Design Suite Guide User Guide: Logic Simulation (UG900).

Synthesis na mmejuputa iwu
Maka nkọwa gbasara njikọ na mmejuputa iwu, lee Vivado Design Suite Guide User Guide: Ime na IP (UG896).

Ndozigharị

Ihe mgbakwunye a gụnyere nkọwa gbasara akụrụngwa dị na Nkwado Xilinx® websaịtị na nbibi ngwaọrụ. Ọ bụrụ na IP chọrọ igodo ikike, igodo ahụ ga-enwerịrị nkwenye. Ngwá ọrụ imewe Vivado® nwere ọtụtụ ebe nlele ikike maka ịgbanye IP nwere ikike site na mgbaba. Ọ bụrụ na nlele ikike aga nke ọma, IP nwere ike ịga n'ihu ọgbọ. Ma ọ bụghị ya, ọgbọ na-akwụsị na njehie. A na-akwado ebe nlele ikike site na ngwa ndị a:

Vivado Synthesis

Mmejuputa Vivado
write_bitstream (iwu Tcl)

Ọ dị mkpa! A na-eleghara ọkwa ikike IP anya na ebe nlele. Nnwale ahụ gosipụtara na ikike dị adị. Ọ naghị elele ọkwa ikike IP.

Ịchọta enyemaka na Xilinx.com

Iji nyere aka na nhazi na nhazigharị mgbe ị na-eji isi, nkwado Xilinx web ibe nwere akụrụngwa isi dị ka akwụkwọ ngwaahịa, ndetu mwepụta, ndekọ azịza, ozi gbasara okwu amaara, yana njikọ maka inweta nkwado ngwaahịa ọzọ. Nzukọ Ogbe Xilinx dịkwa ebe ndị otu nwere ike ịmụta, sonye, kesaa, ma jụọ ajụjụ gbasara ngwọta Xilinx.

Akwụkwọ
Ntuziaka ngwaahịa a bụ akwụkwọ bụ isi jikọtara ya na isi. Enwere ike ịchọta ntuziaka a, yana akwụkwọ metụtara ngwaahịa niile na-enyere aka na nhazi nhazi, na nkwado Xilinx. web ibe ma ọ bụ site na iji Xilinx® Documentation Navigator. Budata Xilinx Documentation Navigator site na ibe nbudata. Maka ozi ndị ọzọ gbasara ngwá ọrụ a na njirimara ndị dịnụ, mepee enyemaka ntanetị mgbe echichi gasịrị.

Ndekọ zaa
Ndekọ azịza gụnyere ozi gbasara nsogbu ndị a na-ahụkarị, ozi enyemaka maka otu esi edozi nsogbu ndị a, yana okwu ọ bụla amaara na ngwaahịa Xilinx. A na-emepụta ma na-edobe ndekọ azịza kwa ụbọchị iji hụ na ndị ọrụ nwere ohere ịnweta ozi ziri ezi dị. Enwere ike ịchọta ndekọ azịza maka isi a site na iji igbe nkwado ọchụchọ na isi nkwado Xilinx web ibe. Ka iwelie nsonaazụ ọchụchọ gị, jiri mkpụrụokwu dịka:

Aha ngwaahịa
Ozi ngwaọrụ
Nchịkọta nke okwu a zutere

Ọchịchọ nzacha dị ka eweghachitere rịzọlt ka e lekwasịrị anya rịzọlt ga n'ihu.

Nkwado ndị teknuzu
Xilinx na-enye nkwado teknụzụ na ọgbakọ Xilinx Community maka ngwaahịa IP LogiCORE™ a mgbe ejiri ya dịka akọwara n'ime akwụkwọ ngwaahịa. Xilinx enweghị ike ikwe nkwa oge, ọrụ, ma ọ bụ nkwado ma ọ bụrụ na ịmee nke ọ bụla n'ime ihe ndị a:

Tinye ihe ngwọta na ngwaọrụ ndị na-akọwaghị na akwụkwọ.

Hazie ngwọta gafere nke ekwenyere na akwụkwọ ngwaahịa.
Gbanwee akụkụ ọ bụla nke imewe nke akpọrọ, Agbanwela.

Iji jụọ ajụjụ, gaa na ọgbakọ Xilinx Community.

Ihe ndị ọzọ na ọkwa iwu

Ụgwọ nke ụlọ ọrụ Xilinx Resources
Maka akụrụngwa nkwado dịka Azịza, Akwụkwọ, Nbudata, na Nzukọ, hụ Nkwado Xilinx.

Nchọgharị akwụkwọ na Ebe Nhazi
Xilinx® Documentation Navigator (DocNav) na-enye ohere ịnweta dọkụmentị, vidiyo na akụrụngwa nkwado Xilinx, nke ị nwere ike nzacha ma chọọ ka ịchọta ozi. Iji mepee DocNav:

• Site na Vivado® IDE, họrọ Enyemaka → Akwụkwọ na nkuzi.
• Na Windows, họrọ Malite → Niile Mmemme → Xilinx Design Tools → DocNav.
• Na Linux iwu ozugbo, tinye docnav.

Xilinx Design Hubs na-enye njikọ na akwụkwọ ahaziri site n'ọrụ imewe na isiokwu ndị ọzọ, nke ị nwere ike iji mụta echiche ndị bụ isi na zaa ajụjụ ndị a na-ajụkarị. Iji nweta Ebe Nhazi:

Na DocNav, pịa Ebe Kere View tab.
Na Xilinx websaịtị, hụ Chebe Hubs ibe.

Mara: Maka ozi ndị ọzọ na DocNav, lee Documentation Navigator ibe na Xilinx websaịtị.

Ntụaka
Akwụkwọ ndị a na-enye ihe mgbakwunye bara uru na ntuziaka a:

Ntuziaka onye ọrụ Vivado Design Suite: Mmemme na nbibi (UG908)

Ntuziaka onye ọrụ Vivado Design Suite: Ime ya na IP (UG896)
Ntuziaka onye ọrụ Vivado Design Suite: Ịmepụta sistemu IP site na iji IP Integrator (UG994)
Ntuziaka onye ọrụ Vivado Design Suite: Mmalite (UG910)

Ntuziaka onye ọrụ Vivado Design Suite: Logic Simulation (UG900)
Ntuziaka onye ọrụ Vivado Design Suite: Mmejuputa (UG904)
ISE ka Vivado Design Suite Ntuziaka Migration (UG911)

AXI Protocol Checker LogiCORE IP ntuziaka ngwaahịa (PG101)
AXI4-Stream Protocol Checker LogiCORE IP Ntuziaka Ngwaahịa (PG145)

Akụkọ ngbanwe
Tebụlụ na-esote na-egosi akụkọ ngbanwe maka akwụkwọ a.

Ngalaba	Nchịkọta ndegharị
11/23/2020 Ụdị 1.1
Ntọhapụ mbụ.	N/A

Biko Gụọ: Ozi Iwu dị mkpa
Ozi ekpughere gị n'okpuru ebe a (“Ihe onwunwe”) bụ naanị maka nhọrọ na ojiji nke ngwaahịa Xilinx. Ruo n'ókè nke iwu dabara adaba nyere: (1) A na-eme ka ihe dị “DỊ KA Ọ BỤ” yana yana mmejọ niile, Xilinx si ebe a KWESỊRỊ KWESỊRỊ NA ỌNỌDỤ NKE, NKEWA, MARA, ma ọ bụ ụkpụrụ, gụnyere ma ọnweghị oke na ikike nke ụgbọ ala. -MMEBI MMADỤ, MA Ọ BỤ MAKA MMADỤ N'ANYA Ọ BỤLA; na (2) Xilinx agaghị akwụ ụgwọ (ma na nkwekọrịta ma ọ bụ ntaramahụhụ, gụnyere nleghara anya, ma ọ bụ n'okpuru echiche ọ bụla nke ụgwọ) maka mfu ma ọ bụ mmebi nke ụdị ọ bụla ma ọ bụ ọdịdị metụtara, bilitere, ma ọ bụ n'ihe metụtara, ihe onwunwe. (gụnyere iji ihe ndị ahụ), gụnyere maka ihe ọ bụla kpọmkwem, nke na-apụtaghị ìhè, pụrụ iche, mfu ma ọ bụ mmebi ọ bụla na-akpata (gụnyere mfu data, uru, ihu ọma, ma ọ bụ ụdị mfu ma ọ bụ mmebi ọ bụla nwetara n'ihi ihe ọ bụla ewetara. site n'aka ndị ọzọ) ọbụlagodi ma ọ bụrụ na mmebi ma ọ bụ mfu dị otú ahụ bụ nke a ga-ahụ anya ma ọ bụ Xilinx ka akwadoro ohere nke otu ahụ.

Xilinx anaghị eche na ọ nweghị ọrụ ọ bụla iji dozie mperi ọ bụla dị na ngwa ma ọ bụ gwa gị maka mmelite nke ngwa ma ọ bụ nkọwapụta ngwaahịa. Ịnweghị ike imepụtagharị, gbanwee, kesaa, ma ọ bụ gosipụta ihe ndị ahụ n'ihu ọha na-enweghị nkwenye ederede mbụ. Ụfọdụ ngwaahịa dị n'okpuru usoro na ọnọdụ nke akwụkwọ ikike oge Xilinx, biko rụtụ aka na Usoro ire Xilinx nke nwere ike ịbụ viewed na https://www.xilinx.com/legal.htm#tos; Imirikiti IP nwere ike dabere na akwụkwọ ikike yana usoro nkwado dị n'ime ikike Xilinx nyere gị. Emebeghị ngwaahịa Xilinx ma ọ bụ bu n'obi ka ọ ghara ịdị mma ma ọ bụ maka iji ya na ngwa ọ bụla chọrọ arụmọrụ adịghị mma; ị na-eche naanị ihe egwu na ụgwọ maka iji ngwaahịa Xilinx na ngwa dị oke egwu, biko rụtụ aka na Usoro ire Xilinx nke nwere ike ịbụ. viewed na https://www.xilinx.com/legal.htm#tos.
Akwụkwọ a nwere ozi mbido ma enwere ike ịgbanwe n'enweghị ọkwa. Ozi enyere n'ime ebe a metụtara ngwaahịa na/ma ọ bụ ọrụ adịbeghị maka ọrịre, ma ewepụtakwara ya naanị maka ebumnuche ozi na ebughị ya n'obi, ma ọ bụ nke a ga-atụgharị ya, dị ka onyinye maka ire ma ọ bụ nwara ịre ahịa nke ngwaahịa na/ma ọ bụ ọrụ ndị zoro aka na ya. n'ebe a.

NKWUKWU MMADỤ AKA AKA
Ekwentị na-enweghị atụ (nke a na-egosi na "Xa" na Nọmba nke AirBags ma ọ bụ iji rụọ ọrụ na-emetụtakwa ụgbọ elu ("ngwa nchekwa" ma ọ bụ nke a na-agbanwe agbanwe N'iji ISO 26262 AUTOMOTIVE SAFETY STANDARD ("SAFETY DESIGN"). Ndị ahịa ga-ebu ụzọ were ma ọ bụ kesaa sistemu ọ bụla na-ejikọta ngwaahịa, na-anwale usoro ndị dị otú ahụ maka ebumnuche nchekwa. Iji ngwaahịa na ngwa nchekwa na-enweghị ihe nchekwa nchekwa zuru oke n'ihe ize ndụ nke onye ahịa, na-edo onwe ya naanị maka iwu na iwu na-achị oke na ibu ngwaahịa.
Nwebiisinka 2020 Xilinx, Inc. Xilinx, akara Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq na ụdị ndị ọzọ akpọpụtara gụnyere n'ime ebe a bụ ụghalaahịa nke Xilinx na United States na obodo ndị ọzọ. ụghalaahịa ndị ọzọ niile bụ ihe onwunwe nke ndị nwe ha.PG357 (v1.1) Nọvemba 23, 2020, ILA nwere AXI4-Stream Interface v1.1
Budata PDF: Xilinx AXI4-Stream Integrated Logic Analyzer Guide

Ntụaka

Akwụkwọ ntuziaka onye ọrụ