Xilinx AXI4-Stream біріктірілген логикалық анализатор нұсқаулығы

Кіріспе

AXI4-ағыны интерфейсі өзегі бар біріктірілген логикалық анализатор (ILA) дизайнның ішкі сигналдары мен интерфейстерін бақылау үшін пайдаланылуы мүмкін теңшелетін логикалық анализатор IP болып табылады. ILA өзегі заманауи логикалық анализаторлардың көптеген жетілдірілген мүмкіндіктерін қамтиды, соның ішінде логикалық триггер теңдеулері мен шеттік өту триггерлері. Сондай-ақ, ядро ​​жад картасына салынған AXI және AXI4-ағыны үшін протоколды тексерумен қатар интерфейсті жөндеу және бақылау мүмкіндігін ұсынады. ILA ядросы бақыланатын дизайнмен синхронды болғандықтан, дизайныңызға қолданылатын барлық дизайн сағаты шектеулері ILA ядросының құрамдас бөліктеріне де қолданылады. Дизайндағы интерфейстерді жөндеу үшін ILA IP Vivado® IP интеграторындағы блок дизайнына қосылуы керек. Сол сияқты, IP интеграторында ILA IP үшін AXI4/AXI4-Stream протоколын тексеру опциясын қосуға болады. Протоколды бұзуды толқын түрінде көрсетуге болады viewVivado логикалық анализаторының er.

Ерекше өзгешеліктері

• Зонд порттарының пайдаланушы таңдайтын саны және зонд ені.
• Блок RAM және UltraRAM сияқты пайдаланушы таңдайтын сақтау мақсаттары
• Бірнеше зонд порттарын бір триггер күйіне біріктіруге болады.
• Дизайндағы AXI интерфейстерін жөндеу үшін пайдаланушы таңдайтын AXI слоттары.
• AXI интерфейстері үшін конфигурацияланатын опциялар, соның ішінде интерфейс түрлері мен трассаларample тереңдігі.
• Зондтар үшін деректер және триггер сипаты.
• Салыстырғыштардың саны және интерфейстердегі әрбір зонд және жеке порттар үшін ені.
• Кіріс/шығыс айқас іске қосу интерфейстері.
• Кіріс зондтары үшін конфигурацияланатын құбыр желісі.
• AXI4-MM және AXI4-Stream протоколын тексеру.

ILA ядросы туралы қосымша ақпаратты Vivado Design Suite пайдаланушы нұсқаулығы: бағдарламалау және жөндеу (UG908) бөлімінен қараңыз.

IP фактілері

LogiCORE™ IP фактілері кестесі
Негізгі ерекшеліктер
Қолдау көрсетілетін құрылғылар тобы1	Versal™ ACAP
Қолдау көрсетілетін пайдаланушы интерфейстері	IEEE стандарты 1149.1 – JTAG
Core-мен қамтамасыз етілген
Дизайн Files	RTL
Example Дизайн	Verilog
Сынақ үстелі	Берілмеген
Шектеулер File	Xilinx® дизайн шектеулері (XDC)
Модельдеу моделі	Берілмеген
Қолдау көрсетілетін S/W драйвері	Жоқ
Тексерілген жобалау ағындары2
Дизайн жазбасы	Vivado® Design Suite
Модельдеу	Қолдау көрсетілетін симуляторларды қараңыз Xilinx дизайн құралдары: шығарылым ескертпесі нұсқаулығы.
Синтез	Вивадо синтезі
Қолдау
Барлық Vivado IP өзгерту журналдары	Негізгі Vivado IP өзгерту журналдары: 72775
Xilinx қолдауы web бет
Ескертулер: 1. Қолдау көрсетілетін құрылғылардың толық тізімін Vivado® IP каталогынан қараңыз. 2. Құралдардың қолдау көрсетілетін нұсқаларын қараңыз Xilinx дизайн құралдары: шығарылым ескертпесі нұсқаулығы.

Біттіview

Дизайн процесі бойынша мазмұнды шарлау
Xilinx® құжаттамасы ағымдағы әзірлеу тапсырмасына сәйкес мазмұнды табуға көмектесетін стандартты жобалау процестерінің жиынтығы айналасында ұйымдастырылған. Бұл құжат келесі жобалау процестерін қамтиды:

• Аппараттық құралдарды, IP және платформаларды әзірлеу: аппараттық платформа үшін PL IP блоктарын жасау, PL ядроларын жасау, ішкі жүйе функционалдық модельдеу және Vivado® уақытын, ресурстарды пайдалануды және қуатты жабуды бағалау. Сондай-ақ жүйені біріктіру үшін аппараттық платформаны әзірлеуді қамтиды. Осы жобалау процесіне қолданылатын осы құжаттағы тақырыптар мыналарды қамтиды:
• Порт сипаттамалары
• Сағаттау және қалпына келтіру
• Өзекті теңшеу және жасау

Core Overview
FPGA дизайнындағы сигналдар мен интерфейстер ILA зондына және ұяшық кірістеріне қосылған. Бұл сигналдар мен интерфейстер, сәйкесінше зонд пен ұяшық кірістеріне бекітілгенampжобалау жылдамдығымен басқарылады және чиптік блоктың жедел жадының көмегімен сақталады. Versal™ ACAP дизайнындағы сигналдар мен интерфейстер ILA зондына және ұяшық кірістеріне қосылған. Бұл қосылған сигналдар мен интерфейстер sampнегізгі тактілік кірісті пайдаланып жобалау жылдамдығымен басқарылады және чиптік блоктың RAM жадыларында сақталады. Негізгі параметрлер мыналарды анықтайды:

• Зондтардың саны (512-ге дейін) және зонд ені (1-ден 1024-ке дейін).
• Бірнеше слоттар мен интерфейс опциялары.
• Trace sample тереңдігі.
• Зондтар үшін деректер және/немесе триггер сипаты.
• Әрбір зонд үшін компараторлар саны.

ILA ядросымен байланыс Басқару, интерфейс және өңдеу жүйесінің (CIPS) IP өзегіне қосылатын AXI жөндеу хабы данасын пайдалану арқылы жүзеге асырылады.

Дизайн Versal ACAP жүйесіне жүктелгеннен кейін, ILA өлшеуі үшін іске қосу оқиғасын орнату үшін Vivado® логикалық анализатор бағдарламалық құралын пайдаланыңыз. Триггер пайда болғаннан кейін sample буфер толтырылады және Vivado логикалық анализаторына жүктеледі. Сен істе аласың view бұл деректер толқын пішіні терезесін пайдаланып. Зонд сample және триггер функциясы бағдарламаланатын логикалық аймақта жүзеге асырылады. Деректерді бағдарламалық құрал жүктеп салғанға дейін сақтайтын теңшеу кезінде таңдалған сақтау мақсатына негізделген чиптік блок RAM немесе UltraRAM жады. Оқиғаларды іске қосу, деректерді түсіру немесе ILA ядросымен байланысу үшін пайдаланушы енгізуі немесе шығысы қажет емес. ILA ядросы интерфейс деңгейіндегі сигналдарды бақылауға қабілетті, ол AXI4 интерфейстері үшін көрнекті транзакциялар сияқты транзакция деңгейіндегі ақпаратты бере алады.

ILA зонд триггерінің компараторы
Әрбір зонд кірісі әртүрлі операцияларды орындауға қабілетті триггер компараторына қосылған. Орындалу уақытында компараторды = немесе != салыстыруларын орындауға орнатуға болады. Бұған X0XX101 сияқты сәйкес деңгей үлгілері кіреді. Ол сондай-ақ көтерілу жиегі (R), құлау жиегі (F), жиегі (B) немесе өтпейтін (N) сияқты жиектерге өтулерді анықтауды қамтиды. Триггер компараторы >, <, ≥ және ≤ сияқты күрделі салыстыруларды орындай алады.

МАҢЫЗДЫ! Салыстырушы Vivado® логикалық анализаторы арқылы жұмыс уақытында орнатылады.

ILA триггерінің күйі
Іске қосу шарты ILA зондының триггер компараторы нәтижелерінің әрқайсысының логикалық «ЖӘНЕ» немесе «НЕМЕСЕ» есептеуінің нәтижесі болып табылады. Vivado® логикалық анализаторын пайдаланып, салыстыру зондтарын «ЖӘНЕ» триггерін тексеруді немесе оларды «НЕМЕСЕ» таңдауды таңдайсыз. «ЖӘНЕ» параметрі ILA зондының барлық салыстырулары орындалғанда іске қосу оқиғасын тудырады. «OR» параметрі ILA зондының кез келген салыстырулары қанағаттандырылған кезде іске қосу оқиғасын тудырады. Триггер шарты ILA ізін өлшеу үшін пайдаланылатын триггер оқиғасы болып табылады.

Қолданбалар

ILA ядросы Vivado® көмегімен тексеруді немесе жөндеуді қажет ететін қолданбада пайдалануға арналған. Төмендегі суретте CIPS IP ядросының AXI блогының ЖЖҚ контроллерінен AXI желісіндегі чип (NoC) арқылы жазулар мен оқулар көрсетілген. ILA өзегі аппараттық құрал менеджеріндегі AXI4 транзакциясын бақылау үшін AXI NoC және AXI блокты ЖЖҚ контроллері арасындағы интерфейс желісіне қосылған.

Лицензиялау және тапсырыс беру
Бұл Xilinx® LogiCORE™ IP модулі Xilinx соңғы пайдаланушы лицензиясының шарттары бойынша Xilinx Vivado® Design Suite бағдарламасымен қосымша ақысыз беріледі.
Ескерту: Сізге лицензия қажет екенін тексеру үшін IP каталогының Лицензия бағанын тексеріңіз. Қосылған лицензия Vivado® Design Suite құрамына кіретінін білдіреді; Сатып алу ядроны пайдалану үшін лицензияны сатып алу керек дегенді білдіреді. Басқа Xilinx® LogiCORE™ IP модульдері туралы ақпаратты Xilinx зияткерлік меншік бетінде алуға болады. Басқа Xilinx LogiCORE IP модульдері мен құралдарының бағасы және қолжетімділігі туралы ақпарат алу үшін жергілікті Xilinx сату өкіліне хабарласыңыз.

Өнімнің сипаттамасы

Порт сипаттамалары
Келесі кестелер ILA порттары мен параметрлері туралы мәліметтерді береді.
ILA порттары

1-кесте: ILA порттары
Порт атауы	енгізу/шығару	Сипаттама
clk	I	Барлық триггер мен сақтау логикасын сағаттайтын дизайн сағаты.
зонд [ – 1:0]	I	Зонд портының кірісі. Зонд портының нөмірі 0-ден аралығында болады 511. Зонд портының ені (белгіленген ) 1-ден 1024-ке дейінгі аралықта. Сіз бұл портты вектор ретінде жариялауыңыз керек. 1 биттік порт үшін зондты пайдаланыңыз [0:0].
шығу	O	Trig_out портын триггер шартынан немесе сыртқы trig_in портынан жасауға болады. Триггер күйі мен trig_out дискісіне trig_in арасында ауысу үшін логикалық анализатордың орындау уақытын басқару элементі бар.
trig_in	I	Енгізілген айқаспалы триггер үшін процеске негізделген жүйеде қолданылатын енгізу триггер порты. Каскадты триггер жасау үшін басқа ILA-ға қосылуға болады.
ұя_ _	I	Слот интерфейсі. Интерфейс түрі слот_ негізінде динамикалық түрде жасалады _ интерфейс типінің параметрі. Интерфейстердегі жеке порттар аппараттық құрал менеджерінде бақылау үшін қол жетімді.
триг_out_ack	I	Іске қосуды растау.
trig_in_ack	O	trig_in үшін растау.
қалпына келтірілді	I	ILA кіріс түрі «Интерфейс мониторы» күйіне орнатылған кезде, бұл порт Slot_ ұясына бекітілген дизайн логикасына синхронды бірдей қалпына келтіру сигналы болуы керек. _ ILA ядросының порттары.
S_AXIS	енгізу/шығару	Қосымша порт. Кеңейтілген опцияларда "AXI жөндеу хабына қолмен қосылу үшін AXI4- ағындық интерфейсті қосу" таңдалғанда, AXI Debug Hub өзегімен қолмен қосылу үшін пайдаланылады.
M_AXIS	енгізу/шығару	Қосымша порт. «Қосымша опциялар» ішінде «AXI Debug хабына қолмен қосылу үшін AXI4- ағындық интерфейсін қосу» таңдалғанда, AXI Debug Hub өзегімен қолмен қосылу үшін пайдаланылады.

1-кесте: ILA порттары (жалғасы)
Порт атауы	енгізу/шығару	Сипаттама
aresetn	I	Қосымша порт. «Қосымша опциялар» ішінде «AXI Debug хабына қолмен қосылу үшін AXI4- ағындық интерфейсін қосу» таңдалғанда, AXI Debug Hub өзегімен қолмен қосылу үшін пайдаланылады. Бұл порт AXI Debug Hub қалпына келтіру портымен синхронды болуы керек.
aclk	I	Қосымша порт. «Қосымша опциялар» ішінде «AXI Debug хабына қолмен қосылу үшін AXI4- ағындық интерфейсін қосу» таңдалғанда, AXI Debug Hub өзегімен қолмен қосылу үшін пайдаланылады. Бұл порт AXI Debug Hub сағат портымен синхронды болуы керек.

ILA параметрлері

2-кесте: ILA параметрлері
Параметр	Рұқсат етілген Мәндер	Әдепкі мәндер	Сипаттама
Құрамдас_атауы	A–Z, 0–9 және _ бар жол (астын сызу)	ila_0	Құрамдас бөліктің аты.
C_NUM_OF_PROBES	1–512	1	ILA зонд порттарының саны.
C_MEMORY_TYPE	0, 1	0	Түсірілген деректерге арналған сақтау мақсаты. 0 блок ЖЖҚ сәйкес келеді және 1 UltraRAM сәйкес келеді.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Зондты сақтау буферінің тереңдігі. Бұл сан s максималды санын білдіредіampӘрбір зонд кірісі үшін орындау уақытында сақтауға болатын файлдар.
C_PROBE _WIDTH	1–1024	1	Зонд портының ені . Қайда 0-ден 1,023-ке дейінгі мәні бар зонд порты болып табылады.
C_TRIGOUT_KK	True/False	ЖАЛҒАН	Іске қосу функциясын қосады. trig_out және trig_out_ack порттары пайдаланылады.
C_TRIGIN_KK	True/False	ЖАЛҒАН	Триг функциясын қосады. trig_in және trig_in_ack порттары пайдаланылады.
C_INPUT_PIPE_STAGES	0–6	0	Зонд порттарына қосымша флоптарды қосыңыз. Бір параметр барлық зонд порттарына қолданылады.
ALL_PROBE_SAME_MU	True/False	ШЫН	Бұл барлық зондтарға бірдей салыстыру мәндерін (сәйкестік бірліктерін) мәжбүрлейді.
C_PROBE _MU_CNT	1–16	1	Бір зонд үшін салыстыру мәні (сәйкестік) бірліктерінің саны. Бұл ALL_PROBE_SAME_MU FALSE болса ғана жарамды.
C_PROBE _TYPE	ДЕРЕКТЕР және ТРИГГЕР, ТРИГГЕР, ДЕРЕКТЕР	ДЕРЕКТЕР және ТРИГГЕР	Триггер жағдайын көрсету үшін немесе деректерді сақтау мақсатында немесе екеуі үшін де таңдалған зондты таңдау.
C_ADV_TRIGGER	True/False	ЖАЛҒАН	Алдын ала триггер опциясын қосады. Бұл триггер күйінің машинасын қосады және Vivado Logic Analyzer бағдарламасында өзіңіздің жеке іске қосу ретін жаза аласыз.

2-кесте: ILA параметрлері (жалғасы)
Параметр	Рұқсат етілген Мәндер	Әдепкі мәндер	Сипаттама
C_NUM_MONITOR_SLOTS	1-11	1	Интерфейс слоттарының саны.
Ескертулер: 1. Салыстырмалы мән (сәйкестік) бірліктерінің ең көп саны 1,024-пен шектелген. Негізгі триггер үшін (C_ADV_TRIGGER = FALSE), әрбір зондта бір салыстыру мән бірлігі болады (алдыңғы нұсқадағыдай). Бірақ алдын ала триггер опциясы үшін (C_ADV_TRIGGER = TRUE), бұл жеке зондтарда бірден төртке дейінгі салыстыру мәндері бірліктерінің санын таңдау мүмкіндігі болуы мүмкін дегенді білдіреді. Бірақ барлық салыстыру мәндері 1,024-тен аспауы керек. Бұл дегеніміз, бір зонд үшін төрт салыстыру бірлігі қажет болса, сізге тек 256 зондты пайдалануға рұқсат етіледі.

Өзегімен жобалау

Бұл бөлім өзегімен жобалауды жеңілдету үшін нұсқаулар мен қосымша ақпаратты қамтиды.

Сағат
Clk кіріс порты зонд мәндерін тіркеу үшін ILA ядросы пайдаланатын сағат болып табылады. Жақсы нәтижелерге қол жеткізу үшін ол ILA ядросының зонд порттарына бекітілген дизайн логикасына синхронды бірдей тактілік сигнал болуы керек. AXI Debug Hub арқылы қолмен қосылған кезде aclk сигналы AXI Debug Hub сағатының кіріс портына синхронды болуы керек.

Қалпына келтіру
Интерфейс мониторына ILA кіріс түрін орнатқанда, қалпына келтіру порты интерфейсі бекітілген дизайн логикасына синхронды бірдей қалпына келтіру сигналы болуы керек.
ұя_ _ ILA ядросының порты. AXI Debug Hub өзегімен қолмен қосылу үшін қазіргі порт AXI Debug Hub ядросының бастапқы қалпына келтіру портымен синхронды болуы керек.

Дизайн ағынының қадамдары
Бұл бөлім ядроны теңшеуді және жасауды, ядроны шектеуді және осы IP өзегіне тән модельдеу, синтездеу және іске асыру қадамдарын сипаттайды. Стандартты Vivado® дизайн ағындары және IP интеграторы туралы толығырақ ақпаратты келесі Vivado Design Suite пайдаланушы нұсқаулығынан табуға болады:

• Vivado Design Suite пайдаланушы нұсқаулығы: IP Integrator көмегімен IP ішкі жүйелерін жобалау (UG994)
• Vivado Design Suite пайдаланушы нұсқаулығы: IP арқылы жобалау (UG896)
• Vivado Design Suite пайдаланушы нұсқаулығы: Жұмысты бастау (UG910)
• Vivado Design Suite пайдаланушы нұсқаулығы: логикалық модельдеу (UG900)

Өзекті теңшеу және жасау

Бұл бөлім Vivado® Design Suite ішіндегі ядроны теңшеу және жасау үшін Xilinx® құралдарын пайдалану туралы ақпаратты қамтиды. Vivado IP интеграторында ядроны теңшеп, жасап жатсаңыз, толық ақпаратты Vivado Design Suite пайдаланушы нұсқаулығы: IP Integrator (UG994) арқылы IP ішкі жүйелерін жобалау бөлімін қараңыз. IP интеграторы дизайнды тексеру немесе жасау кезінде белгілі бір конфигурация мәндерін автоматты түрде есептей алады. Мәндердің өзгеретінін тексеру үшін осы тараудағы параметрдің сипаттамасын қараңыз. Кімге view параметр мәні үшін Tcl консолінде validate_bd_design пәрменін іске қосыңыз. Төмендегі қадамдарды пайдаланып IP өзегімен байланысты әртүрлі параметрлердің мәндерін көрсету арқылы IP мекенжайын дизайнда пайдалану үшін теңшеуге болады:

1.  IP каталогынан IP таңдаңыз.
2.  Таңдалған IP мекенжайын екі рет басыңыз немесе құралдар тақтасынан IP реттеу пәрменін таңдаңыз немесе мәзірді тінтуірдің оң жақ түймешігімен басыңыз.

Толық ақпаратты Vivado Design Suite пайдаланушы нұсқаулығы: IP көмегімен жобалау (UG896) және Vivado Design Suite пайдаланушы нұсқаулығы: Жұмысты бастау (UG910) бөлімін қараңыз. Бұл тараудағы суреттер Vivado IDE иллюстрациялары болып табылады. Мұнда бейнеленген орналасу ағымдағы нұсқадан өзгеше болуы мүмкін.

Ядроға қол жеткізу үшін келесі әрекеттерді орындаңыз:

1.  Таңдау арқылы жобаны ашыңыз File содан кейін Жобаны ашыңыз немесе таңдау арқылы жаңа жоба жасаңыз File содан кейін Вивадодағы жаңа жоба.
2.  IP каталогын ашыңыз және кез келген таксономияға өтіңіз.
3. Vivado IDE негізгі атауын шығару үшін ILA түймесін екі рет басыңыз.

Жалпы опциялар тақтасы
Келесі суретте опцияларды көрсетуге мүмкіндік беретін жергілікті параметрдегі Жалпы опциялар қойындысы көрсетілген:

Келесі суретте опцияларды көрсетуге мүмкіндік беретін AXI параметріндегі Жалпы опциялар қойындысы көрсетілген:

• Компонент атауы: ILA ядросы үшін бірегей модуль атауын беру үшін осы мәтін өрісін пайдаланыңыз.
• ILA кіріс түрі: Бұл опция интерфейстің қай түрін немесе ILA сигналын жөндеу керек екенін көрсетеді. Қазіргі уақытта бұл параметрдің мәндері «Негізгі зондтар», «Интерфейс мониторы» және «Аралас».
• Зондтардың саны: ILA ядросындағы зонд порттарының санын таңдау үшін осы мәтін өрісін пайдаланыңыз. Vivado® IDE ішінде қолданылатын жарамды ауқым 1-ден 64-ке дейін. Егер сізге 64-тен астам зонд порттары қажет болса, ILA өзегін жасау үшін Tcl пәрмендер ағынын пайдалану қажет.
• Интерфейс ұяларының саны (тек Interface Monitor түрінде және аралас типте қол жетімді): Бұл опция ILA-ға қосылуы қажет AXI интерфейс ұяларының санын таңдауға мүмкіндік береді.
• Барлық зонд порттары үшін салыстыру құралдарының бірдей саны: әрбір зонд үшін салыстырулар санын осы панельде конфигурациялауға болады. Барлық зондтар үшін салыстырулардың бірдей санын таңдау арқылы қосуға болады.

Зонд портының панельдері
Келесі суретте параметрлерді көрсетуге мүмкіндік беретін зонд порттары қойындысы көрсетілген:

• Зонд портының тақтасы: Әрбір зонд портының енін зонд портының панельдерінде конфигурациялауға болады. Әрбір зонд портының панелінде жеті портқа дейін болады.
• Зонд ені: әрбір зонд портының енін атап өтуге болады. Жарамды ауқым 1-ден 1024-ке дейін.
• Салыстырушылардың саны: Бұл опция «Барлық зонд порттары үшін бірдей салыстырулар саны» опциясы өшірілгенде ғана қосылады. 1-ден 16-ға дейінгі диапазондағы әрбір зонд үшін компаратор орнатуға болады.
• Деректер және/немесе триггер: әрбір зонд үшін зонд түрін осы опция арқылы орнатуға болады. Жарамды опциялар: DATA_and_TRIGGER, DATA және TRIGGER.
• Салыстырғыш опциялары: əр зонд үшін əрекет түрін немесе салыстыруды осы опция арқылы орнатуға болады.

Интерфейс опциялары
Келесі суретте ILA кіріс түрі үшін Интерфейс мониторы немесе Аралас түрі таңдалғанда Интерфейс параметрлері қойындысы көрсетілген:

• Интерфейс түрі: ILA ядросы бақылайтын интерфейстің жеткізушісі, кітапханасы, атауы және нұсқасы (VLNV).
• AXI-MM идентификаторының ені: AXI интерфейсінің идентификатор енін ұясы_ таңдайды. интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI-MM деректер ені: ұяға_сәйкес параметрлерді таңдайды_Slot_ болған кезде AXI интерфейсінің деректер енін таңдайды. интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI-MM мекенжай ені: ұясы_ болған кезде AXI интерфейсінің мекенжай енін таңдайды. интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI-MM/Stream протоколын тексеру құралын қосу: ұяшық үшін AXI4-MM немесе AXI4-ағынды протокол тексерушісін қосады ұясы_ кезде интерфейс түрі AXI-MM немесе AXI4-ағыны ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• Транзакцияны бақылау есептегіштерін қосу: AXI4-MM транзакцияны бақылау мүмкіндігін қосады.
• Орындалмаған оқу транзакцияларының саны: бір идентификатор үшін орындалмаған оқу транзакцияларының санын көрсетеді. Мән сол қосылым үшін орындалмаған оқу транзакцияларының санына тең немесе одан үлкен болуы керек.
• Орындалмаған жазу транзакцияларының саны: бір идентификатор үшін өтелмеген жазу транзакцияларының санын көрсетеді. Мән сол қосылым үшін орындалмаған Write транзакцияларының санына тең немесе одан үлкен болуы керек.
• APC күй сигналдарын бақылау: ұяшық үшін APC күй сигналдарын бақылауды қосыңыз ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI оқу мекенжайы арнасын Деректер ретінде конфигурациялау: ұяшық үшін деректерді сақтау мақсаты үшін оқу мекенжайы арнасының сигналдарын таңдаңыз ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI оқу мекенжайы арнасын триггер ретінде конфигурациялау: ұяшық үшін триггер жағдайын көрсету үшін оқу мекенжайы арнасының сигналдарын таңдаңыз. ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI оқу деректер арнасын Деректер ретінде конфигурациялаңыз: ұяшық үшін деректерді сақтау мақсаттары үшін оқу деректер арнасының сигналдарын таңдаңыз ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI оқу деректер арнасын триггер ретінде конфигурациялау: ұяшық үшін триггер шарттарын көрсету үшін оқу деректер арнасының сигналдарын таңдаңыз. ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI жазу мекенжайы арнасын Деректер ретінде конфигурациялау: ұяшық үшін деректерді сақтау мақсаты үшін жазу мекенжайы арнасының сигналдарын таңдаңыз ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI жазу мекенжайы арнасын триггер ретінде конфигурациялау: ұяшық үшін триггер шарттарын көрсету үшін жазу мекенжайы арнасының сигналдарын таңдаңыз. ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI жазу деректер арнасын Деректер ретінде конфигурациялаңыз: ұяшық үшін деректерді сақтау мақсатында жазу деректер арнасының сигналдарын таңдаңыз ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI жазу деректер арнасын триггер ретінде конфигурациялау: ұяшық үшін триггер жағдайын көрсету үшін жазу деректер арнасының сигналдарын таңдаңыз. ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI жазу жауап арнасын Деректер ретінде конфигурациялаңыз: ұяшық үшін деректерді сақтау мақсаттары үшін жауап беру арнасының сигналдарын таңдаңыз ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI жазу жауап арнасын триггер ретінде конфигурациялаңыз: ұяшық үшін триггер жағдайын көрсету үшін жауап беру арнасының сигналдарын таңдаңыз. ұясы_ кезде интерфейс түрі AXI-MM ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI-Stream Tdata Width: Slot_ болған кезде AXI-Stream интерфейсінің Tдеректер енін таңдайды. интерфейс түрі AXI-ағыны ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI-Stream TID Width: Slot_ болған кезде AXI-Stream интерфейсінің TID енін таңдайды. интерфейс түрі AXI-ағыны ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI-Stream TUSER Width: Slot_ болған кезде AXI-Stream интерфейсінің TUSER енін таңдайды. интерфейс түрі AXI-ағыны ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXI-Stream TDEST Width: Slot_ болған кезде AXI-Stream интерфейсінің TDEST енін таңдайды. интерфейс түрі AXI-ағыны ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXIS сигналдарын деректер ретінде конфигурациялау: ұяшық үшін деректерді сақтау мақсаты үшін AXI4-ағыны сигналдарын таңдаңыз.
  ұясы_ кезде интерфейс түрі AXI-ағыны ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• AXIS сигналдарын триггер ретінде конфигурациялау: ұяшық үшін триггер жағдайын көрсету үшін AXI4-ағыны сигналдарын таңдаңыз. ұясы_ кезде интерфейс түрі AXI-ағыны ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.
• Слотты деректер және/немесе триггер ретінде конфигурациялау: триггер күйін көрсету немесе деректерді сақтау мақсаттары үшін немесе ұяшық үшін екеуі үшін де AXI емес ұяшық сигналдарын таңдайды ұясы_ кезде интерфейс түрі AXI емес ретінде конфигурацияланады, мұнда ұяшық нөмірі болып табылады.

Сақтау опциялары
Келесі суретте жадтың мақсатты түрін және пайдаланылатын жад тереңдігін таңдауға мүмкіндік беретін Сақтау опциялары қойындысы көрсетілген:

• Storage Target: Бұл параметр ашылмалы мәзірден сақтау нысанының түрін таңдау үшін пайдаланылады.
• Деректер тереңдігі: Бұл параметр қолайлы s таңдау үшін пайдаланыладыampашылмалы мәзірден тереңдікті таңдаңыз.

Қосымша опциялар
Келесі суретте Кеңейтілген опциялар қойындысы көрсетілген:

• AXI жөндеу хабына қолмен қосылу үшін AXI4-ағыны интерфейсін қосыңыз: Қосылған кезде, бұл опция AXI жөндеу хабына қосылу үшін IP үшін AXIS интерфейсін береді.
• Триггер енгізу интерфейсін қосу: қосымша триггер енгізу портын қосу үшін осы опцияны белгілеңіз.
• Триггердің шығыс интерфейсін қосу: қосымша триггер шығыс портын қосу үшін осы опцияны белгілеңіз.
• Кіріс құбыры Stages: іске асыру нәтижелерін жақсарту үшін тексеруге қосқыңыз келетін регистрлердің санын таңдаңыз. Бұл параметр барлық зондтарға қолданылады.
• Жетілдірілген триггер: күй машинаға негізделген триггер реттілігін қосу үшін құсбелгі қойыңыз.

Шығару шығару
Мәліметтер алу үшін Vivado Design Suite пайдаланушы нұсқаулығын қараңыз: IP көмегімен жобалау (UG896).

Өзекті шектеу

Қажетті шектеулер
ILA ядросында XDC бар file сағаттық доменді қиылысу синхрондау жолдарының шектен тыс шектелуін болдырмау үшін сәйкес жалған жол шектеулерін қамтитын. Сондай-ақ, ILA ядросының clk кіріс портына қосылған сағат сигналы сіздің дизайныңызда дұрыс шектелген деп күтілуде.

Құрылғыны, пакетті және жылдамдық деңгейін таңдау
Бұл бөлім осы IP өзегі үшін қолданылмайды.

• Сағат жиіліктері
  Бұл бөлім осы IP өзегі үшін қолданылмайды.
• Сағаттық менеджмент
  Бұл бөлім осы IP өзегі үшін қолданылмайды.
• Сағаттың орналасуы
  Бұл бөлім осы IP өзегі үшін қолданылмайды.
• Банк ісі
  Бұл бөлім осы IP өзегі үшін қолданылмайды.
• Трансиверді орналастыру
  Бұл бөлім осы IP өзегі үшін қолданылмайды.
• Енгізу/шығару стандарты және орналастыру
  Бұл бөлім осы IP өзегі үшін қолданылмайды.

Модельдеу

Vivado® модельдеу құрамдастары туралы толық ақпаратты, сондай-ақ қолдау көрсетілетін үшінші тарап құралдарын пайдалану туралы ақпаратты Vivado Design Suite пайдаланушы нұсқаулығы: логикалық модельдеу (UG900) бөлімінен қараңыз.

Синтез және жүзеге асыру
Синтездеу және енгізу туралы толық ақпаратты Vivado Design Suite пайдаланушы нұсқаулығы: IP көмегімен жобалау (UG896) бөлімінен қараңыз.

Түзету

Бұл қосымша Xilinx® қолдауында қолжетімді ресурстар туралы мәліметтерді қамтиды webсайт және жөндеу құралдары. Егер IP лицензиялық кілтті қажет етсе, кілт тексерілуі керек. Vivado® дизайн құралдарында лицензияланған IP ағыны арқылы өту үшін бірнеше лицензиялық бақылау нүктелері бар. Лицензияны тексеру сәтті болса, IP генерациясын жалғастыра алады. Әйтпесе, генерация қатемен тоқтатылады. Лицензиялық бақылау пункттері келесі құралдармен жүзеге асырылады:

• Вивадо синтезі
• Vivado іске асыру
• write_bitstream (Tcl пәрмені)

МАҢЫЗДЫ! Бақылау пункттерінде IP лицензиясының деңгейі еленбейді. Сынақ жарамды лицензияның бар екенін растайды. Ол IP лицензия деңгейін тексермейді.

Xilinx.com сайтында анықтама іздеу

Xilinx қолдауын пайдаланған кезде дизайн және жөндеу процесіне көмектесу үшін web бетте өнім құжаттамасы, шығарылым жазбалары, жауап жазбалары, белгілі мәселелер туралы ақпарат және өнімге қосымша қолдау алуға арналған сілтемелер сияқты негізгі ресурстар бар. Xilinx қауымдастық форумдары да қол жетімді, онда мүшелер Xilinx шешімдері туралы біле алады, қатыса алады, бөліседі және сұрақтар қоя алады.

Құжаттама
Бұл өнім нұсқаулығы ядромен байланысты негізгі құжат болып табылады. Бұл нұсқаулықты жобалау процесіне көмектесетін барлық өнімдерге қатысты құжаттамамен бірге Xilinx қолдау қызметінен табуға болады. web бетінде немесе Xilinx® Documentation Navigator пайдалану арқылы. Xilinx Documentation Navigator бағдарламасын Жүктеулер бетінен жүктеп алыңыз. Бұл құрал және қолжетімді мүмкіндіктер туралы қосымша ақпарат алу үшін орнатудан кейін онлайн анықтаманы ашыңыз.

Жауап жазбалары
Жауап жазбалары жиі кездесетін мәселелер туралы ақпаратты, осы мәселелерді шешу жолы туралы пайдалы ақпаратты және Xilinx өніміне қатысты кез келген белгілі мәселелерді қамтиды. Жауап жазбалары пайдаланушылардың қол жетімді ең дәл ақпаратқа қол жеткізуін қамтамасыз ету үшін күн сайын жасалады және сақталады. Осы ядроға арналған жауап жазбаларын негізгі Xilinx қолдауындағы Іздеуді қолдау жолағын пайдалану арқылы табуға болады web бет. Іздеу нәтижелерін ұлғайту үшін келесідей кілт сөздерді пайдаланыңыз:

• Өнім атауы
• Құрал хабарлама(лар)ы
• Кездескен мәселенің қысқаша мазмұны

Нәтижелерді әрі қарай бағыттау үшін нәтижелер қайтарылғаннан кейін сүзгі іздеу қолжетімді болады.

Техникалық көмек
Xilinx өнім құжаттамасында сипатталғандай пайдаланылған кезде осы LogiCORE™ IP өнімі үшін Xilinx қауымдастық форумдарында техникалық қолдау көрсетеді. Төмендегілердің кез келгенін орындасаңыз, Xilinx уақытты, функционалдылықты немесе қолдауды қамтамасыз ете алмайды:

• Шешімді құжаттамада анықталмаған құрылғыларға енгізіңіз.
• Өнім құжаттамасында рұқсат етілгеннен тыс шешімді теңшеңіз.
• ӨЗГЕРТУ ЕМЕС деп белгіленген дизайнның кез келген бөлігін өзгертіңіз.

Сұрақтар қою үшін Xilinx қауымдастық форумдарына өтіңіз.

Қосымша ресурстар және құқықтық ескертулер

Xilinx ресурстары
Жауаптар, құжаттама, жүктеулер және форумдар сияқты қолдау ресурстарын Xilinx қолдау бөлімінен қараңыз.

Құжаттама навигаторы және дизайн хабтары
Xilinx® Documentation Navigator (DocNav) ақпаратты табу үшін сүзуге және іздеуге болатын Xilinx құжаттарына, бейнелеріне және қолдау ресурстарына қатынасты қамтамасыз етеді. DocNav ашу үшін:

• • Vivado® IDE ішінен Анықтама → Құжаттар және оқулықтар тармағын таңдаңыз.
  • Windows жүйесінде Пуск → Все программы → Xilinx Design Tools → DocNav тармағын таңдаңыз.
  • Linux пәрмен жолында docnav енгізіңіз.

Xilinx Design Hubs негізгі ұғымдарды үйрену және жиі қойылатын сұрақтарды шешу үшін пайдалануға болатын жобалау тапсырмалары және басқа тақырыптар арқылы ұйымдастырылған құжаттамаға сілтемелер береді. Дизайн орталықтарына қол жеткізу үшін:

• DocNav бағдарламасында Дизайн хабтарын басыңыз View қойындысы.
• Силинксте webсайтында Дизайн орталықтары бетін қараңыз.

Ескерту: DocNav туралы қосымша ақпаратты Xilinx жүйесіндегі Documentation Navigator бетін қараңыз webсайт.

Анықтамалар
Бұл құжаттар осы нұсқаулыққа пайдалы қосымша материал береді:

1.  Vivado Design Suite пайдаланушы нұсқаулығы: бағдарламалау және жөндеу (UG908)
2. Vivado Design Suite пайдаланушы нұсқаулығы: IP арқылы жобалау (UG896)
3. Vivado Design Suite пайдаланушы нұсқаулығы: IP Integrator көмегімен IP ішкі жүйелерін жобалау (UG994)
4. Vivado Design Suite пайдаланушы нұсқаулығы: Жұмысты бастау (UG910)
5. Vivado Design Suite пайдаланушы нұсқаулығы: логикалық модельдеу (UG900)
6. Vivado Design Suite пайдаланушы нұсқаулығы: іске асыру (UG904)
7. ISE-ден Vivado Design Suite көшіру нұсқаулығы (UG911)
8. AXI Protocol Checker LogiCORE IP өнім нұсқаулығы (PG101)
9. AXI4-ағыны протоколын тексеру құралы LogiCORE IP өнім нұсқаулығы (PG145)

Қайта қарау тарихы
Келесі кестеде осы құжаттың қайта қарау журналы көрсетілген.

Бөлім	Қайталау қорытындысы
11 / 23 / 2020 нұсқасы 1.1
Бастапқы шығарылым.	Жоқ

Оқыңыз: Маңызды заңды ескертулер
Осы жерде сізге ашылған ақпарат («Материалдар») тек Xilinx өнімдерін таңдау және пайдалану үшін берілген. Қолданыстағы заңмен рұқсат етілген ең жоғары дәрежеде: (1) Материалдар «ҚАЛАЙДА» қол жетімді және барлық ақаулары бар, Xilinx осы арқылы БАРЛЫҚ КЕПІЛДІКТЕР МЕН ШАРТТАРДАН, АЙҚЫН, ЖАНА НЕМЕСЕ ЗАҢДЫҚ, ҚОСЫМША, БІРАҚ КЕПІЛДІКТЕРГЕ ШЕКТЕУЛІМІЗГЕ ШЕКТЕУЛЕРДІ БАСТАДЫ. -БҰЗУ, НЕМЕСЕ КЕЗ КЕЛГЕН НЕГІЗГІ МАҚСАТҚА САЙЫМДЫҚ; және (2) Xilinx (келісім-шартта немесе деликтте, оның ішінде абайсыздықта немесе жауапкершіліктің кез келген басқа теориясы бойынша) Материалдармен байланысты, туындайтын немесе олармен байланысты кез келген түрдегі немесе сипаттағы кез келген жоғалту немесе залал үшін жауап бермейді. (материалдарды пайдалануды қоса алғанда), оның ішінде кез келген тікелей, жанама, арнайы, кездейсоқ немесе салдарлық жоғалту немесе залал (соның ішінде деректердің, пайданың, гудвиллдің жоғалуы немесе кез келген іс-әрекет нәтижесінде келтірілген шығын немесе залалдың кез келген түрі) үшінші тараппен) тіпті мұндай залал немесе жоғалту ақылға қонымды түрде болжанған болса немесе Xilinx осындай мүмкіндігі туралы ескертілген болса да.

Xilinx материалдардағы кез келген қателерді түзетуге немесе материалдарға немесе өнім сипаттамаларына жаңартулар туралы хабарлауға ешқандай міндеттеме алмайды. Материалдарды алдын ала жазбаша келісімсіз көшіруге, өзгертуге, таратуға немесе көпшілікке көрсетуге болмайды. Кейбір өнімдер Xilinx шектеулі кепілдігінің шарттарына бағынады, Xilinx сату шарттарын қараңыз. viewред https://www.xilinx.com/legal.htm#tos; IP ядролары сізге Xilinx берген лицензиядағы кепілдік пен қолдау шарттарына сәйкес болуы мүмкін. Xilinx өнімдері істен шығуға қауіпсіз немесе ақаулық қауіпсіз өнімділікті талап ететін кез келген қолданбада пайдалануға арналмаған немесе арналмаған; Xilinx өнімдерін осындай маңызды қолданбаларда пайдалану үшін жалғыз тәуекел мен жауапкершілікті өз мойныңызға аласыз, Xilinx сату шарттарын қараңыз. viewред https://www.xilinx.com/legal.htm#tos.
Бұл құжат алдын ала ақпаратты қамтиды және ескертусіз өзгертілуі мүмкін. Мұнда берілген ақпарат сатуға әлі қол жетімді емес өнімдерге және/немесе қызметтерге қатысты және тек ақпараттық мақсаттар үшін ғана беріледі және сатуға арналған ұсыныс немесе аталған өнімдерді және/немесе қызметтерді коммерцияландыру әрекеті ретінде қарастырылмаған немесе түсіндірілмейді. осында.

АВТОҚОЛДАНБАЛАРДАН БАС ТАРТУ
АВТОМОБИЛЬ ӨНІМДЕРІНЕ (БӨЛІК НӨМЕРІНДЕ «ХА» РЕТІНДЕ АНЫҚТАЛҒАН) ҚАУІПСІЗДІК ЖАСТЫҚТАРЫН ОРНАТУҒА НЕМЕСЕ КӨЛІК ҚҰРАЛЫҒЫН БАСҚАРУҒА («ҚАУІПСІЗДІК ҚАУІПСІЗДІК» МӘСЕЛЕЛЕРІНЕ) ӘСЕР ЕТЕТІН ҚОЛДАНБАЛАРДА ПАЙДАЛАНУҒА КЕПІЛДІК ЕМЕС. ISO 26262 АВТОМОБИЛЬ ҚАУІПСІЗДІГІ СТАНДАРТЫМЕН («ҚАУІПСІЗДІК ДИЗАЙНЫ»). ТҰТЫНУШЫЛАР ӨНІМДЕРДІ ҚҰРАМЫН КЕЗ КЕЛГЕН ЖҮЙЕЛЕРДІ ПАЙДАЛАНУ НЕМЕСЕ ТАРТУ АЛДЫНДА ҚАУІПСІЗДІК МАҚСАТЫНДА ОСЫНДАЙ ЖҮЙЕЛЕРДІ ЖАҢАЛЫҚ ТЕКСЕРІП ТАСТАУЫ КЕРЕК. ӨНІМДЕРДІ ҚАУІПСІЗДІК ҚОЛДАНБАСЫНДА ҚАУІПСІЗДІК ДИЗАЙНЫСЫЗ ПАЙДАЛАНУ ТОЛЫҚТЫ ТҰТЫНУШЫНЫҢ ҚАУІПІН ТҰРАДЫ, ӨНІМ ЖАУАПКЕРШІЛІГІНІҢ ШЕКТЕУЛЕРІН РЕТТЕЙТІН ҚОЛДАНЫЛАТЫН ЗАҢДАР МЕН НЕГІЗГІ ҚАБЫЛДАУЛАРҒА БАҒЫНАДЫ.
Авторлық құқық 2020 Xilinx, Inc. Xilinx, Xilinx логотипі, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq және осы құжатқа енгізілген басқа белгіленген брендтер Америка Құрама Штаттарындағы және басқа елдердегі Xilinx сауда белгілері болып табылады. Барлық басқа сауда белгілері тиісті иелерінің меншігі болып табылады.PG357 (v1.1) 23 жылдың 2020 қарашасы, AXI4-Stream интерфейсі v1.1 бар ILA
PDF файлын жүктеу: Xilinx AXI4-Stream біріктірілген логикалық анализатор нұсқаулығы

Анықтамалар

• Пайдаланушы нұсқаулығы