Udhëzues për analizuesin logjik të integruar Xilinx AXI4-Stream

Analizuesi logjik i integruar (ILA) me bërthamën e ndërfaqes AXI4-Stream është një IP analizues logjik i personalizueshëm që mund të përdoret për të monitoruar sinjalet e brendshme dhe ndërfaqet e një dizajni. Bërthama ILA përfshin shumë veçori të avancuara të analizuesve logjikë modernë, duke përfshirë ekuacionet e shkrepjes boolean dhe shkasat e tranzicionit të skajeve. Bërthama ofron gjithashtu aftësi për korrigjimin dhe monitorimin e ndërfaqes së bashku me kontrollin e protokollit për AXI dhe AXI4-Stream të hartuar me memorie. Për shkak se bërthama ILA është sinkron me dizajnin që monitorohet, të gjitha kufizimet e orës së projektimit që aplikohen në modelin tuaj zbatohen gjithashtu për komponentët e bërthamës ILA. Për të korrigjuar ndërfaqet brenda një dizajni, ILA IP duhet të shtohet në një dizajn blloku në integruesin IP të Vivado®. Në mënyrë të ngjashme, opsioni i kontrollit të protokollit AXI4/AXI4-Stream mund të aktivizohet për IP ILA në integruesin IP. Shkeljet e protokollit mund të shfaqen më pas në formën e valës viewer i analizuesit logjik Vivado.

Veçoritë

Numri i portave të sondës dhe gjerësia e sondës që mund të zgjedhë nga përdoruesi.

Objektivat e ruajtjes së përzgjedhur nga përdoruesi, të tilla si bllokimi i RAM-it dhe UltraRAM
Porta të shumta të sondës mund të kombinohen në një gjendje të vetme shkasjeje.

Vende të tjera AXI të zgjedhura nga përdoruesi për të korrigjuar ndërfaqet AXI në një dizajn.
Opsione të konfigurueshme për ndërfaqet AXI duke përfshirë llojet e ndërfaqes dhe gjurmëtampthellësia.

Të dhënat dhe vetitë e ndezjes për sondat.
Një numër krahasuesish dhe gjerësia për secilën sondë dhe porte individuale brenda ndërfaqeve.

Ndërfaqet hyrëse/dalëse ndër-shkaktuese.
Tubacione të konfigurueshme për sondat e hyrjes.

Kontrollimi i protokollit AXI4-MM dhe AXI4-Stream.

Për më shumë informacion rreth bërthamës ILA, shihni Udhëzuesin e Përdoruesit të Vivado Design Suite: Programimi dhe korrigjimi (UG908).

Fakte IP

Tabela e fakteve të LogiCORE™ IP
Specifikat kryesore
Familja e pajisjes së mbështetur1	Versal™ ACAP
Ndërfaqet e përdoruesve të mbështetur	Standardi IEEE 1149.1 - JTAG
Pajisur me Core
Dizajn Files	RTL
Example Dizajni	Verilog
Stola e provës	Nuk ofrohet
Kufizimet File	Kufizimet e dizajnit të Xilinx® (XDC)
Modeli i simulimit	Nuk ofrohet
Shofer S/W i mbështetur	N/A
Flukset e testuara të projektimit2
Hyrja e Dizajnit	Vivado® Design Suite
Simulimi	Për simulatorët e mbështetur, shihni Xilinx Design Tools: Release Notes Guide.
Sinteza	Sinteza Vivado
Mbështetje
Të gjitha regjistrat e ndryshimit të IP të Vivado	Regjistrat e ndryshimit të IP të Master Vivado: 72775
Mbështetje Xilinx web faqe
Shënime: 1. Për një listë të plotë të pajisjeve të mbështetura, shihni katalogun IP të Vivado®. 2. Për versionet e mbështetura të mjeteve, shihni Xilinx Design Tools: Release Notes Guide.

Mbiview

Lundrimi i përmbajtjes sipas procesit të projektimit
Dokumentacioni Xilinx® është i organizuar rreth një sërë procesesh standarde të projektimit për t'ju ndihmuar të gjeni përmbajtje përkatëse për detyrën tuaj aktuale të zhvillimit. Ky dokument mbulon proceset e mëposhtme të projektimit:

Zhvillimi i harduerit, IP-së dhe platformës: Krijimi i blloqeve IP PL për platformën harduerike, krijimi i bërthamave PL, simulimi funksional i nënsistemit dhe vlerësimi i kohës së Vivado®, përdorimit të burimeve dhe mbylljes së energjisë. Gjithashtu përfshin zhvillimin e platformës harduerike për integrimin e sistemit. Temat në këtë dokument që zbatohen për këtë proces të projektimit përfshijnë:
Përshkrimi i portit

Clocking dhe Rivendos
Përshtatja dhe gjenerimi i bërthamës

Core Mbiview
Sinjalet dhe ndërfaqet në dizajnin FPGA janë të lidhura me një sondë ILA dhe hyrje të slotit. Këto sinjale dhe ndërfaqe, të bashkangjitura përkatësisht në hyrjet e sondës dhe slotit, janë sampudhëhequr me shpejtësi të projektimit dhe ruhet duke përdorur RAM-in e bllokut në çip. Sinjalet dhe ndërfaqet në modelin Versal™ ACAP janë të lidhura me hyrjen e sondës ILA dhe të folesë. Këto sinjale dhe ndërfaqe të bashkangjitura janë sampudhëhequr me shpejtësi të projektimit duke përdorur hyrjen e orës bazë dhe ruhet në memoriet RAM të bllokut në çip. Parametrat thelbësorë specifikojnë sa vijon:

Një numër sondash (deri në 512) dhe gjerësia e sondës (1 deri në 1024).

Një numër i lojërave elektronike dhe opsionet e ndërfaqes.
Gjurmë sampthellësia.

Të dhënat dhe/ose vetitë e ndezjes për sondat.
Numri i krahasuesve për secilën sondë.

Komunikimi me bërthamën ILA kryhet duke përdorur një shembull të AXI Debug Hub që lidhet me bërthamën IP të Kontrollit, Ndërfaqes dhe Sistemit të Përpunimit (CIPS).

Pasi dizajni të jetë ngarkuar në Versal ACAP, përdorni softuerin e analizuesit logjik Vivado® për të vendosur një ngjarje nxitëse për matjen ILA. Pasi të ndodhë shkasja, sampbuffer le plotësohet dhe ngarkohet në analizuesin logjik Vivado. Ti mundesh view këto të dhëna duke përdorur dritaren e formës së valës. Sonda sampfunksionaliteti le dhe trigger zbatohet në rajonin logjik të programueshëm. Blloko memorien RAM ose UltraRAM në çip bazuar në objektivin e ruajtjes që keni zgjedhur gjatë personalizimit, i cili ruan të dhënat derisa të ngarkohen nga softueri. Asnjë hyrje ose dalje nga përdoruesi nuk kërkohet për të shkaktuar ngjarje, për të kapur të dhëna ose për të komunikuar me bërthamën ILA. Bërthama ILA është e aftë të monitorojë sinjalet e nivelit të ndërfaqes, mund të përcjellë informacione të nivelit të transaksionit siç janë transaksionet e pazgjidhura për ndërfaqet AXI4.

Krahasuesi i këmbëzës së sondës ILA
Çdo hyrje e sondës është e lidhur me një krahasues të këmbëzës që është në gjendje të kryejë operacione të ndryshme. Në kohën e ekzekutimit, krahasuesi mund të vendoset të kryejë krahasime = ose !=. Kjo përfshin modelet e nivelit të përputhshëm, si p.sh. X0XX101. Ai gjithashtu përfshin zbulimin e tranzicioneve të skajeve të tilla si skaji në rritje (R), skaji në rënie (F), ose skaji (B), ose pa tranzicion (N). Krahasuesi i nxitësit mund të kryejë krahasime më komplekse, duke përfshirë >, <, ≥ dhe ≤.

E RËNDËSISHME! Krahasuesi vendoset në kohën e ekzekutimit përmes analizuesit logjik Vivado®.

Gjendja e këmbëzës ILA
Kushti i nxitjes është rezultat i një llogaritjeje "AND" ose "OR" Boolean të secilit prej rezultateve të krahasuesit të këmbëzës së sondës ILA. Duke përdorur analizuesin logjik Vivado®, ju zgjidhni nëse do të "DHE" do të nxirrni sondat për të ndezur krahasuesit ose "OSE" ato. Cilësimi "AND" shkakton një ngjarje nxitëse kur të gjitha krahasimet e sondës ILA janë të kënaqura. Cilësimi "OR" shkakton një ngjarje nxitëse kur çdo krahasim i sondës ILA është i kënaqur. Kushti i nxitjes është ngjarja e nxitjes që përdoret për matjen e gjurmës ILA.

Aplikacionet

Bërthama ILA është projektuar për t'u përdorur në një aplikacion që kërkon verifikim ose korrigjim duke përdorur Vivado®. Figura e mëposhtme tregon shkrimet dhe leximet e bërthamës IP të CIPS nga kontrolluesi i RAM-it të bllokut AXI përmes Rrjetit AXI në Çip (NoC). Bërthama ILA është e lidhur me rrjetin e ndërfaqes midis kontrolluesit të RAM-it të bllokut AXI NoC dhe AXI për të monitoruar transaksionin AXI4 në menaxherin e harduerit.

Licencimi dhe porositja
Ky modul IP i Xilinx® LogiCORE™ ofrohet pa kosto shtesë me Kompletën e Dizajnit Xilinx Vivado® sipas kushteve të Licencës së Përdoruesit Fundor Xilinx.
Shënim: Për të verifikuar që keni nevojë për një licencë, kontrolloni kolonën Licenca të Katalogut IP. E përfshirë do të thotë që një licencë është përfshirë me Vivado® Design Suite; Blerja do të thotë që ju duhet të blini një licencë për të përdorur bërthamën. Informacioni rreth moduleve të tjera IP të Xilinx® LogiCORE™ është i disponueshëm në faqen e Pronësisë Intelektuale të Xilinx. Për informacion në lidhje me çmimin dhe disponueshmërinë e moduleve dhe mjeteve të tjera IP të Xilinx LogiCORE, kontaktoni përfaqësuesin tuaj lokal të shitjeve të Xilinx.

Specifikimi i produktit

Përshkrimi i portit
Tabelat e mëposhtme japin detaje rreth portave dhe parametrave të ILA.
Portet ILA

Tabela 1: Portet ILA
Emri i portit	I/O	Përshkrimi
kliko	I	Dizajnoni orën që kontrollon të gjithë logjikën e ndezjes dhe ruajtjes.
sondë [ – 1:0]	I	Hyrja e portës së sondës. Numri i portës së sondës është në rangun nga 0 në 511. Gjerësia e portës së sondës (e shënuar me ) është në rangun nga 1 deri në 1024. Ju duhet ta deklaroni këtë port si një vektor. Për një port 1-bit, përdorni sondë [0:0].
trig_out	O	Porta trig_out mund të krijohet ose nga kushti i aktivizimit ose nga një port i jashtëm trig_in. Ekziston një kontroll i kohës së ekzekutimit nga Analizuesi Logic për të kaluar midis kushtit të aktivizimit dhe trig_in për të drejtuar trig_out.
trig_in	I	Porta e këmbëzës së hyrjes përdoret në sistemin e bazuar në proces për Kryqëzimin e Embedded. Mund të lidhet me një ILA tjetër për të krijuar Trigger kaskadë.
slot_ _	I	Ndërfaqja e slotit. Lloji i ndërfaqes është krijuar në mënyrë dinamike bazuar në slot_ _ parametri i llojit të ndërfaqes. Portat individuale brenda ndërfaqeve janë të disponueshme për monitorim në menaxherin e harduerit.
trig_out_ack	I	Një mirënjohje për trig_out.
trig_in_ack	O	Një mirënjohje për trig_in.
rivendosur	I	Lloji i hyrjes ILA kur vendoset në 'Interface Monitor', ky port duhet të jetë i njëjti sinjal i rivendosjes që është sinkron me logjikën e projektimit që është bashkangjitur në Slot_ _ portet e bërthamës ILA.
S_AKSIS	I/O	Porta opsionale. Përdoret për lidhje manuale me bërthamën AXI Debug Hub kur "Aktivizo ndërfaqen AXI4- Stream for Manual Connection me AXI Debug Hub" zgjidhet te Opsionet e Avancuara.
M_AXIS	I/O	Porta opsionale. Përdoret për lidhje manuale me bërthamën AXI Debug Hub kur "Aktivizo ndërfaqen AXI4- Stream për lidhje manuale me AXI Debug Hub" zgjidhet te "Opsionet e avancuara".

Tabela 1: Portet ILA (vazhdim)
Emri i portit	I/O	Përshkrimi
aresetn	I	Porta opsionale. Përdoret për lidhje manuale me bërthamën AXI Debug Hub kur "Aktivizo ndërfaqen AXI4- Stream për lidhje manuale me AXI Debug Hub" zgjidhet te "Opsionet e avancuara". Ky port duhet të jetë sinkron me portën e rivendosjes së AXI Debug Hub.
aclk	I	Porta opsionale. Përdoret për lidhje manuale me bërthamën AXI Debug Hub kur "Aktivizo ndërfaqen AXI4- Stream për lidhje manuale me AXI Debug Hub" zgjidhet te "Opsionet e avancuara". Ky port duhet të jetë sinkron me portën e orës së AXI Debug Hub.

Parametrat ILA

Tabela 2: Parametrat ILA
Parametri	E lejueshme vlerat	Vlerat e parazgjedhura	Përshkrimi
Emri_komponenti	Vargu me A–Z, 0–9 dhe _ (nënvizim)	ila_0	Emri i komponentit të instancuar.
C_NUM_OF_PROBES	1–512	1	Numri i portave të sondës ILA.
C_MEMORY_TYPE	0, 1	0	Objektivi i ruajtjes për të dhënat e kapura. 0 korrespondon me bllokun RAM dhe 1 korrespondon me UltraRAM.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Thellësia e tamponit të ruajtjes së sondës. Ky numër përfaqëson numrin maksimal të samples që mund të ruhen në kohën e ekzekutimit për çdo hyrje të sondës.
C_PROBE _GJERËSIA	1–1024	1	Gjerësia e portës së sondës . Ku është porta e sondës që ka një vlerë nga 0 në 1,023.
C_TRIGOUT_EN	E vërtetë/E gabuar	E rreme	Aktivizon funksionalitetin e ndezjes. Përdoren portat trig_out dhe trig_out_ack.
C_TRIGIN_EN	E vërtetë/E gabuar	E rreme	Aktivizon funksionalitetin e aktivizimit. Përdoren portat trig_in dhe trig_in_ack.
C_INPUT_PIPE_STAGES	0–6	0	Shtoni flops shtesë në portat e sondës. Një parametër vlen për të gjitha portat e sondës.
ALL_PROBE_SAME_MU	E vërtetë/E gabuar	E VËRTETË	Kjo detyron të njëjtat njësi vlere krahasuese (njësitë e ndeshjes) me të gjitha sondat.
C_PROBE _MU_CNT	1–16	1	Numri i njësive të vlerës krahasuese (përputhje) për sondë. Kjo është e vlefshme vetëm nëse ALL_PROBE_SAME_MU është FALSE.
C_PROBE _ LLOJI	TË DHËNAT dhe TRIGGER, TRIGGER, DATA	TË DHËNAT dhe AKTIVITETI	Për të zgjedhur një sondë të zgjedhur për të specifikuar gjendjen e aktivizimit ose për qëllimin e ruajtjes së të dhënave ose për të dyja.
C_ADV_TRIGGER	E vërtetë/E gabuar	E rreme	Aktivizon opsionin e aktivizimit paraprak. Kjo mundëson makinën e gjendjes së këmbëzimit dhe ju mund të shkruani sekuencën tuaj të aktivizimit në Vivado Logic Analyzer.

Tabela 2: Parametrat ILA (vazhdim)
Parametri	E lejueshme vlerat	Vlerat e parazgjedhura	Përshkrimi
C_NUM_MONITOR_SLOTS	1-11	1	Numri i Sloteve të Ndërfaqes.
Shënime: 1. Numri maksimal i njësive të vlerës (përputhjes) krahasuese është i kufizuar në 1,024. Për shkaktarin bazë (C_ADV_TRIGGER = FALSE), çdo sondë ka një njësi të vlerës krahasuese (si në versionin e mëparshëm). Por për opsionin e aktivizimit paraprak (C_ADV_TRIGGER = E VËRTETË), kjo do të thotë se sondat individuale mund të kenë ende zgjedhjen e mundshme të numrit të njësive të vlerave krahasuese nga një në katër. Por të gjitha njësitë e vlerës së krahasuar nuk duhet të kalojnë më shumë se 1,024. Kjo do të thotë, nëse keni nevojë për katër njësi krahasuese për sondë, atëherë ju lejohet të përdorni vetëm 256 sonda.

Dizajnimi me Core

Ky seksion përfshin udhëzime dhe informacion shtesë për të lehtësuar dizajnimin me bazën.

Clocking
Porta e hyrjes clk është ora e përdorur nga bërthama ILA për të regjistruar vlerat e sondës. Për rezultate më të mira, duhet të jetë i njëjti sinjal i orës që është sinkron me logjikën e projektimit që është bashkangjitur në portat e sondës së bërthamës ILA. Kur lidheni manualisht me AXI Debug Hub, sinjali aclk duhet të jetë sinkron me portën hyrëse të orës AXI Debug Hub.

resets
Kur vendosni një lloj të hyrjes ILA në Monitorin e ndërfaqes, porta e rivendosjes duhet të jetë i njëjti sinjal i rivendosjes që është sinkron me logjikën e projektimit, ndërfaqja e së cilës është bashkangjitur
slot_ _ porti i bërthamës ILA. Për lidhje manuale me një bërthamë AXI Debug Hub, porti aktual duhet të jetë sinkron me portën e rivendosjes së një bërthame AXI Debug Hub.

Hapat e rrjedhës së projektimit
Ky seksion përshkruan personalizimin dhe gjenerimin e bërthamës, kufizimin e bërthamës dhe hapat e simulimit, sintezës dhe zbatimit që janë specifike për këtë bërthamë IP. Informacion më të detajuar në lidhje me flukset standarde të dizajnit Vivado® dhe integruesin IP mund të gjenden në udhëzuesit e mëposhtëm të përdorimit të Vivado Design Suite:

Udhëzuesi i përdorimit të Vivado Design Suite: Projektimi i nënsistemeve IP duke përdorur IP Integrator (UG994)
Udhëzuesi i përdorimit të Vivado Design Suite: Dizajnimi me IP (UG896)
Udhëzuesi i përdorimit të Vivado Design Suite: Fillimi (UG910)
Udhëzuesi i përdorimit të Vivado Design Suite: Logic Simulation (UG900)

Përshtatja dhe gjenerimi i bërthamës

Ky seksion përfshin informacione rreth përdorimit të mjeteve Xilinx® për të personalizuar dhe gjeneruar bërthamën në Vivado® Design Suite. Nëse po personalizoni dhe gjeneroni bërthamën në integruesin IP të Vivado, shihni Udhëzuesin e Përdoruesit të Vivado Design Suite: Dizajnimi i nënsistemeve IP duke përdorur IP Integrator (UG994) për informacion të detajuar. Integruesi IP mund të llogarisë automatikisht disa vlera të konfigurimit kur vërteton ose gjeneron dizajnin. Për të kontrolluar nëse vlerat ndryshojnë, shikoni përshkrimin e parametrit në këtë kapitull. te view vlerën e parametrit, ekzekutoni komandën validate_bd_design në tastierën Tcl. Ju mund ta personalizoni IP-në për përdorim në dizajnin tuaj duke specifikuar vlerat për parametrat e ndryshëm të lidhur me bërthamën IP duke përdorur hapat e mëposhtëm:

Zgjidhni IP-në nga katalogu i IP-së.
Klikoni dy herë mbi IP-në e zgjedhur ose zgjidhni komandën Personalizo IP nga shiriti i veglave ose kliko me të djathtën në menu.

Për detaje, shihni Udhëzuesin e Përdoruesit të Vivado Design Suite: Dizajnimi me IP (UG896) dhe Udhëzuesi i Përdorimit të Vivado Design Suite: Fillimi (UG910). Shifrat në këtë kapitull janë ilustrime të Vivado IDE. Paraqitja e paraqitur këtu mund të ndryshojë nga versioni aktual.

Për të hyrë në bërthamën, kryeni sa më poshtë:

Hapni një projekt duke zgjedhur File pastaj Hapni Projektin ose krijoni një projekt të ri duke zgjedhur File pastaj Projekti i Ri në Vivado.
Hapni katalogun IP dhe lundroni në ndonjë nga taksonomitë.

Klikoni dy herë ILA për të shfaqur emrin kryesor Vivado IDE.

Paneli i opsioneve të përgjithshme
Figura e mëposhtme tregon skedën Opsionet e Përgjithshme në cilësimin Native që ju lejon të specifikoni opsionet:

Figura e mëposhtme tregon skedën Opsionet e Përgjithshme në cilësimin AXI që ju lejon të specifikoni opsionet:

Emri i komponentit: Përdorni këtë fushë teksti për të dhënë një emër unik të modulit për bërthamën ILA.

Lloji i hyrjes ILA: Ky opsion specifikon se cilin lloj ndërfaqeje ose sinjali ILA duhet të korrigjojë. Aktualisht, vlerat për këtë parametër janë "Native Probes", "Interface Monitor" dhe "Mixed".
Numri i sondave: Përdorni këtë fushë teksti për të zgjedhur numrin e portave të sondës në bërthamën ILA. Gama e vlefshme e përdorur në Vivado® IDE është 1 deri në 64. Nëse keni nevojë për më shumë se 64 porte probe, duhet të përdorni rrjedhën e komandës Tcl për të gjeneruar bërthamën ILA.
Një numër i Sloteve të Ndërfaqes (të disponueshme vetëm në llojin e monitorit të ndërfaqes dhe tipin e përzier): Ky opsion ju lejon të zgjidhni numrin e slotave të ndërfaqes AXI që duhet të lidhen me ILA.

Numri i njëjtë i krahasuesve për të gjitha portat e sondave: Numri i krahasuesve për sonda mund të konfigurohet në këtë panel. I njëjti numër krahasues për të gjitha sondat mund të aktivizohet duke zgjedhur.

Panelet e portit të sondës
Figura e mëposhtme tregon skedën Probe Ports që ju lejon të specifikoni cilësimet:

Paneli i portës së sondës: Gjerësia e çdo porti të sondës mund të konfigurohet në panelet e portit të sondës. Çdo panel porti i sondës ka deri në shtatë porte.
Gjerësia e sondës: Mund të përmendet gjerësia e çdo porti të sondës. Gama e vlefshme është nga 1 deri në 1024.
Numri i krahasuesve: Ky opsion aktivizohet vetëm kur opsioni "Numri i njëjtë i krahasuesve për të gjitha portat e sondave" është i çaktivizuar. Mund të vendoset një krahasues për secilën sondë në intervalin 1 deri në 16.

Të dhënat dhe/ose këmbëza: Lloji i sondës për secilën sondë mund të caktohet duke përdorur këtë opsion. Opsionet e vlefshme janë DATA_and_TRIGGER, DATA dhe TRIGGER.
Opsionet e krahasuesit: Lloji i funksionimit ose krahasimi për secilën sondë mund të vendoset duke përdorur këtë opsion.

Opsionet e ndërfaqes
Figura e mëposhtme tregon skedën Opsionet e Ndërfaqes kur zgjidhet Monitori i ndërfaqes ose lloji i përzier për llojin e hyrjes ILA:

Lloji i ndërfaqes: Shitësi, Biblioteka, Emri dhe Versioni (VLNV) i ndërfaqes që do të monitorohet nga thelbi ILA.
Gjerësia e ID-së AXI-MM: Zgjedh gjerësinë e ID-së së ndërfaqes AXI kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.

Gjerësia e të dhënave AXI-MM: Zgjedh parametrat që korrespondojnë me slot_Zgjedh gjerësinë e të dhënave të ndërfaqes AXI kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Gjerësia e adresës AXI-MM: Zgjedh gjerësinë e adresës së ndërfaqes AXI kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Aktivizo kontrolluesin e protokollit AXI-MM/Stream: Aktivizon kontrolluesin e protokollit AXI4-MM ose AXI4-Stream për slot kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM ose AXI4-Stream, ku është numri i slotit.

Aktivizo numëruesit e gjurmimit të transaksioneve: Aktivizon aftësinë e gjurmimit të transaksioneve AXI4-MM.
Numri i transaksioneve të pazgjidhura të lexuara: Përcakton numrin e transaksioneve të pazgjidhura të leximit për ID. Vlera duhet të jetë e barabartë ose më e madhe se numri i transaksioneve të pazgjidhura të Leximit për atë lidhje.
Numri i transaksioneve me shkrim të papaguara: Përcakton numrin e transaksioneve të papaguara të Shkrimit për ID. Vlera duhet të jetë e barabartë ose më e madhe se numri i transaksioneve të papaguara Write për atë lidhje.

Monitoroni sinjalet e statusit APC: Aktivizo monitorimin e sinjaleve të statusit APC për slot kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Konfiguro kanalin e adresës së leximit AXI si të dhëna: Zgjidhni sinjalet e kanalit të adresave të leximit për qëllimin e ruajtjes së të dhënave për slot kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Konfiguro kanalin e adresës së leximit të AXI si Aktivizues: Zgjidh sinjalet e kanalit të adresës së leximit për të specifikuar gjendjen e aktivizimit për slotin kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.

Konfiguroni kanalin e të dhënave të leximit AXI si të dhëna: Zgjidhni sinjalet e kanalit të të dhënave të lexuara për qëllime të ruajtjes së të dhënave për slot kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Konfiguro kanalin e të dhënave të leximit të AXI si Kërcues: Zgjidh sinjalet e kanalit të të dhënave të leximit për të specifikuar kushtet e aktivizimit për slotin kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Konfiguro kanalin e adresës së shkrimit AXI si të dhëna: Zgjidhni sinjalet e kanalit të adresës së shkrimit për qëllimin e ruajtjes së të dhënave për slot kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.

Konfiguro kanalin e adresës së shkrimit të AXI si "Kalues": Zgjidhni sinjalet e kanalit të adresës së shkrimit për të specifikuar kushtet e aktivizimit për slotin kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Konfiguro kanalin e të dhënave të shkrimit AXI si të dhëna: Zgjidhni sinjalet e kanalit të shkrimit të të dhënave për qëllimin e ruajtjes së të dhënave për slot kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Konfiguro kanalin e të dhënave të shkrimit AXI si "Kalues": Zgjidhni sinjalet e kanalit të të dhënave të shkrimit për të specifikuar gjendjen e aktivizimit për slotin kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.

Konfiguro kanalin e përgjigjes së shkrimit AXI si të dhëna: Zgjidhni sinjalet e kanalit të përgjigjes së shkrimit për qëllime të ruajtjes së të dhënave për slot kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Konfiguroni kanalin e përgjigjes së shkrimit AXI si "Kalues": Zgjidhni sinjalet e kanalit të përgjigjes së shkrimit për të specifikuar gjendjen e aktivizimit për slotin kur slot_ lloji i ndërfaqes është konfiguruar si AXI-MM, ku është numri i slotit.
Gjerësia e të dhënave AXI-Stream: Zgjedh gjerësinë Tdata të ndërfaqes AXI-Stream kur slot_ lloji i ndërfaqes është konfiguruar si AXI-Stream, ku është numri i slotit.

Gjerësia TID AXI-Stream: Zgjedh gjerësinë TID të ndërfaqes AXI-Stream kur slot_ lloji i ndërfaqes është konfiguruar si AXI-Stream, ku është numri i slotit.
Gjerësia e TUSER-it AXI-Stream: Zgjedh gjerësinë TUSER të ndërfaqes AXI-Stream kur slot_ lloji i ndërfaqes është konfiguruar si AXI-Stream, ku është numri i slotit.
Gjerësia TDEST AXI-Stream: Zgjedh gjerësinë TDEST të ndërfaqes AXI-Stream kur slot_ lloji i ndërfaqes është konfiguruar si AXI-Stream, ku është numri i slotit.

Konfiguro sinjalet AXIS si të dhëna: Zgjidhni sinjalet AXI4-Stream për qëllimin e ruajtjes së të dhënave për slotin
kur slot_ lloji i ndërfaqes është konfiguruar si AXI-Stream ku është numri i slotit.
Konfiguro sinjalet e AXIS si shkas: Zgjidhni sinjalet AXI4-Stream për të specifikuar gjendjen e këmbëzës për slotin kur slot_ lloji i ndërfaqes është konfiguruar si AXI-Stream, ku është numri i slotit.
Konfiguro slotin si të dhëna dhe/ose aktivizues: Zgjedh sinjale të slotit jo-AXI për të specifikuar gjendjen e aktivizimit ose për qëllimin e ruajtjes së të dhënave ose për të dyja për slotin kur slot_ lloji i ndërfaqes është konfiguruar si jo-AXI, ku është numri i slotit.

Opsionet e ruajtjes
Figura e mëposhtme tregon skedën Opsionet e ruajtjes që ju lejon të zgjidhni llojin e synuar të ruajtjes dhe thellësinë e memories që do të përdoret:

Objektivi i ruajtjes: Ky parametër përdoret për të zgjedhur llojin e objektivit të ruajtjes nga menyja rënëse.

Thellësia e të dhënave: Ky parametër përdoret për të zgjedhur një s të përshtatshmeample thellësi nga menyja rënëse.

Opsione të avancuara
Figura e mëposhtme tregon skedën Opsione të Avancuara:

Aktivizo ndërfaqen AXI4-Stream për lidhje manuale me AXI Debug Hub: Kur aktivizohet, ky opsion jep një ndërfaqe AXIS që IP të lidhet me AXI Debug Hub.
Aktivizo ndërfaqen e hyrjes në këmbëz: Kontrollo këtë opsion për të aktivizuar një portë hyrëse opsionale të këmbëzës.
Aktivizo ndërfaqen e daljes së këmbëzës: Kontrolloni këtë opsion për të aktivizuar një portë dalëse opsionale të këmbëzës.

Tubi i hyrjes Stages: Zgjidhni numrin e regjistrave që dëshironi të shtoni për hetimin për të përmirësuar rezultatet e zbatimit. Ky parametër vlen për të gjitha sondat.
Aktivizimi i avancuar: Kontrolloni për të aktivizuar renditjen e gjendjes së aktivizimit të bazuar në makinë.

Gjenerimi i daljes
Për detaje, shihni Udhëzuesin e Përdoruesit të Vivado Design Suite: Dizajnimi me IP (UG896).

Kufizimi i Bërthamës

Kufizimet e kërkuara
Bërthama ILA përfshin një XDC file që përmban kufizime të përshtatshme të rrugës false për të parandaluar kufizimin e tepërt të shtigjeve të sinkronizimit të kryqëzimit të domenit të orës. Gjithashtu pritet që sinjali i orës i lidhur me portën hyrëse clk të bërthamës ILA të jetë i kufizuar siç duhet në dizajnin tuaj.

Zgjedhjet e notave të pajisjes, paketës dhe shpejtësisë
Ky seksion nuk është i zbatueshëm për këtë bërthamë IP.

Frekuencat e orës
Ky seksion nuk është i zbatueshëm për këtë bërthamë IP.

Menaxhimi i orës
Ky seksion nuk është i zbatueshëm për këtë bërthamë IP.
Vendosja e orës
Ky seksion nuk është i zbatueshëm për këtë bërthamë IP.
Bankare
Ky seksion nuk është i zbatueshëm për këtë bërthamë IP.

Vendosja e transmetuesit
Ky seksion nuk është i zbatueshëm për këtë bërthamë IP.
Standardi I/O dhe vendosja
Ky seksion nuk është i zbatueshëm për këtë bërthamë IP.

Simulimi

Për informacion të plotë rreth komponentëve të simulimit të Vivado®, si dhe informacione rreth përdorimit të mjeteve të mbështetura të palëve të treta, shihni Udhëzuesin e Përdoruesit të Vivado Design Suite: Logic Simulation (UG900).

Sinteza dhe zbatimi
Për detaje rreth sintezës dhe zbatimit, shihni Udhëzuesin e Përdoruesit të Vivado Design Suite: Projektimi me IP (UG896).

Korrigjimi

Kjo shtojcë përfshin detaje rreth burimeve të disponueshme në Mbështetjen Xilinx® websajti dhe mjetet e korrigjimit. Nëse IP kërkon një çelës licence, çelësi duhet të verifikohet. Veglat e projektimit Vivado® kanë disa pika kontrolli të licencës për kalimin e IP të licencuar përmes rrjedhës. Nëse kontrolli i licencës ka sukses, IP mund të vazhdojë gjenerimin. Përndryshe, gjenerimi ndalon me një gabim. Pikat e kontrollit të licencës zbatohen nga mjetet e mëposhtme:

Sinteza Vivado

Zbatimi i Vivado
write_bitstream (komandë Tcl)

E RËNDËSISHME! Niveli i licencës IP injorohet në pikat e kontrollit. Testi konfirmon se ekziston një licencë e vlefshme. Nuk kontrollon nivelin e licencës IP.

Gjetja e ndihmës në Xilinx.com

Për të ndihmuar në projektimin dhe procesin e korrigjimit kur përdorni bërthamën, Mbështetja Xilinx web faqja përmban burime kryesore si dokumentacioni i produktit, shënimet e publikimit, të dhënat e përgjigjeve, informacione rreth çështjeve të njohura dhe lidhjet për të marrë mbështetje të mëtejshme për produktin. Forumet e Komunitetit Xilinx janë gjithashtu të disponueshme ku anëtarët mund të mësojnë, të marrin pjesë, të ndajnë dhe të bëjnë pyetje rreth zgjidhjeve të Xilinx.

Dokumentacioni
Ky udhëzues produkti është dokumenti kryesor i lidhur me thelbin. Ky udhëzues, së bashku me dokumentacionin në lidhje me të gjitha produktet që ndihmojnë në procesin e projektimit, mund të gjenden në Mbështetjen Xilinx web faqe ose duke përdorur Xilinx® Documentation Navigator. Shkarkoni Navigatorin e Dokumentacionit Xilinx nga faqja e Shkarkimeve. Për më shumë informacion rreth këtij mjeti dhe veçorive të disponueshme, hapni ndihmën në internet pas instalimit.

Rekordet e përgjigjeve
Regjistrimet e përgjigjeve përfshijnë informacione rreth problemeve që hasen zakonisht, informacione të dobishme se si të zgjidhni këto probleme dhe çdo problem të njohur me një produkt Xilinx. Regjistrimet e përgjigjeve krijohen dhe mirëmbahen çdo ditë duke siguruar që përdoruesit të kenë akses në informacionin më të saktë të disponueshëm. Regjistrimet e përgjigjeve për këtë bërthamë mund të gjenden duke përdorur kutinë e Mbështetjes së Kërkimit në mbështetjen kryesore të Xilinx web faqe. Për të maksimizuar rezultatet e kërkimit, përdorni fjalë kyçe të tilla si:

Emri i produktit
Mesazh(et) e mjetit
Përmbledhje e problemit të hasur

Një kërkim filtri është i disponueshëm pasi të kthehen rezultatet për të synuar më tej rezultatet.

Mbështetje Teknike
Xilinx ofron mbështetje teknike në Forumet e Komunitetit Xilinx për këtë produkt LogiCORE™ IP kur përdoret siç përshkruhet në dokumentacionin e produktit. Xilinx nuk mund të garantojë kohën, funksionalitetin ose mbështetjen nëse bëni ndonjë nga sa vijon:

Zbatoni zgjidhjen në pajisjet që nuk janë të përcaktuara në dokumentacion.

Personalizojeni zgjidhjen përtej asaj të lejuar në dokumentacionin e produktit.
Ndryshoni çdo seksion të dizajnit të etiketuar MOS MODIFIKO.

Për të bërë pyetje, lundroni te Forumet e Komunitetit Xilinx.

Burime shtesë dhe njoftime ligjore

Burimet Xilinx
Për burimet mbështetëse si Përgjigjet, Dokumentacioni, Shkarkimet dhe Forumet, shihni Mbështetja e Xilinx.

Navigator i Dokumentacionit dhe Qendrat e Dizajnit
Xilinx® Documentation Navigator (DocNav) ofron akses në dokumentet, videot dhe burimet mbështetëse të Xilinx, të cilat mund t'i filtroni dhe kërkoni për të gjetur informacion. Për të hapur DocNav:

• Nga Vivado® IDE, zgjidhni Help → Documentation and Tutorials.
• Në Windows, zgjidhni Start → All Programs → Xilinx Design Tools → DocNav.
• Në vijën e komandës Linux, futni docnav.

Xilinx Design Hubs ofrojnë lidhje me dokumentacionin e organizuar sipas detyrave të projektimit dhe temave të tjera, të cilat mund t'i përdorni për të mësuar konceptet kryesore dhe për të adresuar pyetjet e bëra shpesh. Për të hyrë në qendrat e dizajnit:

Në DocNav, klikoni Hubs e Dizajnit View skedën.
Në Xilinx webfaqe, shikoni faqen e Dizajnit Hubs.

Shënim: Për më shumë informacion mbi DocNav, shihni faqen e Navigatorit të Dokumentacionit në Xilinx webfaqe.

Referencat
Këto dokumente ofrojnë materiale shtesë të dobishme me këtë udhëzues:

Udhëzuesi i përdorimit të Vivado Design Suite: Programimi dhe korrigjimi (UG908)

Udhëzuesi i përdorimit të Vivado Design Suite: Dizajnimi me IP (UG896)
Udhëzuesi i përdorimit të Vivado Design Suite: Projektimi i nënsistemeve IP duke përdorur IP Integrator (UG994)
Udhëzuesi i përdorimit të Vivado Design Suite: Fillimi (UG910)

Udhëzuesi i përdorimit të Vivado Design Suite: Logic Simulation (UG900)
Udhëzuesi i përdorimit të Vivado Design Suite: Implementimi (UG904)
Udhëzuesi i migrimit ISE në Vivado Design Suite (UG911)

Udhëzuesi i produktit IP të Kontrolluesit të Protokollit AXI LogiCORE (PG101)
Udhëzuesi i produktit të LogiCORE IP të Kontrolluesit të Protokollit AXI4-Stream (PG145)

Historia e rishikimit
Tabela e mëposhtme tregon historinë e rishikimeve për këtë dokument.

Seksioni	Përmbledhje e rishikimit
Versioni 11 / 23 / 2020 1.1
Lëshimi fillestar.	N/A

Ju lutemi lexoni: Njoftimet ligjore të rëndësishme
Informacioni i shpalosur për ju më poshtë ("Materialet") ofrohet vetëm për zgjedhjen dhe përdorimin e produkteve Xilinx. Në masën maksimale të lejuar nga ligji në fuqi: (1) Materialet vihen në dispozicion "SIÇ ËSHTË" dhe me të gjitha defektet, Xilinx REFUZON TË GJITHA GARANCITË DHE KUSHTET, SHPREHET, TË NENKUPTUARA, OSE STATUTORI, PËRFSHIRË POR JO KUFIZUAR ME KUFIZIM, GARANCI. -SHKELJE, OSE PËRSHTATJE PËR ÇDO QËLLIM TË VEÇANTË; dhe (2) Xilinx nuk do të jetë përgjegjës (qoftë në kontratë ose dëmtim, duke përfshirë neglizhencën, ose sipas ndonjë teorie tjetër përgjegjësie) për çdo humbje ose dëmtim të çfarëdo lloji ose natyre që lidhet, që lind nga, ose në lidhje me Materialet (përfshirë përdorimin tuaj të Materialeve), duke përfshirë çdo humbje ose dëmtim të drejtpërdrejtë, të tërthortë, të veçantë, të rastësishëm ose konsekuent (përfshirë humbjen e të dhënave, fitimet, emrin e mirë ose çdo lloj humbjeje ose dëmi të pësuar si rezultat i ndonjë veprimi të sjellë nga një palë e tretë) edhe nëse një dëm ose humbje e tillë ishte e parashikueshme në mënyrë të arsyeshme ose Xilinx ishte këshilluar për mundësinë e të njëjtës.

Xilinx nuk merr përsipër asnjë detyrim për të korrigjuar gabimet e përfshira në Materiale ose për t'ju njoftuar për përditësimet e Materialeve ose specifikimeve të produktit. Ju nuk mund të riprodhoni, modifikoni, shpërndani ose shfaqni publikisht Materialet pa pëlqimin paraprak me shkrim. Disa produkte i nënshtrohen termave dhe kushteve të garancisë së kufizuar të Xilinx, ju lutemi referojuni kushteve të shitjes së Xilinx të cilat mund të jenë viewed at https://www.xilinx.com/legal.htm#tos; Bërthamat e IP-së mund t'i nënshtrohen kushteve të garancisë dhe mbështetjes të përfshira në një licencë të lëshuar për ju nga Xilinx. Produktet e Xilinx nuk janë të dizajnuara ose të destinuara për të qenë të sigurta ndaj dështimit ose për përdorim në ndonjë aplikacion që kërkon performancë të sigurt për dështimin; ju merrni përsipër rrezikun dhe përgjegjësinë e vetme për përdorimin e produkteve Xilinx në aplikacione të tilla kritike, ju lutemi referojuni kushteve të shitjes së Xilinx të cilat mund të jenë viewed at https://www.xilinx.com/legal.htm#tos.
Ky dokument përmban informacion paraprak dhe mund të ndryshojë pa paralajmërim. Informacioni i dhënë këtu ka të bëjë me produkte dhe/ose shërbime që nuk janë ende të disponueshme për shitje, dhe ofrohet vetëm për qëllime informacioni dhe nuk synohet ose interpretohet si një ofertë për shitje ose përpjekje për komercializimin e produkteve dhe/ose shërbimeve të referuara. këtu.

DEKLARATA E APLIKIMEVE AUTOMOTIVE
PRODUKTET E AUTOMOTIVE (TË IDENTIFIKUARA SI “XA” NË NUMRIN E PJESËS) NUK JANË GARANTUAR PËR PËRDORIM NË AKTIVIZIMIN E AIRBAGËVE OSE PËR PËRDORIM NË APLIKACIONET QË NDIKON KONTROLLIN E KONTROLLIT TË KONTROLLIT TË KONTROLLIT TË KONTROLLIT TË SIGURISËS SIGURISË TË MBROJTJES ME STANDARDIN E SIGURISË SË AUTOMOTIVE ISO 26262 (“DIZAJNIMI I SIGURISË”). KLIENTET DUHET PARA PERDORIMIT OSE SHPËRNDARJES SË NDONJË SISTEMI QË PËRFSHIJ PRODUKTET, TESTOJNË TË TJERA TË KËTO SISTEME PËR QËLLIMET E SIGURISË. PËRDORIMI I PRODUKTEVE NË NJË APLIKACION TË SIGURISË PA DIZAJNË TË SIGURISË ËSHTË PLOTËSISHT NË RREZIK TË KLIENTIT, SUBJEKT VETËM LIGJEVE DHE RREGULLOREVE TË ZBATUESHME QË QEJËROJNË KUFIZIMET MBI PËRGJEGJËSINË E PRODUKTIT.
E drejta e autorit 2020 Xilinx, Inc. Xilinx, logoja e Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq dhe markat e tjera të përcaktuara të përfshira këtu janë marka tregtare të Xilinx në Shtetet e Bashkuara dhe vende të tjera. Të gjitha markat e tjera tregtare janë pronë e pronarëve të tyre përkatës. PG357 (v1.1) 23 nëntor 2020, ILA me AXI4-Stream Interface v1.1
Shkarkoni PDF: Udhëzues për analizuesin logjik të integruar Xilinx AXI4-Stream

Referencat

Manuali i Përdoruesit