Xilinx AXI4-Stream Integrated Logic Analyzer Guide

Introduction

Integrated Logic Analyzer (ILA) AXI4-Stream Interface өзөгү менен дизайндын ички сигналдарын жана интерфейстерин көзөмөлдөө үчүн колдонула турган жекелештирилүүчү логикалык анализатор IP болуп саналат. ILA өзөгү заманбап логикалык анализаторлордун көптөгөн өркүндөтүлгөн мүмкүнчүлүктөрүн камтыйт, анын ичинде логикалык триггер теңдемелери жана четине өтүү триггерлери. Негизги ошондой эле эстутум картасына түшүрүлгөн AXI жана AXI4-Stream үчүн протоколду текшерүү менен бирге интерфейсти оңдоо жана мониторинг жүргүзүү мүмкүнчүлүгүн сунуштайт. ILA өзөгү көзөмөлдөнүп жаткан дизайнга синхрондуу болгондуктан, сиздин дизайныңызга колдонулган бардык дизайн сааты чектөөлөрү ILA өзөгүнүн компоненттерине да колдонулат. Дизайн ичиндеги интерфейстерди оңдоо үчүн, ILA IP Vivado® IP интеграторундагы блок дизайнына кошулушу керек. Ошо сыяктуу эле, AXI4/AXI4-Stream протоколун текшерүү опциясы IP интеграторунда ILA IP үчүн иштетилиши мүмкүн. Протоколдун бузулушу толкун формасында көрсөтүлүшү мүмкүн viewVivado логикалык анализаторунун эр.

Өзгөчөлүктөрү

• Колдонуучу тандай турган зонд портторунун саны жана зонддун туурасы.
• Блок RAM жана UltraRAM сыяктуу колдонуучу тандай турган сактагыч максаттары
• Бир нече зонд порттору бир триггер шартына бириктирилиши мүмкүн.
• Дизайндагы AXI интерфейстерин оңдоо үчүн колдонуучу тандаган AXI слоттору.
• AXI интерфейстеринин конфигурациялануучу параметрлери, анын ичинде интерфейстин түрлөрү жана трассаларample тереңдик.
• Пробдор үчүн маалымат жана триггер касиети.
• Бир катар компараторлор жана интерфейстердеги ар бир зонд жана айрым порттор үчүн туурасы.
• Киргизүү/чыгарууну кайчылаш триггерлөө интерфейстери.
• Киргизүү зонддору үчүн конфигурациялануучу түтүк.
• AXI4-MM жана AXI4-Stream протоколун текшерүү.

ILA өзөгү жөнүндө көбүрөөк маалымат алуу үчүн Vivado Design Suite Колдонуучунун колдонмосун караңыз: Программалоо жана мүчүлүштүктөрдү оңдоо (UG908).

IP фактылары

LogiCORE™ IP фактылар таблицасы
Негизги өзгөчөлүктөр
Колдоого алынган түзмөк үй-бүлөсү1	Versal™ ACAP
Колдоого алынган колдонуучу интерфейстери	IEEE стандарты 1149.1 – ДжTAG
Core менен камсыз кылынат
Дизайн Files	RTL
Example Design	Verilog
Сыноочу стенд	Берилген эмес
Чектөөлөр File	Xilinx® Дизайн чектөөлөрү (XDC)
Симуляция модели	Берилген эмес
Колдоого алынган S/W айдоочусу	Жок
Сыналган долбоорлоо агымдары2
Дизайн киргизүү	Vivado® Design Suite
Симуляция	Колдоого алынган симуляторлор үчүн, караңыз Xilinx Design Tools: Release Notes Guide.
Синтез	Vivado синтези
Колдоо
Бардык Vivado IP өзгөртүү журналдары	Master Vivado IP өзгөртүү журналдары: 72775
Xilinx колдоо web бет
Эскертүүлөр: 1. Колдоого алынган түзмөктөрдүн толук тизмеси үчүн Vivado® IP каталогун караңыз. 2. Куралдардын колдоого алынган версияларын караңыз Xilinx Design Tools: Release Notes Guide.

Бүттүview

Дизайн процесси боюнча мазмунду навигациялоо
Xilinx® документтери учурдагы иштеп чыгуу тапшырмаңыз үчүн тиешелүү мазмунду табууга жардам берүү үчүн стандарттык долбоорлоо процесстеринин айланасында уюштурулган. Бул документ төмөнкү долбоорлоо процесстерин камтыйт:

• Аппараттык камсыздоо, IP жана Платформаны өнүктүрүү: Аппараттык платформа үчүн PL IP блокторун түзүү, PL өзөктөрүн түзүү, подсистеманын функционалдуу симуляциясы жана Vivado® убактысын, ресурстарды пайдаланууну жана электр кубатын жабууну баалоо. Ошондой эле системаны интеграциялоо үчүн аппараттык платформаны иштеп чыгууну камтыйт. Бул долбоорлоо процессине тиешелүү бул документтин темалары төмөнкүлөрдү камтыйт:
• Порттун сүрөттөмөлөрү
• Сааттоо жана баштапкы абалга келтирүү
• Өзөктү ыңгайлаштыруу жана түзүү

Core Overview
FPGA дизайнындагы сигналдар жана интерфейстер ILA зондуна жана слот киргизүүлөрүнө туташтырылган. Бул сигналдар жана интерфейстер, тиешелүүлүгүнө жараша зонд жана уячанын кириштерине тиркелгенampдизайн ылдамдыгы менен жетектеп, чиптеги блоктун оперативдик эс тутумунун жардамы менен сакталат. Versal™ ACAP дизайнындагы сигналдар жана интерфейстер ILA зондуна жана слот киргизүүлөрүнө туташтырылган. Бул тиркелген сигналдар жана интерфейстер сampнегизги саат киргизүүнү колдонуу менен дизайн ылдамдыгы менен жетектеген жана чип блок RAM эсинде сакталат. Негизги параметрлер төмөнкүлөрдү аныктайт:

• Бир катар зонддор (512ге чейин) жана зонддун туурасы (1ден 1024кө чейин).
• Бир катар уячалар жана интерфейс параметрлери.
• Из сample тереңдик.
• Пробдор үчүн маалымат жана/же триггер касиети.
• Ар бир зонд үчүн салыштыруучулардын саны.

ILA өзөгү менен байланыш Control, Interface жана Processing System (CIPS) IP өзөгүнө туташкан AXI Debug Hub инстанциясы аркылуу жүргүзүлөт.

Дизайн Versal ACAPга жүктөлгөндөн кийин, ILA өлчөө үчүн триггер окуясын орнотуу үчүн Vivado® логикалык анализатор программасын колдонуңуз. триггер пайда болгондон кийин, сample буфер толтурулуп, Vivado логикалык анализаторуна жүктөлөт. Сенин колуңдан келет view Бул маалымат толкун формасынын терезеси аркылуу. Зонд сample жана триггер функциясы программалануучу логикалык аймакта ишке ашырылат. Чиптеги блок RAM же UltraRAM эстутуму сиз ыңгайлаштыруу учурунда тандаган сактоо максатына негизделген, ал маалымат программа тарабынан жүктөлгөнгө чейин сакталат. Окуяларды баштоо, маалыматтарды тартуу же ILA өзөгү менен байланышуу үчүн колдонуучунун киргизүү же чыгаруусу талап кылынбайт. ILA өзөгү интерфейс деңгээлиндеги сигналдарды көзөмөлдөөгө жөндөмдүү, ал AXI4 интерфейстери үчүн көрүнүктүү транзакциялар сыяктуу транзакция деңгээлиндеги маалыматты бере алат.

ILA Probe Trigger Comparator
Ар бир зонд киргизүү ар кандай операцияларды аткарууга жөндөмдүү триггер компараторуна туташтырылган. Иштөө убагында компаратор = же != салыштырууларды аткарууга коюлушу мүмкүн. Буга X0XX101 сыяктуу дал келген деңгээл үлгүлөрү кирет. Ал ошондой эле көтөрүлүп жаткан жээк (R), түшкөн чети (F), же чети (B) же өтүүсү жок (N) сыяктуу четине өтүүнү аныктоону камтыйт. Триггер компаратору >, <, ≥ жана ≤ сыяктуу татаал салыштырууларды жасай алат.

МААНИЛҮҮ! Салыштыргыч Vivado® логикалык анализатору аркылуу иштөө убагында орнотулат.

ILA Trigger абалы
Триггердин шарты ILA зондунун триггеринин салыштыруучу жыйынтыктарынын ар биринин логикалык “ЖАНА” же “ЖЕ” эсептөөлөрүнүн натыйжасы. Vivado® логикалык анализаторун колдонуу менен, сиз салыштыруучу зонддорду "ЖАНА" менен текшерүүнү тандайсыз же аларды "ЖЕ" тандайсыз. "ЖАНА" жөндөөлөрү бардык ILA изилдөөлөрүнүн салыштыруулары канааттандырылганда триггер окуясын жаратат. "ЖЕ" жөндөөсү ILA пробунун салыштырууларынын кайсынысы болбосун канааттандырылганда триггер окуясын жаратат. Trigger шарты ILA из өлчөө үчүн колдонулган триггер окуя болуп саналат.

Тиркемелер

ILA өзөгү Vivado® аркылуу текшерүүнү же мүчүлүштүктөрдү оңдоону талап кылган тиркемеде колдонуу үчүн иштелип чыккан. Төмөнкү сүрөттө CIPS IP негизги жазуулары жана AXI блоктун RAM контроллеринен AXI Network on Chip (NoC) аркылуу окуулары көрсөтүлгөн. ILA өзөгү аппараттык башкаруудагы AXI4 транзакциясын көзөмөлдөө үчүн AXI NoC жана AXI блок RAM контроллеринин ортосундагы интерфейс тармагына туташтырылган.

Лицензиялоо жана буйрук берүү
Бул Xilinx® LogiCORE™ IP модулу Xilinx Акыркы Колдонуучу Лицензиясынын шарттарына ылайык, Xilinx Vivado® Design Suite менен кошумча төлөмсүз берилет.
Эскертүү: Сизге лицензия керек экенин текшерүү үчүн IP каталогунун Лицензия тилкесин текшериңиз. Камтылган лицензия Vivado® Design Suite менен камтылган дегенди билдирет; Сатып алуу өзөктү колдонуу үчүн лицензияны сатып алуу керек дегенди билдирет. Башка Xilinx® LogiCORE™ IP модулдары жөнүндө маалымат Xilinx Интеллектуалдык менчик бетинде жеткиликтүү. Башка Xilinx LogiCORE IP модулдарынын жана куралдарынын баасы жана жеткиликтүүлүгү жөнүндө маалымат алуу үчүн, жергиликтүү Xilinx сатуу өкүлүңүз менен байланышыңыз.

Продукт спецификациясы

Порттун сүрөттөмөлөрү
Төмөнкү таблицалар ILA порттору жана параметрлери жөнүндө маалымат берет.
ILA порттору

1-таблица: ILA порттору
Порт аты	I/O	Description
clk	I	Бардык триггерди жана сактоо логикасын сааттай турган дизайн сааты.
иликтөө [ – 1:0]	I	Проб порт киргизүү. Зонд портунун номери 0дөн баштап диапазондо турат 511. Зонд портунун туурасы (менен белгиленет ) 1ден 1024кө чейинки диапазондо. Сиз бул портту вектор катары жарыялооңуз керек. 1 биттик порт үчүн зондду колдонуңуз [0:0].
өчүрүү	O	Trig_out порту триггердин шартынан же тышкы trig_in портунан түзүлүшү мүмкүн. Логикалык анализатордон триггер шарты менен trig_in триггеринин ортосунда которулуу үчүн иштөө убактысын башкаруу бар.
trig_in	I	Embedded Cross Trigger үчүн процесске негизделген системада колдонулган киргизүү триггер порту. Каскаддуу Trigger түзүү үчүн башка ILAга туташтырылышы мүмкүн.
slot_ _	I	Slot интерфейси. Интерфейстин түрү slot_ негизинде динамикалык түрдө түзүлөт _ интерфейс түрү параметри. Интерфейстердин ичиндеги айрым порттор аппараттык башкаруучуда мониторинг жүргүзүү үчүн жеткиликтүү.
trig_out_ack	I	trig_out үчүн ырастоо.
trig_in_ack	O	trig_in үчүн ырастоо.
resetn	I	ILA киргизүү түрү "Interface Monitor" деп коюлганда, бул порт Slot_ тиркелген дизайн логикасына синхрондуу ошол эле баштапкы абалга келтирүү сигналы болушу керек. _ ILA ядросунун порттору.
S_AXIS	I/O	Кошумча порт. Өркүндөтүлгөн параметрлерде 'AXI4 Debug Hub өзөгү менен кол менен туташуу үчүн колдонулат.
M_AXIS	I/O	Кошумча порт. "Өркүндөтүлгөн параметрлерде" "AXI Debug Hub" өзөгү менен кол менен туташуу үчүн "AXI4 Debug Hub'га кол менен туташуу үчүн Агым интерфейсин иштетүү" тандалганда колдонулат.

1-таблица: ILA порттору (уландысы)
Порт аты	I/O	Description
aresetn	I	Кошумча порт. "Өркүндөтүлгөн параметрлерде" "AXI Debug Hub" өзөгү менен кол менен туташуу үчүн "AXI4 Debug Hub'га кол менен туташуу үчүн Агым интерфейсин иштетүү" тандалганда колдонулат. Бул порт AXI Debug Hub баштапкы абалга келтирүү порту менен синхрондуу болушу керек.
aclk	I	Кошумча порт. "Өркүндөтүлгөн параметрлерде" "AXI Debug Hub" өзөгү менен кол менен туташуу үчүн "AXI4 Debug Hub'га кол менен туташуу үчүн Агым интерфейсин иштетүү" тандалганда колдонулат. Бул порт AXI Debug Hub саат порту менен синхрондуу болушу керек.

ILA Параметрлери

2-таблица: ILA Параметрлери
Параметр	Уруксат берилген баалуулуктар	Демейки маанилер	Description
Компоненттин_аты	A–Z, 0–9 жана _ менен сап (астын сызык)	ila_0	Түзүлгөн компоненттин аталышы.
C_NUM_OF_PROBES	1–512	1	ILA зонд портторунун саны.
C_MEMORY_TYPE	0, 1	0	Тартылган дайындар үчүн сактоо максаты. 0 блок RAMга жана 1 UltraRAMга туура келет.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Зонд сактоо буферинин тереңдиги. Бул сан s максималдуу санын билдиретampар бир зонд киргизүү үчүн иштөө убагында сакталышы мүмкүн les.
C_PROBE _WIDTH	1–1024	1	Зонд портунун туурасы . Кайда 0дөн 1,023кө чейинки мааниге ээ болгон зонд порту.
C_TRIGOUT_EN	True/False	ЖАЛГАН	Иштетүү функциясын иштетет. trig_out жана trig_out_ack порттору колдонулат.
C_TRIGIN_EN	True/False	ЖАЛГАН	Функцияда тригти иштетет. trig_in жана trig_in_ack порттору колдонулат.
C_INPUT_PIPE_STAGES	0–6	0	Зонд портторуна кошумча флопторду кошуңуз. Бир параметр бардык зонд портторуна тиешелүү.
ALL_PROBE_SAME_MU	True/False	ЧЫН	Бул бардык изилдөөлөргө бирдей салыштыруу маанилеринин бирдиктерин (далыштыруу бирдиктерин) мажбурлайт.
C_PROBE _MU_CNT	1–16	1	Ар бир проб үчүн Салыштыруу Маанынын (Далыштыруу) бирдиктеринин саны. Бул ALL_PROBE_SAME_MU ЖАЛГАН болсо гана жарактуу.
C_PROBE _TYPE	ДАТА жана ТРИГГЕР, TRIGGER, DATA	DATA жана TRIGGER	Триггердин абалын көрсөтүү үчүн же маалыматтарды сактоо максатында же экөөнө тең тандалган иликтөөнү тандоо.
C_ADV_TRIGGER	True/False	ЖАЛГАН	Алдын ала триггер опциясын иштетет. Бул триггер абалынын машинасын иштетет жана Vivado Logic Analyzer'ге өзүңүздүн триггер ырааттуулугун жаза аласыз.

2-таблица: ILA Параметрлери (уландысы)
Параметр	Уруксат берилген баалуулуктар	Демейки маанилер	Description
C_NUM_MONITOR_SLOTS	1-11	1	Interface Slots саны.
Эскертүүлөр: 1. Салыштыруу маанилеринин (далыштыруу) бирдиктеринин максималдуу саны 1,024 менен чектелген. Негизги триггер үчүн (C_ADV_TRIGGER = FALSE), ар бир иликтөөдө бир салыштыруу маани бирдиги бар (мурунку версиядагыдай). Бирок алдын ала триггер опциясы үчүн (C_ADV_TRIGGER = TRUE), бул жеке зонддор дагы эле бирден төрткө чейинки салыштыруу маанилеринин бирдиктеринин санын тандоого ээ болушу мүмкүн дегенди билдирет. Бирок бардык салыштыруу маани бирдиктери 1,024төн ашпашы керек. Бул дегенди билдирет, эгерде сизге бир зонд үчүн төрт салыштыруу бирдиги керек болсо, анда сизге 256 гана зондду колдонууга уруксат берилет.

Негизги менен долбоорлоо

Бул бөлүмдө өзөк менен долбоорлоону жеңилдетүү үчүн көрсөтмөлөр жана кошумча маалымат камтылган.

Сааттоо
Clk киргизүү порту ILA өзөгү тарабынан зонд маанилерин каттоо үчүн колдонулган саат. Эң жакшы натыйжаларга жетишүү үчүн, ал ILA ядросунун зонд портторуна тиркелген дизайн логикасына синхрондуу бир эле саат сигналы болушу керек. AXI Debug Hub менен кол менен туташтырылганда, aclk сигналы AXI Debug Hub саатынын киргизүү портуна синхрондуу болушу керек.

баштапкы абалга келтирилет
Интерфейс мониторуна ILA киргизүү түрүн койгондо, баштапкы абалга келтирүү порту интерфейси тиркелген дизайн логикасына синхрондуу болгон баштапкы абалга келтирүү сигналы болушу керек.
slot_ _ ILA ядросунун порту. AXI Debug Hub өзөгү менен кол менен туташуу үчүн, учурдагы порт AXI Debug Hub ядросунун баштапкы абалга келтирүү порту менен синхрондуу болушу керек.

Дизайн агымынын кадамдары
Бул бөлүмдө өзөктү ыңгайлаштыруу жана генерациялоо, өзөктү чектөө жана ушул IP өзөгүнө мүнөздүү болгон симуляция, синтез жана ишке ашыруу кадамдары сүрөттөлөт. Стандарттык Vivado® дизайн агымдары жана IP интегратору жөнүндө кеңири маалыматты төмөнкү Vivado Design Suite колдонуучу колдонмолорунан тапса болот:

• Vivado Design Suite Колдонуучунун колдонмосу: IP Integrator (UG994) аркылуу IP подсистемаларын долбоорлоо
• Vivado Design Suite Колдонуучунун колдонмосу: IP менен долбоорлоо (UG896)
• Vivado Design Suite Колдонуучунун колдонмосу: Баштоо (UG910)
• Vivado Design Suite Колдонуучунун колдонмосу: Логикалык симуляция (UG900)

Өзөктү ыңгайлаштыруу жана түзүү

Бул бөлүм Vivado® Дизайн Сюитасынын өзөгүн ыңгайлаштыруу жана түзүү үчүн Xilinx® куралдарын колдонуу жөнүндө маалыматты камтыйт. Эгерде сиз Vivado IP интеграторунда өзөктү ыңгайлаштыруу жана жаратып жатсаңыз, кеңири маалымат үчүн Vivado Design Suite Колдонуучунун колдонмосун караңыз: IP Интеграторун (UG994) колдонуу менен IP подсистемаларын долбоорлоо. IP интегратор дизайнды текшерүүдө же генерациялоодо белгилүү бир конфигурация маанилерин автоматтык түрдө эсептей алат. Маанилердин өзгөргөнүн текшерүү үчүн бул бөлүмдөгү параметрдин сүрөттөлүшүн караңыз. үчүн view параметр мааниси, Tcl консолунда validate_bd_design буйругун иштетиңиз. Төмөнкү кадамдарды колдонуу менен IP өзөгү менен байланышкан ар кандай параметрлер үчүн маанилерди көрсөтүү менен IPди дизайныңызда колдонуу үчүн ыңгайлаштыра аласыз:

1.  IP каталогунан IP тандаңыз.
2.  Тандалган IPди эки жолу чыкылдатыңыз же куралдар панелинен IPди ыңгайлаштыруу буйругун тандаңыз же менюну оң баскыч менен чыкылдатыңыз.

Чоо-жайын көрүү үчүн Vivado Design Suite Колдонуучу колдонмосун караңыз: IP менен долбоорлоо (UG896) жана Vivado Design Suite Колдонуучу колдонмосу: Баштоо (UG910). Бул бөлүмдөгү сандар Vivado IDEнин иллюстрациялары болуп саналат. Бул жерде сүрөттөлгөн макет учурдагы версиядан айырмаланышы мүмкүн.

Негизгиге кирүү үчүн, төмөнкүнү аткарыңыз:

1.  Тандоо менен долбоорду ачыңыз File андан кийин Долбоорду ачыңыз же тандоо менен жаңы долбоор түзүңүз File анда Vivado жаңы долбоор.
2.  IP каталогун ачып, каалаган таксономияга өтүңүз.
3. Vivado IDE негизги аталышын алып келүү үчүн ILA баскычын эки жолу басыңыз.

Жалпы параметрлер панели
Төмөнкү сүрөттө параметрлерди көрсөтүүгө мүмкүндүк берген Native жөндөөдөгү Жалпы параметрлер өтмөгү көрсөтүлгөн:

Төмөнкү сүрөттө параметрлерди көрсөтүүгө мүмкүндүк берген AXI жөндөөлөрүндөгү Жалпы параметрлер тактасы көрсөтүлгөн:

• Компоненттин аталышы: ILA өзөгү үчүн уникалдуу модулдун аталышын берүү үчүн бул текст талаасын колдонуңуз.
• ILA киргизүү түрү: Бул параметр кайсы интерфейстин же ILA сигналынын мүчүлүштүктөрүн оңдоо керек экенин аныктайт. Азыркы учурда, бул параметр үчүн маанилер "Native Probes", "Interface Monitor" жана "Mixed" болуп саналат.
• Пробдордун саны: ILA өзөгүндөгү зонд портторунун санын тандоо үчүн бул текст талаасын колдонуңуз. Vivado® IDEде колдонулган жарактуу диапазон 1ден 64кө чейин. Эгер сизге 64төн ашык зонд порттору керек болсо, ILA өзөгүн түзүү үчүн Tcl буйрук агымын колдонушуңуз керек.
• Бир катар Interface Slots (Interface Monitor тибинде жана Аралаш типте гана жеткиликтүү): Бул параметр ILAга туташуу керек болгон AXI интерфейсинин уячаларынын санын тандоого мүмкүндүк берет.
• Бардык зонд порттору үчүн салыштыруучулардын бирдей саны: ар бир зонд үчүн салыштыруучулардын санын бул панелде конфигурациялоого болот. Бардык зонддор үчүн бирдей сандагы салыштыргычтарды тандоо менен иштетсе болот.

Пробдук порт панелдери
Төмөнкү сүрөттө орнотууларды көрсөтүүгө мүмкүндүк берген Probe Ports кошумча барагы көрсөтүлгөн:

• Зонд портунун панели: Ар бир зонд портунун туурасын зонд портунун панелдеринде конфигурациялоого болот. Ар бир зонд портунун панелинде жетиге чейин порт бар.
• Пробдун кеңдиги: Ар бир зонд портунун туурасы айтылса болот. Жарактуу диапазон 1ден 1024кө чейин.
• Салыштыргычтардын саны: Бул параметр "Бардык изилдөө порттору үчүн салыштыруучулардын бирдей саны" опциясы өчүрүлгөндө гана иштетилет. 1ден 16га чейинки диапазондогу ар бир зонд үчүн компаратор орнотулушу мүмкүн.
• Берилиштер жана/же триггер: ар бир зонд үчүн зонд түрү ушул параметрди колдонуу менен орнотулушу мүмкүн. Жарактуу параметрлер: DATA_and_TRIGGER, DATA жана TRIGGER.
• Салыштыргыч параметрлери: Ар бир зонд үчүн операциянын түрүн же салыштырууну ушул параметрди колдонуу менен коюуга болот.

Интерфейс параметрлери
ILA киргизүү түрү үчүн Interface Monitor же Аралаш түрү тандалганда төмөнкү сүрөттө Interface Options өтмөгү көрсөтүлгөн:

• Интерфейс түрү: Сатуучу, китепкана, аты жана интерфейсинин версиясы (VLNV) ILA өзөгү тарабынан көзөмөлдөнөт.
• AXI-MM ID Width: Slot_ болгондо AXI интерфейсинин ID туурасын тандайт интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI-MM Data Width: Slot__ ылайыктуу параметрлерди тандайт slot_ болгондо AXI интерфейсинин маалымат кеңдигин тандайт интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI-MM Address Width: Slot_ болгондо AXI интерфейсинин дарек кеңдигин тандайт интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI-MM/Stream Protocol Checker'ди иштетүү: Slot үчүн AXI4-MM же AXI4-Агым протоколун текшергичти иштетет слот_ болгондо Interface түрү AXI-MM же AXI4-Stream катары конфигурацияланган, мында уясынын номери болуп саналат.
• Транзакцияга көз салуу эсептегичтерин иштетүү: AXI4-MM транзакцияларына көз салуу мүмкүнчүлүгүн иштетет.
• Көрүнбөгөн окуу транзакцияларынын саны: Бир ID боюнча аткарылбаган окуу транзакцияларынын санын көрсөтөт. Маани ошол туташуу үчүн көрүнүктүү Окуу транзакцияларынын санына барабар же андан көп болушу керек.
• Төлөнбөгөн Жазуу транзакцияларынын саны: Бир ID үчүн төлөнбөгөн Жазуу транзакцияларынын санын көрсөтөт. Мааниси ошол туташуу үчүн көрүнүктүү Write транзакцияларынын санына барабар же андан жогору болушу керек.
• APC Статусу сигналдарын көзөмөлдөө: Слот үчүн APC абалынын сигналдарына мониторинг жүргүзүү слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI окуу дареги каналын Маалымат катары конфигурациялаңыз: Слот үчүн маалыматтарды сактоо максатында окуу дареги каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI окуу дареги каналын Trigger катары конфигурациялаңыз: Слот үчүн триггердин шартын көрсөтүү үчүн окуу дареги каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI окуу маалымат каналын Маалымат катары конфигурациялаңыз: Слот үчүн маалыматтарды сактоо максатында окуу маалымат каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI окуу маалымат каналын Trigger катары конфигурациялаңыз: Слот үчүн триггер шарттарын көрсөтүү үчүн окуу маалымат каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI жазуу дарек каналын Маалымат катары конфигурациялаңыз: Слот үчүн маалыматтарды сактоо максатында жазуу дарек каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI жазуу дареги каналын Trigger катары конфигурациялаңыз: Слот үчүн триггер шарттарын көрсөтүү үчүн жазуу дареги каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI жазуу маалымат каналын Маалымат катары конфигурациялаңыз: Слот үчүн маалыматтарды сактоо максатында жазуу маалымат каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI жазуу маалымат каналын Trigger катары конфигурациялаңыз: Слот үчүн триггер шартын көрсөтүү үчүн жазуу маалымат каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI жазуу жооп каналын Маалымат катары конфигурациялаңыз: Слот үчүн маалыматтарды сактоо максатында жооп жазуу каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI жазуу жооп каналын Trigger катары конфигурациялаңыз: Слот үчүн триггер шартын көрсөтүү үчүн жооп жазуу каналынын сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-MM катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI-Stream Tdata Width: Slot_ болгондо AXI-Stream интерфейсинин Tdata туурасын тандайт. интерфейс түрү AXI-агым катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI-Stream TID Width: Slot_ болгондо AXI-Stream интерфейсинин TID кеңдигин тандайт. интерфейс түрү AXI-агым катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI-Stream TUSER Width: Slot_ болгондо AXI-Stream интерфейсинин TUSER туурасын тандайт. интерфейс түрү AXI-агым катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXI-Stream TDEST Width: Slot_ болгондо AXI-Stream интерфейсинин TDEST кеңдигин тандайт. интерфейс түрү AXI-агым катары конфигурацияланган, мында уясынын номери болуп саналат.
• AXIS сигналдарын маалымат катары конфигурациялаңыз: слот үчүн маалыматтарды сактоо максатында AXI4-агым сигналдарын тандаңыз
  слот_ болгондо интерфейс түрү AXI-агым катары конфигурацияланган, бул жерде уясынын номери болуп саналат.
• AXIS сигналдарын триггер катары конфигурациялоо: Слот үчүн триггер шартын көрсөтүү үчүн AXI4-агым сигналдарын тандаңыз слот_ болгондо интерфейс түрү AXI-агым катары конфигурацияланган, мында уясынын номери болуп саналат.
• Slotту маалымат жана/же триггер катары конфигурациялоо: триггердин абалын көрсөтүү же маалыматтарды сактоо максатында же слот үчүн экөөнө тең AXI эмес слот сигналдарын тандайт слот_ болгондо интерфейс түрү AXI эмес конфигурацияланган, мында уясынын номери болуп саналат.

Сактагыч параметрлери
Төмөнкү сүрөттө сактагычтын максаттуу түрүн жана колдонула турган эстин тереңдигин тандоого мүмкүндүк берүүчү Сактагыч параметрлери өтмөгү көрсөтүлгөн:

• Storage Target: Бул параметр ачылуучу менюдан сактоо максаттуу түрүн тандоо үчүн колдонулат.
• Маалымат тереңдиги: Бул параметр ылайыктуу с тандоо үчүн колдонулатampачылуучу менюдан тереңдик.

Advanced Options
Төмөнкү сүрөттө Өркүндөтүлгөн параметрлер тактасы көрсөтүлгөн:

• AXI Debug Hubга кол менен туташуу үчүн AXI4-Stream интерфейсин иштетүү: Иштетилгенде, бул параметр IP үчүн AXI Debug Hub менен туташуу үчүн AXIS интерфейсин берет.
• Trigger киргизүү интерфейсин иштетүү: Кошумча триггер киргизүү портун иштетүү үчүн бул параметрди белгилеңиз.
• Trigger Output Interface иштетүү: Кошумча триггер чыгаруу портун иштетүү үчүн бул параметрди белгилеңиз.
• Киргизүү түтүгү Stages: Ишке ашыруунун натыйжаларын жакшыртуу үчүн текшерүүгө кошкуңуз келген регистрлердин санын тандаңыз. Бул параметр бардык зонддорго тиешелүү.
• Өркүндөтүлгөн триггер: Мамлекеттик машинага негизделген триггер ырааттуулугун иштетүү үчүн белгилеңиз.

Output Generation
Чоо-жайын көрүү үчүн Vivado Design Suite Колдонуучу колдонмосун караңыз: IP менен долбоорлоо (UG896).

Өзөктү чектөө

Талап кылынган чектөөлөр
ILA өзөгү XDCди камтыйт file саат доменинин синхрондоштуруу жолдорунун ашыкча чектөөсүнө жол бербөө үчүн тиешелүү жалган жол чектөөлөрүн камтыйт. Ошондой эле ILA өзөгүнүн clk киргизүү портуна туташтырылган саат сигналы сиздин дизайныңызда туура чектелген деп күтүлүүдө.

Түзмөк, топтом жана ылдамдык даражасын тандоо
Бул бөлүм бул IP өзөгү үчүн колдонулбайт.

• Саат жыштыктары
  Бул бөлүм бул IP өзөгү үчүн колдонулбайт.
• Саатты башкаруу
  Бул бөлүм бул IP өзөгү үчүн колдонулбайт.
• Саатты жайгаштыруу
  Бул бөлүм бул IP өзөгү үчүн колдонулбайт.
• Банк иши
  Бул бөлүм бул IP өзөгү үчүн колдонулбайт.
• Transceiver Placement
  Бул бөлүм бул IP өзөгү үчүн колдонулбайт.
• I/O стандарты жана жайгаштыруу
  Бул бөлүм бул IP өзөгү үчүн колдонулбайт.

Симуляция

Vivado® симуляциясынын компоненттери, ошондой эле колдоого алынган үчүнчү тараптын куралдарын колдонуу жөнүндө толук маалымат алуу үчүн Vivado Design Suite Колдонуучунун колдонмосун караңыз: Логикалык симуляция (UG900).

Синтез жана ишке ашыруу
Синтездөө жана ишке ашыруу жөнүндө кеңири маалымат алуу үчүн Vivado Design Suite Колдонуучунун колдонмосун караңыз: IP менен долбоорлоо (UG896).

Мүчүлүштүктөрдү оңдоо

Бул тиркеме Xilinx® Колдоосунда жеткиликтүү болгон ресурстар жөнүндө маалыматтарды камтыйт webсайт жана мүчүлүштүктөрдү оңдоо куралдары. Эгерде IP лицензия ачкычын талап кылса, ачкыч текшерилиши керек. Vivado® дизайн куралдарында лицензияланган IP агымы аркылуу өтүү үчүн бир нече лицензиялык текшерүү пункттары бар. Лицензияны текшерүү ийгиликтүү өтсө, IP түзүүнү уланта алат. Болбосо, муун ката менен токтойт. Лицензиялык текшерүү пункттары төмөнкү куралдар менен ишке ашырылат:

• Vivado синтези
• Vivado ишке ашыруу
• write_bitstream (Tcl буйругу)

МААНИЛҮҮ! Өткөрүү пункттарында IP лицензиясынын деңгээли эске алынбайт. Сыноо жарактуу лицензиянын бар экенин тастыктайт. Ал IP лицензия деңгээлин текшербейт.

Xilinx.com сайтында Жардам табуу

Өзөктү колдонууда дизайн жана мүчүлүштүктөрдү оңдоо процессине жардам берүү үчүн, Xilinx колдоо web бет өнүм документтери, релиз эскертүүлөрү, жооп жазуулары, белгилүү маселелер жөнүндө маалымат жана андан аркы продукт колдоо алуу үчүн шилтемелер сыяктуу негизги ресурстарды камтыйт. Xilinx Community Forums да бар, анда мүчөлөр Xilinx чечимдери жөнүндө үйрөнүп, катышып, бөлүшүп жана суроолорду бере алышат.

Документация
Бул продукт колдонмо өзөк менен байланышкан негизги документ болуп саналат. Бул колдонмону долбоорлоо процессине жардам берген бардык өнүмдөрдүн документтери менен бирге Xilinx колдоо бөлүмүнөн тапса болот. web бет же Xilinx® Documentation Navigator аркылуу. Жүктөөлөр барагынан Xilinx Documentation Navigator жүктөп алыңыз. Бул курал жана жеткиликтүү функциялар жөнүндө көбүрөөк маалымат алуу үчүн орнотулгандан кийин онлайн жардамды ачыңыз.

Жооп жазуулары
Жооп жазуулары көбүнчө кездешүүчү көйгөйлөр тууралуу маалыматты, бул көйгөйлөрдү чечүү жолдору боюнча пайдалуу маалыматты жана Xilinx продуктусу менен белгилүү болгон маселелерди камтыйт. Жооп жазуулары күн сайын түзүлүп, колдонуучулардын эң так маалыматка жетүүсүн камсыздайт. Бул негизги үчүн жооп жазуулары негизги Xilinx колдоо боюнча Издөө колдоо кутучасын колдонуу менен жайгаштырылышы мүмкүн web бет. Издөө натыйжаларын көбөйтүү үчүн, төмөнкү сыяктуу ачкыч сөздөрдү колдонуңуз:

• Продукт аты
• Курал билдирүү(лери)
• Кездешкен маселенин кыскача баяндамасы

Натыйжаларды андан ары максаттуу үчүн натыйжалар кайтарылгандан кийин чыпкалоо издөө жеткиликтүү.

Техникалык колдоо
Xilinx бул LogiCORE™ IP продуктусу үчүн Xilinx Коомчулук Форумдарында техникалык колдоону өнүм документациясында сүрөттөлгөндөй камсыздайт. Төмөнкүлөрдүн бирин жасасаңыз, Xilinx убакытты, функцияларды же колдоого кепилдик бере албайт:

• Документте аныкталбаган түзмөктөрдө чечимди ишке ашыруу.
• Продукт документациясында уруксат берилгенден тышкары чечимди ыңгайлаштырыңыз.
• ӨЗГӨРТБАҢЫЗ деп белгиленген дизайндын каалаган бөлүгүн өзгөртүңүз.

Суроо берүү үчүн Xilinx Community Forums баракчасына өтүңүз.

Кошумча ресурстар жана юридикалык эскертүүлөр

Xilinx ресурстары
Жооптор, Документация, Жүктөөлөр жана Форумдар сыяктуу колдоо булактарын көрүү үчүн Xilinx Колдоосун караңыз.

Documentation Navigator жана Design Hub
Xilinx® Documentation Navigator (DocNav) Xilinx документтерине, видеолоруна жана колдоо ресурстарына кирүү мүмкүнчүлүгүн берет, аларды чыпкалап, маалыматты табуу үчүн издей аласыз. DocNav ачуу үчүн:

• • Vivado® IDEден Жардам → Документация жана окуу куралдарын тандаңыз.
  • Windows'до, Start → All Programs → Xilinx Design Tools → DocNav тандаңыз.
  • Linux буйрук сабында docnav киргизиңиз.

Xilinx Дизайн борборлору негизги түшүнүктөрдү үйрөнүү жана көп берилүүчү суроолорду чечүү үчүн колдоно турган дизайн тапшырмалары жана башка темалар боюнча уюштурулган документтерге шилтемелерди берет. Дизайн борборлоруна жетүү үчүн:

• DocNav ичинде Дизайн борборлорун чыкылдатыңыз View өтмөк.
• Xilinx боюнча webсайтында, Дизайн борборлорун караңыз.

Эскертүү: DocNav жөнүндө көбүрөөк маалымат алуу үчүн, Xilinxтеги Документация Навигатору барагын караңыз webсайт.

Шилтемелер
Бул документтер бул колдонмо менен пайдалуу кошумча материалдарды камсыз кылат:

1.  Vivado Design Suite Колдонуучунун колдонмосу: Программалоо жана мүчүлүштүктөрдү оңдоо (UG908)
2. Vivado Design Suite Колдонуучунун колдонмосу: IP менен долбоорлоо (UG896)
3. Vivado Design Suite Колдонуучунун колдонмосу: IP Integrator (UG994) аркылуу IP подсистемаларын долбоорлоо
4. Vivado Design Suite Колдонуучунун колдонмосу: Баштоо (UG910)
5. Vivado Design Suite Колдонуучунун колдонмосу: Логикалык симуляция (UG900)
6. Vivado Design Suite Колдонуучунун колдонмосу: Ишке ашыруу (UG904)
7. ISEден Vivado Design Suite миграциялык колдонмосу (UG911)
8. AXI Protocol Checker LogiCORE IP продукт колдонмосу (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP Product Guide (PG145)

Кайра карап чыгуу тарыхы
Төмөнкү таблицада бул документтин кайра карап чыгуу тарыхы көрсөтүлгөн.

Бөлүм	Ревизиянын корутундусу
11/23/2020 Версия 1.1
Алгачкы чыгаруу.	Жок

Сураныч, окуңуз: Маанилүү юридикалык эскертүүлөр
Бул жерде сизге ачылган маалымат («Материалдар») Xilinx өнүмдөрүн тандоо жана колдонуу үчүн гана берилет. Колдонуудагы мыйзам тарабынан уруксат берилген максималдуу өлчөмдө: (1) Материалдар "БОЛГОНДОЙ" жана бардык кемчиликтери менен жеткиликтүү болот, Xilinx ушуну менен БАРДЫК КЕПИЛДИКТЕРДЕН ЖАНА ШАРТТАРДАН, АЙКЫН, КЫЙМЫК, ЖЕ МЫЙЗАМДУУ, ОН МЕНЕН БИРОК КЕПИЛДИК МЕНЕН ЧЕКТӨЛБӨЙТ -БУЗУУ, ЖЕ КАНДАЙ БИР МАКСАТКА ЖАРАКТУУ; жана (2) Xilinx (келишимде же укук бузууда, анын ичинде шалаакылыкта же жоопкерчиликтин башка теориясына ылайык) Материалдар менен байланышкан, келип чыккан же ага байланыштуу ар кандай түрдөгү же мүнөздөгү кандайдыр бир жоготуу же зыян үчүн жоопкерчилик тартпайт. (анын ичинде сиздин материалдарды колдонууңуз), анын ичинде ар кандай тике, кыйыр, атайын, кокустук же натыйжада болгон жоготуулар же зыяндар (анын ичинде маалыматтар, пайда, гудвилл, же кандайдыр бир иш-аракеттин натыйжасында дуушар болгон жоготуу же зыяндын ар кандай түрү) үчүнчү тарап тарабынан) эгерде мындай зыян же жоготуу негиздүү түрдө алдын ала болжолдонсо же Xilinx ошол эле ыктымалдыгы жөнүндө эскертилген болсо да.

Xilinx Материалдардагы каталарды оңдоого же Материалдарга же продукт спецификацияларына жаңыртуулар жөнүндө билдирүүгө эч кандай милдеттенме албайт. Сиз алдын ала жазуу жүзүндөгү макулдугусуз Материалдарды кайра чыгарууга, өзгөртүүгө, жайылтууга же ачык көрсөтүүгө болбойт. Айрым өнүмдөр Xilinxтин чектелген кепилдиктеринин шарттарына жана шарттарына ылайык келет, сураныч, Xilinxтин Сатуу шарттарын караңыз. viewed at https://www.xilinx.com/legal.htm#tos; IP өзөктөрү Xilinx тарабынан сизге берилген лицензияда камтылган кепилдик жана колдоо шарттарына ылайык болушу мүмкүн. Xilinx өнүмдөрү иштен чыкпоо үчүн же иштебей коюуну талап кылган колдонмолордо колдонуу үчүн иштелип чыккан же арналган эмес; Xilinx өнүмдөрүн ушундай маанилүү тиркемелерде колдонуу үчүн жалгыз тобокелдикти жана жоопкерчиликти өз мойнуңузга аласыз, сураныч, Xilinxтин Сатуу шарттарын караңыз. viewed at https://www.xilinx.com/legal.htm#tos.
Бул документ алдын ала маалыматты камтыйт жана эскертүүсүз өзгөртүлүшү мүмкүн. Бул жерде берилген маалымат сатуу үчүн жеткиликтүү эмес продуктыларга жана/же кызматтарга тиешелүү жана маалымат алуу максатында гана берилет жана сатуу сунушу же өнүмдөрдү жана/же кызматтарды коммерциялаштыруу аракети катары каралбайт же чечмеленбейт. бул жерде.

АВТОМОБИЛЬ КОЛДОНМолорунан баш тартуу
АВТОМОБИЛЬ ПРОДУКЦИЯЛАРЫНА (БӨЛҮКТҮН НОМЕРИНДЕ “ХА” КАТАРЫ АНЫКТАЛГАН) АВТО ЖАСАНДЫКТАРЫН ОРНАНДЫРУУДА ЖЕ АВТОМОБИЛАНЫ БАШКАРУУГА ТААСИР КЫЛГАН КОЛДОНМОЛОРДО КОЛДОНУУГА КЕПИЛДИК БЕРИЛБЕЙТ. EDUNDANCY ФУНКЦИЯСЫ ырааттуу ISO 26262 АВТОМОБИЛЬ КООПСУЗДУК СТАНДАРТЫ МЕНЕН («КООПСУЗДУК ДИЗАЙН»). КАРДАРЛАР ПРОДУКЦИЯЛАРДЫ КИРГЕН СИСТЕМАЛАРДЫ КОЛДОНУУДАН ЖЕ ТАРТАТУУДАН АЛДЫН КООПСУЗДУК МАКСАТТАРЫ ҮЧҮН МЫНДАЙ СИСТЕМАЛАРДЫ КЫЙКАТТАЙ СЫНООЧУ. ПРОДУКЦИЯЛАРДЫ КООПСУЗДУК КОЛДОНМОСУНДА КООПСУЗДУК ДИЗАЙНСЫЗ КОЛДОНУУ ТОЛУГУ МЕНЕН КОРКУНУЧТУУ МЫЙЗАМДАРГА ЖАНА ПРОДУКЦИЯНЫН ЖООПКЕРЧИЛИКТЕРИНИН ЧЕКТЕЛҮҮЧҮЛӨРҮН ТЕҢГЕРҮҮЧҮ РЕСПУБЛИКАЛАРГА ЭМЕС.
Автордук укук 2020 Xilinx, Inc. Xilinx, Xilinx логотиби, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq жана башка белгиленген бренддер Xilinxтин Кошмо Штаттардагы жана башка өлкөлөрдөгү соода белгилери болуп саналат. Бардык башка соода белгилери тиешелүү ээлеринин менчиги болуп саналат.PG357 (v1.1) 23-ноябрь, 2020-жыл, AXI4-Stream Interface v1.1 менен ILA
Жүктөп алуу PDF: Xilinx AXI4-Stream Integrated Logic Analyzer Guide

Шилтемелер

• User Manual