„Xilinx AXI4-Stream“ integruoto loginio analizatoriaus vadovas

Įvadas

Integruotas loginis analizatorius (ILA) su AXI4 srauto sąsajos šerdimi yra pritaikomas loginio analizatoriaus IP, kurį galima naudoti vidiniams signalams ir dizaino sąsajoms stebėti. ILA branduolys apima daug pažangių šiuolaikinių loginių analizatorių funkcijų, įskaitant logines trigerių lygtis ir briaunų perėjimo paleidiklius. Šerdis taip pat siūlo sąsajos derinimo ir stebėjimo galimybes, taip pat protokolų tikrinimą, skirtą atminties susietoms AXI ir AXI4-Stream. Kadangi ILA šerdis yra sinchroniška su stebimu dizainu, visi dizaino laikrodžio apribojimai, taikomi jūsų dizainui, taip pat taikomi ILA šerdies komponentams. Norint derinti dizaino sąsajas, Vivado® IP integratoriuje prie bloko dizaino reikia pridėti ILA IP. Panašiai IP integratoriuje ILA IP galima įjungti AXI4/AXI4-Stream protokolo tikrinimo parinktį. Tada protokolo pažeidimai gali būti rodomi bangos formoje viewVivado loginio analizatoriaus er.

Savybės

• Vartotojo pasirenkamas zondo prievadų skaičius ir zondo plotis.
• Vartotojo pasirenkami saugyklos tikslai, pvz., blokuoti RAM ir UltraRAM
• Keli zondo prievadai gali būti sujungti į vieną paleidimo sąlygą.
• Vartotojo pasirenkami AXI lizdai, skirti derinti AXI sąsajas projektuojant.
• Konfigūruojamos AXI sąsajų parinktys, įskaitant sąsajos tipus ir pėdsakusample gylis.
• Duomenys ir zondų paleidimo savybė.
• Komparatorių skaičius ir kiekvieno zondo plotis bei atskiri prievadai sąsajose.
• Įvesties/išvesties kryžminio paleidimo sąsajos.
• Konfigūruojamas įvesties zondų vamzdynas.
• AXI4-MM ir AXI4-Stream protokolų tikrinimas.

Daugiau informacijos apie ILA branduolį rasite Vivado Design Suite vartotojo vadove: programavimas ir derinimas (UG908).

IP faktai

LogiCORE™ IP faktų lentelė
Pagrindinė specifika
Palaikomų įrenginių šeima1	Versal™ ACAP
Palaikomos vartotojo sąsajos	IEEE standartas 1149.1 – JTAG
Pateikta su Core
Dizainas Files	RTL
Example Dizainas	Verilog
Bandymų stendas	Nepateikta
Apribojimai File	Xilinx® dizaino apribojimai (XDC)
Modeliavimo modelis	Nepateikta
Palaikoma S/W tvarkyklė	N/A
Išbandyti dizaino srautai2
Dizaino įrašas	Vivado® dizaino komplektas
Modeliavimas	Dėl palaikomų simuliatorių žr Xilinx projektavimo įrankiai: leidimo pastabų vadovas.
Sintezė	Vivado sintezė
Palaikymas
Visi Vivado IP pakeitimų žurnalai	Pagrindiniai Vivado IP pakeitimų žurnalai: 72775
Xilinx palaikymas web puslapį
Pastabos: 1. Visą palaikomų įrenginių sąrašą rasite Vivado® IP kataloge. 2. Norėdami sužinoti palaikomas įrankių versijas, žr Xilinx projektavimo įrankiai: leidimo pastabų vadovas.

Baigėsiview

Turinio naršymas pagal projektavimo procesą
Xilinx® dokumentacija yra suskirstyta į standartinių projektavimo procesų rinkinį, kad padėtų jums rasti reikiamą turinį dabartinei kūrimo užduočiai. Šis dokumentas apima šiuos projektavimo procesus:

• Techninės įrangos, IP ir platformos kūrimas: aparatinės įrangos platformos PL IP blokų kūrimas, PL branduolių kūrimas, posistemio funkcinis modeliavimas ir Vivado® laiko, išteklių naudojimo ir maitinimo nutraukimo įvertinimas. Taip pat apima sistemos integravimo aparatinės įrangos platformos kūrimą. Šiame projektavimo procesui taikomos šio dokumento temos:
• Uosto aprašymai
• Laikrodis ir atstatymas
• Šerdies pritaikymas ir generavimas

Core Overview
FPGA dizaino signalai ir sąsajos yra prijungti prie ILA zondo ir lizdų įvesties. Šie signalai ir sąsajos, atitinkamai prijungtos prie zondo ir lizdo įėjimų, yra sampvedami projektiniu greičiu ir saugomi naudojant lusto bloko RAM. Versal™ ACAP dizaino signalai ir sąsajos yra prijungti prie ILA zondo ir lizdo įvesties. Šie prijungti signalai ir sąsajos yra sampvaldomas projektiniu greičiu naudojant pagrindinio laikrodžio įvestį ir saugomas lusto bloko RAM atmintinėse. Pagrindiniai parametrai nurodo šiuos dalykus:

• Daug zondų (iki 512) ir zondo plotis (nuo 1 iki 1024).
• Daug laiko tarpsnių ir sąsajos parinkčių.
• Trace sample gylis.
• Duomenys ir (arba) paleidimo savybė zondams.
• Kiekvieno zondo lygintuvų skaičius.

Ryšys su ILA branduoliu vykdomas naudojant AXI Debug Hub egzempliorių, kuris jungiasi prie valdymo, sąsajos ir apdorojimo sistemos (CIPS) IP branduolio.

Kai dizainas bus įkeltas į Versal ACAP, naudokite Vivado® loginio analizatoriaus programinę įrangą, kad nustatytumėte ILA matavimo paleidimo įvykį. Įvykus trigeriui, sampbuferis užpildomas ir įkeliamas į Vivado loginį analizatorių. Tu gali view šiuos duomenis naudojant bangos formos langą. Zondas sample ir trigerio funkcionalumas įdiegtas programuojamoje logikos srityje. Lusto bloko RAM arba UltraRAM atmintis, pagrįsta saugyklos objektu, kurį pasirinkote tinkinimo metu, kuri saugo duomenis, kol juos įkelia programinė įranga. Norint suaktyvinti įvykius, užfiksuoti duomenis arba susisiekti su ILA šerdimi, nereikia jokios vartotojo įvesties ar išvesties. ILA branduolys gali stebėti sąsajos lygio signalus, jis gali perduoti operacijų lygio informaciją, pvz., neapmokėtas AXI4 sąsajų operacijas.

ILA zondo paleidimo lyginamoji priemonė
Kiekvienas zondo įėjimas yra prijungtas prie trigerio komparatoriaus, galinčio atlikti įvairias operacijas. Vykdymo metu lygintuvas gali būti nustatytas atlikti = arba != palyginimus. Tai apima atitinkamų lygių modelius, pvz., X0XX101. Tai taip pat apima krašto perėjimų, pvz., kylančio krašto (R), krentančio krašto (F), bet kurio krašto (B) arba perėjimo nebuvimo (N), aptikimą. Trigerio lyginamoji priemonė gali atlikti sudėtingesnius palyginimus, įskaitant >, <, ≥ ir ≤.

SVARBU! Komparatorius nustatomas veikimo metu per Vivado® loginį analizatorių.

ILA paleidimo būsena
Trigerio sąlyga yra kiekvieno ILA zondo trigerio lyginamojo rezultato Bulio „IR“ arba „ARBA“ skaičiavimo rezultatas. Naudodami Vivado® loginį analizatorių galite pasirinkti, ar zondas „AND“ suaktyvina lyginamuosius zondus, ar „OR“ juos. „AND“ nustatymas sukelia paleidimo įvykį, kai tenkinami visi ILA zondo palyginimai. „OR“ nustatymas sukelia paleidimo įvykį, kai patenkinamas bet kuris iš ILA zondo palyginimų. Trigerio sąlyga yra paleidimo įvykis, naudojamas ILA sekimo matavimui.

Programos

ILA branduolys sukurtas naudoti programoje, kurią reikia patikrinti arba derinti naudojant Vivado®. Toliau pateiktame paveikslėlyje parodyta, kaip CIPS IP branduolys rašo ir nuskaito iš AXI bloko RAM valdiklio per AXI lusto tinklą (NoC). ILA branduolys yra prijungtas prie sąsajos tinklo tarp AXI NoC ir AXI bloko RAM valdiklio, kad būtų galima stebėti AXI4 operaciją aparatūros tvarkyklėje.

Licencijavimas ir užsakymas
Šis Xilinx® LogiCORE™ IP modulis suteikiamas be papildomų mokesčių su Xilinx Vivado® Design Suite pagal Xilinx galutinio vartotojo licencijos sąlygas.
Pastaba: Norėdami patikrinti, ar jums reikalinga licencija, pažymėkite IP katalogo stulpelį Licencija. Įtraukta reiškia, kad licencija yra įtraukta į Vivado® Design Suite; Pirkimas reiškia, kad turite įsigyti licenciją, kad galėtumėte naudoti branduolį. Informacija apie kitus Xilinx® LogiCORE™ IP modulius pateikiama Xilinx intelektinės nuosavybės puslapyje. Norėdami gauti informacijos apie kitų Xilinx LogiCORE IP modulių ir įrankių kainas ir prieinamumą, susisiekite su vietiniu Xilinx pardavimo atstovu.

Gaminio specifikacija

Uosto aprašymai
Šiose lentelėse pateikiama išsami informacija apie ILA prievadus ir parametrus.
ILA prievadai

1 lentelė: ILA prievadai
Uosto pavadinimas	I/O	Aprašymas
clk	I	Dizaino laikrodis, kuris rodo visą paleidimo ir saugojimo logiką.
zondas [ – 1:0]	I	Zondo prievado įvestis. Zondo prievado numeris yra diapazone nuo 0 iki 511. Zondo prievado plotis (žymimas ) yra intervale nuo 1 iki 1024. Turite paskelbti šį prievadą kaip vektorių. 1 bito prievadui naudokite zondą [0:0].
trig_out	O	Trig_out prievadas gali būti sugeneruotas iš paleidimo sąlygos arba iš išorinio trig_in prievado. Logic Analyzer yra vykdymo laiko valdiklis, skirtas perjungti paleidimo būseną ir trig_in, kad būtų galima valdyti trig_out.
trig_in	I	Įvesties trigerio prievadas, naudojamas procesu pagrįstoje sistemoje, skirtai įterptajam kryžminiam paleidikliui. Galima prijungti prie kitos ILA, kad būtų sukurtas kaskadinis trigeris.
slot_ _	I	Lizdų sąsaja. Sąsajos tipas sukurtas dinamiškai pagal lizdą_ _ sąsajos tipo parametras. Atskirus sąsajų prievadus galima stebėti aparatūros tvarkyklėje.
trig_out_ack	I	Trig_out patvirtinimas.
trig_in_ack	O	Trig_in patvirtinimas.
atstatyti	I	ILA įvesties tipas, kai nustatytas į „Sąsajos monitorius“, šis prievadas turi būti tas pats atstatymo signalas, kuris yra sinchroniškas su projektavimo logika, prijungta prie lizdo_ _ ILA šerdies prievadai.
S_AXIS	I/O	Pasirenkamas prievadas. Naudojamas rankiniam prijungimui su AXI Debug Hub branduoliu, kai išplėstinėse parinktyse pasirinkta „Įgalinti AXI4 srauto sąsają rankiniam prisijungimui prie AXI Debug Hub“.
M_AXIS	I/O	Pasirenkamas prievadas. Naudojamas rankiniam prijungimui prie AXI Debug Hub branduolio, kai skiltyje „Išplėstinės parinktys“ pasirinkta „Įgalinti AXI4 srauto sąsają rankiniam prisijungimui prie AXI Debug Hub“.

1 lentelė: ILA prievadai (tęsinys)
Uosto pavadinimas	I/O	Aprašymas
aresetn	I	Pasirenkamas prievadas. Naudojamas rankiniam prijungimui prie AXI Debug Hub branduolio, kai skiltyje „Išplėstinės parinktys“ pasirinkta „Įgalinti AXI4 srauto sąsają rankiniam prisijungimui prie AXI Debug Hub“. Šis prievadas turi būti sinchroniškas su AXI Debug Hub atstatymo prievadu.
alk	I	Pasirenkamas prievadas. Naudojamas rankiniam prijungimui prie AXI Debug Hub branduolio, kai skiltyje „Išplėstinės parinktys“ pasirinkta „Įgalinti AXI4 srauto sąsają rankiniam prisijungimui prie AXI Debug Hub“. Šis prievadas turi būti sinchroniškas su AXI Debug Hub laikrodžio prievadu.

ILA parametrai

2 lentelė: ILA parametrai
Parametras	Leidžiama Vertybės	Numatytosios vertės	Aprašymas
Komponento_pavadinimas	Styga su A–Z, 0–9 ir _ (pabraukimas)	ila_0	Momentinio komponento pavadinimas.
C_NUM_OF_PROBES	1 512–XNUMX XNUMX	1	ILA zondo prievadų skaičius.
C_MEMORY_TYPE	0, 1	0	Užfiksuotų duomenų saugojimo tikslas. 0 atitinka bloko RAM, o 1 – UltraRAM.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Zondo saugojimo buferio gylis. Šis skaičius reiškia didžiausią s skaičiųamples, kurios gali būti saugomos kiekvieno zondo įvesties veikimo metu.
C_PROBE _PLOTIS	1 1024–XNUMX XNUMX	1	Zondo prievado plotis . Kur yra zondo prievadas, kurio reikšmė nuo 0 iki 1,023 XNUMX.
C_TRIGOUT_LT	Tiesa / Netiesa	NETEISINGA	Įgalina išjungimo funkciją. Naudojami prievadai trig_out ir trig_out_ack.
C_TRIGIN_LT	Tiesa / Netiesa	NETEISINGA	Įjungia funkcionalumą. Naudojami prievadai trig_in ir trig_in_ack.
C_INPUT_PIPE_STAGES	0 6–XNUMX XNUMX	0	Pridėkite papildomų šnipščių prie zondo prievadų. Vienas parametras taikomas visiems zondo prievadams.
ALL_PROBE_SAME_MU	Tiesa / Netiesa	TIESA	Tai verčia tuos pačius lyginti vertės vienetus (atitinka vienetus) su visais zondais.
C_PROBE _MU_CNT	1 16–XNUMX XNUMX	1	Vertės palyginimo (atitikties) vienetų skaičius vienam zondui. Tai galioja tik tuo atveju, jei ALL_PROBE_SAME_MU yra FALSE.
C_PROBE _TYPE	DUOMENYS ir TRIGGER, TRIGGER, DUOMENYS	DUOMENYS ir TRIGGER	Pasirinkti pasirinktą zondą trigerio sąlygai nurodyti arba duomenų saugojimo tikslui arba abiem.
C_ADV_TRIGGER	Tiesa / Netiesa	NETEISINGA	Įjungia išankstinio paleidimo parinktį. Tai įgalina trigerio būsenos mašiną ir galite parašyti savo paleidimo seką Vivado Logic Analyzer.

2 lentelė: ILA parametrai (tęsinys)
Parametras	Leidžiama Vertybės	Numatytosios vertės	Aprašymas
C_NUM_MONITOR_SLOTS	1-11	1	Sąsajos lizdų skaičius.
Pastabos: 1. Maksimalus lyginamosios vertės (atitikties) vienetų skaičius apribotas iki 1,024 1,024. Pagrindiniam trigeriui (C_ADV_TRIGGER = FALSE) kiekvienas zondas turi vieną palyginimo vertės vienetą (kaip ir ankstesnėje versijoje). Tačiau išankstinio paleidimo parinktis (C_ADV_TRIGGER = TRUE) reiškia, kad atskiri zondai vis tiek gali pasirinkti lyginamųjų verčių skaičių nuo vieno iki keturių. Tačiau visi lyginamosios vertės vienetai neturi viršyti 256 XNUMX. Tai reiškia, kad jei jums reikia keturių palyginimo vienetų vienam zondui, galite naudoti tik XNUMX zondus.

Projektavimas naudojant šerdį

Šiame skyriuje pateikiamos gairės ir papildoma informacija, palengvinanti projektavimą naudojant šerdį.

Laikrodis
Clk įvesties prievadas yra laikrodis, kurį ILA šerdis naudoja zondo reikšmėms registruoti. Siekiant geriausių rezultatų, tai turėtų būti tas pats laikrodžio signalas, kuris yra sinchroniškas su projektavimo logika, prijungtas prie ILA šerdies zondo prievadų. Kai jungiatės rankiniu būdu su AXI Debug Hub, ack signalas turi būti sinchroniškas su AXI Debug Hub laikrodžio įvesties prievadu.

Atstata
Kai nustatote ILA įvesties tipą sąsajos monitoriui, atstatymo prievadas turi būti tas pats atstatymo signalas, kuris yra sinchroniškas su projektavimo logika, prie kurios prijungta sąsaja.
slot_ _ ILA branduolio uostas. Norint rankiniu būdu prisijungti prie AXI Debug Hub branduolio, esamas prievadas turi būti sinchroniškas su AXI Debug Hub branduolio atstatymo prievadu.

Srauto žingsnių projektavimas
Šiame skyriuje aprašomas branduolio tinkinimas ir generavimas, branduolio ribojimas ir šiam IP branduoliui būdingi modeliavimo, sintezės ir įgyvendinimo žingsniai. Išsamesnės informacijos apie standartinius Vivado® dizaino srautus ir IP integratorių rasite šiuose Vivado Design Suite vartotojo vadovuose:

• „Vivado Design Suite“ vartotojo vadovas: IP posistemių projektavimas naudojant IP integratorių (UG994)
• „Vivado Design Suite“ vartotojo vadovas: projektavimas naudojant IP (UG896)
• „Vivado Design Suite“ vartotojo vadovas: darbo pradžia (UG910)
• „Vivado Design Suite“ vartotojo vadovas: loginis modeliavimas (UG900)

Šerdies pritaikymas ir generavimas

Šiame skyriuje pateikiama informacija apie „Xilinx®“ įrankių naudojimą, norint tinkinti ir generuoti „Vivado® Design Suite“ pagrindą. Jei pritaikote ir generuojate Vivado IP integratoriaus branduolį, išsamesnės informacijos ieškokite Vivado Design Suite vartotojo vadove: IP posistemių projektavimas naudojant IP integratorių (UG994). IP integratorius gali automatiškai apskaičiuoti tam tikras konfigūracijos reikšmes tikrindamas arba generuodamas dizainą. Norėdami patikrinti, ar reikšmės keičiasi, žr. parametro aprašymą šiame skyriuje. Į view parametro reikšmę, paleiskite komandą validate_bd_design Tcl konsolėje. Galite tinkinti IP, kad galėtumėte naudoti savo dizainą, nurodydami įvairių parametrų, susijusių su IP šerdimi, reikšmes, atlikdami šiuos veiksmus:

1.  Pasirinkite IP iš IP katalogo.
2.  Dukart spustelėkite pasirinktą IP arba įrankių juostoje pasirinkite komandą Customize IP arba dešiniuoju pelės mygtuku spustelėkite meniu.

Norėdami gauti daugiau informacijos, žr. Vivado Design Suite vartotojo vadovą: projektavimas naudojant IP (UG896) ir Vivado Design Suite vartotojo vadovą: darbo pradžia (UG910). Šio skyriaus paveikslai yra Vivado IDE iliustracijos. Čia pavaizduotas išdėstymas gali skirtis nuo dabartinės versijos.

Norėdami pasiekti branduolį, atlikite šiuos veiksmus:

1.  Atidarykite projektą pasirinkdami File tada Atidarykite projektą arba sukurkite naują projektą pasirinkdami File tada naujas projektas Vivado mieste.
2.  Atidarykite IP katalogą ir eikite į bet kurią taksonomiją.
3. Dukart spustelėkite ILA, kad pamatytumėte pagrindinį pavadinimą Vivado IDE.

Bendrųjų parinkčių skydelis
Toliau pateiktame paveikslėlyje parodytas skirtukas „Bendrosios parinktys“, esantis „Native“ nustatyme, kuriame galite nurodyti parinktis:

Toliau pateiktame paveikslėlyje parodytas AXI nustatymų skirtukas Bendrosios parinktys, leidžiančios nurodyti parinktis:

• Komponento pavadinimas: naudokite šį teksto lauką, kad pateiktumėte unikalų ILA branduolio modulio pavadinimą.
• ILA įvesties tipas: ši parinktis nurodo, kokio tipo sąsaja arba signalas ILA turėtų būti derinamas. Šiuo metu šio parametro reikšmės yra „Native Probes“, „Interface Monitor“ ir „Mixed“.
• Zondų skaičius: naudokite šį teksto lauką norėdami pasirinkti zondo prievadų skaičių ILA šerdyje. Tinkamas Vivado® IDE diapazonas yra nuo 1 iki 64. Jei jums reikia daugiau nei 64 zondo prievadų, turite naudoti Tcl komandų srautą, kad sugeneruotumėte ILA branduolį.
• Sąsajos lizdų skaičius (galimi tik Interface Monitor type ir Mixed type): ši parinktis leidžia pasirinkti AXI sąsajos lizdų, kuriuos reikia prijungti prie ILA, skaičių.
• Tas pats lygintuvų skaičius visiems zondo prievadams: šiame skydelyje galima sukonfigūruoti lyginamųjų zondo skaičių. Pasirinkus galima įjungti tą patį lyginamąjį skaičių visiems zondams.

Probe Port Panels
Toliau pateiktame paveikslėlyje parodytas skirtukas Probe Ports, kuriame galite nurodyti nustatymus:

• Probe Port Panel: Kiekvieno zondo prievado plotį galima konfigūruoti Probe Port Panels. Kiekviename zondo prievado skydelyje yra iki septynių prievadų.
• Zondas plotis: galima paminėti kiekvieno zondo prievado plotį. Galiojantis diapazonas yra nuo 1 iki 1024.
• Lygintuvų skaičius: ši parinktis įjungta tik tada, kai išjungta parinktis „Tas pats lyginamųjų skaičius visiems zondo prievadams“. Kiekvienam zondui nuo 1 iki 16 galima nustatyti lyginamąjį elementą.
• Duomenys ir (arba) trigeris: naudojant šią parinktį galima nustatyti kiekvieno zondo zondo tipą. Galiojančios parinktys yra DATA_and_TRIGGER, DATA ir TRIGGER.
• Lyginimo parinktys: naudojant šią parinktį galima nustatyti kiekvieno zondo operacijos ar palyginimo tipą.

Sąsajos parinktys
Toliau pateiktame paveikslėlyje parodytas skirtukas Sąsajos parinktys, kai ILA įvesties tipui pasirinktas Sąsajos monitorius arba Mišrus tipas:

• Sąsajos tipas: tiekėjas, biblioteka, pavadinimas ir sąsajos versija (VLNV), kurią turi stebėti ILA branduolys.
• AXI-MM ID Width: parenkamas AXI sąsajos ID plotis, kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• AXI-MM duomenų plotis: parenkami parametrai, atitinkantys lizdą_Parenkamas AXI sąsajos duomenų plotis, kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• AXI-MM adreso plotis: parenkamas AXI sąsajos adreso plotis, kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Įgalinti AXI-MM / srauto protokolo tikrintuvą: įgalina lizdo AXI4-MM arba AXI4-Stream protokolo tikrintuvą kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM arba AXI4-Stream, kur yra lizdo numeris.
• Įgalinti operacijų stebėjimo skaitiklius: įgalina AXI4-MM operacijų stebėjimo galimybę.
• Neįvykdytų skaitymo operacijų skaičius: nurodo neįvykdytų skaitymo operacijų skaičių vienam ID. Vertė turi būti lygi arba didesnė už neįvykdytų to ryšio skaitymo operacijų skaičių.
• Neįvykdytų rašymo operacijų skaičius: nurodo neįvykdytų įrašymo operacijų skaičių vienam ID. Vertė turi būti lygi arba didesnė už neįvykdytų to ryšio rašymo operacijų skaičių.
• Stebėti APC būsenos signalus: įjunkite lizdo APC būsenos signalų stebėjimą kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI skaitymo adreso kanalą kaip duomenis: pasirinkite skaitymo adreso kanalo signalus duomenų saugojimo tikslu lizdui kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI skaitymo adreso kanalą kaip trigerį: pasirinkite skaitymo adreso kanalo signalus, kad nurodytumėte lizdo paleidimo sąlygą kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI skaitymo duomenų kanalą kaip duomenis: pasirinkite skaitymo duomenų kanalo signalus duomenų saugojimo tikslais lizde kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI skaitymo duomenų kanalą kaip trigerį: pasirinkite skaitymo duomenų kanalo signalus, kad nurodytumėte lizdo paleidimo sąlygas kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI rašymo adreso kanalą kaip duomenis: pasirinkite rašymo adreso kanalo signalus duomenų saugojimo tikslu lizdui kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI rašymo adreso kanalą kaip trigerį: pasirinkite rašymo adreso kanalo signalus, kad nurodytumėte lizdo paleidimo sąlygas kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI rašymo duomenų kanalą kaip duomenis: pasirinkite rašymo duomenų kanalo signalus duomenų saugojimo tikslu lizdui kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI rašymo duomenų kanalą kaip trigerį: pasirinkite rašymo duomenų kanalo signalus, kad nurodytumėte lizdo paleidimo sąlygą kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI rašymo atsako kanalą kaip duomenis: pasirinkite rašymo atsako kanalo signalus duomenų saugojimo tikslais lizde kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• Konfigūruoti AXI rašymo atsako kanalą kaip trigerį: pasirinkite rašymo atsako kanalo signalus, kad nurodytumėte lizdo paleidimo sąlygą kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-MM, kur yra lizdo numeris.
• AXI-Stream Tdata Width: parenkamas AXI-Stream sąsajos Tdata plotis, kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-Stream, kur yra lizdo numeris.
• AXI-Stream TID Width: parenkamas AXI-Stream sąsajos TID plotis, kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-Stream, kur yra lizdo numeris.
• AXI-Stream TUSER Width: parenkamas AXI-Stream sąsajos TUSER plotis, kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-Stream, kur yra lizdo numeris.
• AXI-Stream TDEST Width: parenkamas AXI-Stream sąsajos TDEST plotis, kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-Stream, kur yra lizdo numeris.
• Konfigūruoti AXIS signalus kaip duomenis: pasirinkite AXI4-Stream signalus duomenų saugojimui lizde
  kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-Stream kur yra lizdo numeris.
• Konfigūruoti AXIS signalus kaip paleidiklį: pasirinkite AXI4-Stream signalus, kad nurodytumėte lizdo paleidimo sąlygas kai lizdas_ sąsajos tipas sukonfigūruotas kaip AXI-Stream, kur yra lizdo numeris.
• Konfigūruoti lizdą kaip duomenis ir (arba) trigerį: parenkami ne AXI lizdo signalai, skirti nurodyti paleidimo sąlygą arba duomenų saugojimo tikslu arba abiem lizdams. kai lizdas_ sąsajos tipas sukonfigūruotas kaip ne AXI, kur yra lizdo numeris.

Saugojimo parinktys
Toliau pateiktame paveikslėlyje parodytas skirtukas „Saugojimo parinktys“, leidžiantis pasirinkti saugyklos tipą ir naudotinos atminties gylį:

• Storage Target: šis parametras naudojamas norint pasirinkti saugyklos paskirties vietą iš išskleidžiamojo meniu.
• Duomenų gylis: Šis parametras naudojamas pasirinkti tinkamą sample gylis iš išskleidžiamojo meniu.

Išplėstinės parinktys
Toliau pateiktame paveikslėlyje parodytas skirtukas Išplėstinės parinktys:

• Įgalinti AXI4-Stream sąsają rankiniam prisijungimui prie AXI Debug Hub: kai įjungta, ši parinktis suteikia AXIS sąsają IP prisijungti prie AXI Debug Hub.
• Įjungti trigerio įvesties sąsają: pažymėkite šią parinktį, kad įjungtumėte pasirenkamą paleidimo įvesties prievadą.
• Įjungti trigerio išvesties sąsają: pažymėkite šią parinktį, kad įjungtumėte pasirenkamą paleidimo išvesties prievadą.
• Įvesties vamzdis Stages: pasirinkite registrų, kuriuos norite įtraukti į zondą, skaičių, kad pagerintumėte diegimo rezultatus. Šis parametras taikomas visiems zondams.
• Išplėstinis aktyviklis: pažymėkite, kad įjungtumėte būsenos mašina pagrįstą paleidimo seką.

Išvesties generavimas
Norėdami gauti daugiau informacijos, žr. „Vivado Design Suite“ vartotojo vadovą: projektavimas naudojant IP (UG896).

Šerdies suvaržymas

Reikalingi apribojimai
ILA šerdyje yra XDC file kuriame yra tinkamų klaidingų kelio apribojimų, kad būtų išvengta per didelio laikrodžio domeno, kertančio sinchronizavimo kelių, apribojimų. Taip pat tikimasi, kad laikrodžio signalas, prijungtas prie ILA šerdies clk įvesties prievado, bus tinkamai apribotas jūsų konstrukcijoje.

Įrenginio, paketo ir greičio pasirinkimai
Šis skyrius netaikomas šiam IP branduoliui.

• Laikrodžio dažniai
  Šis skyrius netaikomas šiam IP branduoliui.
• Laikrodžių valdymas
  Šis skyrius netaikomas šiam IP branduoliui.
• Laikrodžio išdėstymas
  Šis skyrius netaikomas šiam IP branduoliui.
• Bankininkystė
  Šis skyrius netaikomas šiam IP branduoliui.
• Siųstuvo-imtuvo išdėstymas
  Šis skyrius netaikomas šiam IP branduoliui.
• I/O standartas ir vieta
  Šis skyrius netaikomas šiam IP branduoliui.

Modeliavimas

Išsamios informacijos apie „Vivado®“ modeliavimo komponentus ir informacijos apie palaikomų trečiųjų šalių įrankių naudojimą rasite „Vivado Design Suite“ vartotojo vadove: Logic Simulation (UG900).

Sintezė ir įgyvendinimas
Norėdami gauti daugiau informacijos apie sintezę ir įgyvendinimą, žr. „Vivado Design Suite“ vartotojo vadovą: projektavimas naudojant IP (UG896).

Derinimas

Šiame priede pateikiama išsami informacija apie Xilinx® palaikymo išteklius websvetainė ir derinimo įrankiai. Jei IP reikalingas licencijos raktas, raktas turi būti patikrintas. „Vivado®“ projektavimo įrankiai turi keletą licencijos patikros taškų, skirtų licencijuoto IP blokavimui sraute. Jei licencijos patikrinimas sėkmingas, IP galima tęsti generavimą. Priešingu atveju generavimas sustoja dėl klaidos. Licencijos patikros taškai užtikrinami šiais įrankiais:

• Vivado sintezė
• Vivado įgyvendinimas
• write_bitstream (Tcl komanda)

SVARBU! Patikros punktuose IP licencijos lygis nepaisomas. Testas patvirtina, kad yra galiojančios licencijos. Jis netikrina IP licencijos lygio.

Pagalbos paieška Xilinx.com

Norėdami padėti projektavimo ir derinimo procese naudojant branduolį, „Xilinx“ palaikymas web puslapyje yra pagrindiniai ištekliai, pvz., gaminio dokumentacija, laidos pastabos, atsakymų įrašai, informacija apie žinomas problemas ir nuorodos, skirtos tolesniam produkto palaikymui. Taip pat yra Xilinx bendruomenės forumai, kuriuose nariai gali mokytis, dalyvauti, dalytis ir užduoti klausimus apie Xilinx sprendimus.

Dokumentacija
Šis gaminio vadovas yra pagrindinis su šerdimi susijęs dokumentas. Šį vadovą kartu su dokumentais, susijusiais su visais gaminiais, kurie padeda projektavimo procese, galite rasti „Xilinx“ palaikyme. web puslapyje arba naudojant Xilinx® dokumentacijos navigatorių. Atsisiųskite „Xilinx Documentation Navigator“ iš atsisiuntimų puslapio. Norėdami gauti daugiau informacijos apie šį įrankį ir galimas funkcijas, įdiegę atidarykite internetinį žinyną.

Atsakymų įrašai
Atsakymų įrašai apima informaciją apie dažniausiai pasitaikančias problemas, naudingos informacijos, kaip išspręsti šias problemas, ir visas žinomas Xilinx produkto problemas. Atsakymų įrašai kuriami ir tvarkomi kasdien, užtikrinant, kad vartotojai turėtų prieigą prie tiksliausios turimos informacijos. Šio branduolio atsakymų įrašus galima rasti naudojant pagrindinio Xilinx palaikymo langelį Search Support web puslapį. Norėdami maksimaliai padidinti paieškos rezultatus, naudokite tokius raktinius žodžius kaip:

• Produkto pavadinimas
• Įrankio pranešimas (-iai)
• Problemos, su kuria susidurta, santrauka

Grąžinus rezultatus galima ieškoti filtrų, kad būtų galima toliau taikyti rezultatus.

Techninė pagalba
Xilinx teikia techninę pagalbą Xilinx bendruomenės forumuose šiam LogiCORE™ IP produktui, kai naudojamas kaip aprašyta gaminio dokumentacijoje. Xilinx negali garantuoti laiko, funkcionalumo ar palaikymo, jei atliksite bet kurį iš šių veiksmų:

• Įdiekite sprendimą įrenginiuose, kurie nėra apibrėžti dokumentacijoje.
• Tinkinkite sprendimą daugiau nei leidžiama gaminio dokumentacijoje.
• Pakeiskite bet kurią dizaino skiltį, pažymėtą DO NOT MODIFY.

Norėdami užduoti klausimų, eikite į Xilinx bendruomenės forumus.

Papildomi ištekliai ir teisinė informacija

Xilinx ištekliai
Jei reikia pagalbos išteklių, tokių kaip atsakymai, dokumentacija, atsisiuntimai ir forumai, žr. „Xilinx“ palaikymą.

Dokumentacijos navigatorius ir dizaino centrai
„Xilinx® Documentation Navigator“ („DocNav“) suteikia prieigą prie „Xilinx“ dokumentų, vaizdo įrašų ir palaikymo išteklių, kuriuos galite filtruoti ir ieškoti informacijos. Norėdami atidaryti „DocNav“:

• • Vivado® IDE pasirinkite Žinynas → Dokumentacija ir mokymo programos.
  • Sistemoje Windows pasirinkite Pradėti → Visos programos → Xilinx Design Tools → DocNav.
  • Linux komandų eilutėje įveskite docnav.

„Xilinx Design Hubs“ pateikia nuorodas į dokumentaciją, suskirstytą pagal projektavimo užduotis ir kitas temas, kurias galite naudoti norėdami sužinoti pagrindines sąvokas ir atsakyti į dažniausiai užduodamus klausimus. Norėdami pasiekti dizaino centrus:

• Programoje DocNav spustelėkite Design Hubs View skirtuką.
• Ant Xilinx websvetainėje, žr. „Design Hubs“ puslapį.

Pastaba: Daugiau informacijos apie „DocNav“ rasite „Xilinx“ puslapyje Dokumentacijos navigatorius websvetainę.

Nuorodos
Šie dokumentai suteikia papildomos medžiagos, naudingos šiame vadove:

1.  „Vivado Design Suite“ vartotojo vadovas: programavimas ir derinimas (UG908)
2. „Vivado Design Suite“ vartotojo vadovas: projektavimas naudojant IP (UG896)
3. „Vivado Design Suite“ vartotojo vadovas: IP posistemių projektavimas naudojant IP integratorių (UG994)
4. „Vivado Design Suite“ vartotojo vadovas: darbo pradžia (UG910)
5. „Vivado Design Suite“ vartotojo vadovas: loginis modeliavimas (UG900)
6. „Vivado Design Suite“ vartotojo vadovas: diegimas (UG904)
7. ISE į „Vivado Design Suite“ perkėlimo vadovas (UG911)
8. AXI Protocol Checker LogiCORE IP produkto vadovas (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP produkto vadovas (PG145)

Revizijos istorija
Šioje lentelėje parodyta šio dokumento taisymų istorija.

Skyrius	Taisymo santrauka
11/23/2020 1.1 versija
Pradinis išleidimas.	N/A

Perskaitykite: Svarbi teisinė informacija
Toliau jums atskleista informacija („Medžiaga“) yra skirta tik Xilinx produktų atrankai ir naudojimui. Tiek, kiek leidžiama pagal galiojančius įstatymus: (1) Medžiaga yra prieinama „TOKIOS, KOKIA YRA“ ir su visais trūkumais, „Xilinx“ ATSISAKO VISŲ GARANTIJŲ IR SĄLYGŲ, AIŠKIŲ, NUMANOMŲ AR ĮSTATYMŲ, ĮSKAITANT, BET NE APSIRIBINANT GARANTIJĄ, NEMOKAMAI MERCHON. - PAŽEIDIMAS ARBA TINKAMUMAS BET KOKIAME KONKREČIAM TIKSLUI; ir (2) „Xilinx“ nėra atsakinga (pagal sutartį ar deliktą, įskaitant aplaidumą, ar pagal bet kokią kitą atsakomybės teoriją) už bet kokio pobūdžio ar pobūdžio nuostolius ar žalą, susijusią su Medžiaga, atsiradusią ar su ja susijusią. (įskaitant jūsų naudojimąsi Medžiaga), įskaitant bet kokius tiesioginius, netiesioginius, specialius, atsitiktinius ar pasekminius nuostolius ar žalą (įskaitant duomenų, pelno, prestižo praradimą arba bet kokius nuostolius ar žalą, patirtą dėl bet kokio pareikšto ieškinio). trečioji šalis), net jei tokią žalą ar praradimą buvo galima pagrįstai numatyti arba Xilinx buvo informuotas apie tokią galimybę.

Xilinx neprisiima jokių įsipareigojimų taisyti Medžiagoje esančių klaidų arba pranešti apie Medžiagos ar gaminio specifikacijų atnaujinimus. Jūs negalite atgaminti, keisti, platinti ar viešai rodyti Medžiagos be išankstinio raštiško sutikimo. Tam tikriems produktams taikomos Xilinx ribotos garantijos sąlygos, žr. Xilinx pardavimo sąlygas, kurios gali būti viewred at https://www.xilinx.com/legal.htm#tos; IP branduoliams gali būti taikomos garantijos ir palaikymo sąlygos, nurodytos Xilinx jums išduotoje licencijoje. Xilinx produktai nėra sukurti arba skirti būti saugūs nuo gedimų arba naudoti bet kokioje programoje, kuriai reikalingas saugus veikimas; prisiimate vienintelę riziką ir atsakomybę už Xilinx produktų naudojimą tokiose svarbiose programose, žr. Xilinx pardavimo sąlygas, kurios gali būti viewred at https://www.xilinx.com/legal.htm#tos.
Šiame dokumente yra preliminari informacija ir jis gali būti keičiamas be įspėjimo. Čia pateikta informacija yra susijusi su produktais ir (arba) paslaugomis, kurių dar negalima parduoti, ir yra pateikiama tik informaciniais tikslais ir nėra skirta arba neturi būti suprantama kaip pasiūlymas parduoti arba bandymas komercializuoti nurodytus produktus ir (arba) paslaugas. čia.

AUTOMOBILIŲ PROGRAMŲ ATSISAKYMAS
AUTOMOBILIŲ PRODUKTAI (DALYJE NUMERIS NUSTATYTI KAIP „XA“) NESUTEIKIA GARANTIJA, NAUDOJANT ORO pagalvėles ARBA NAUDOJANT PROGRAMOSE, KURIOS ĮTAKOJAS TRANSPORTO PRIEMONĖS VALDYMĄ („SAUGOS PRIETAISAS“), JEI NEBŪTA SAUGIAI SU ISO 26262 AUTOMOBILIŲ SAUGOS STANDARTU („SAUGOS DIZAINAS“). KLIENTAI, PRIEŠ NAUDODAMI AR PLATINTI VISAS SISTEMAS, KURIOS YRA GAMINIAI, SAUGOS TIKSLAIS TURI TOKIAS SISTEMAS ATLIKTI IŠBANDYTI. GAMINIŲ NAUDOJIMAS SAUGUMO PRIEMONĖSE BE SAUGUS KONSTRUKCIJA VISA KLIENTO RIZIKA, TAIKOMI TIK TAIKOMI ĮSTATYMAI IR TAISYKLĖS, TAIKOMI GAMINIŲ ATSAKOMYBĖS APRIBOJIMAI.
Autorių teisės, 2020 m. Xilinx, Inc. Xilinx, Xilinx logotipas, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq ir kiti čia įtraukti nurodyti prekių ženklai yra Xilinx prekių ženklai JAV ir kitose šalyse. Visi kiti prekių ženklai yra atitinkamų savininkų nuosavybė.PG357 (v1.1) 23 m. lapkričio 2020 d., ILA su AXI4 srauto sąsaja, v1.1
Atsisiųsti PDF: „Xilinx AXI4-Stream“ integruoto loginio analizatoriaus vadovas

Nuorodos

• Vartotojo vadovas