Gwida għall-Analizzatur Loġiku Integrat Xilinx AXI4-Stream

Introduzzjoni

L-Analizzatur Loġiku Integrat (ILA) bil-qalba tal-Interface AXI4-Stream huwa IP analizzatur loġiku personalizzabbli li jista 'jintuża biex jimmonitorja s-sinjali interni u l-interfaces ta' disinn. Il-qalba tal-ILA tinkludi ħafna karatteristiċi avvanzati ta 'analizzaturi loġiċi moderni, inklużi ekwazzjonijiet ta' trigger boolean u triggers ta' transizzjoni tat-tarf. Il-qalba toffri wkoll kapaċità ta 'debugging u monitoraġġ tal-interface flimkien ma' verifika tal-protokoll għal AXI u AXI4-Stream mappjati bil-memorja. Minħabba li l-qalba tal-ILA hija sinkronika mad-disinn li qed jiġi mmonitorjat, ir-restrizzjonijiet kollha tal-arloġġ tad-disinn li huma applikati għad-disinn tiegħek huma applikati wkoll għall-komponenti tal-qalba tal-ILA. Biex jiġu debug interfaces fi ħdan disinn, ILA IP jeħtieġ li jiġi miżjud ma 'disinn blokk fl-integratur Vivado® IP. Bl-istess mod, l-għażla tal-iċċekkjar tal-protokoll AXI4/AXI4-Stream tista 'tiġi attivata għall-IP ILA fl-integratur tal-IP. Vjolazzjonijiet tal-Protokoll jistgħu mbagħad jintwerew fil-forma tal-mewġ viewer tal-analizzatur loġiku Vivado.

Karatteristiċi

• Numru ta' portijiet tas-sonda li jista' jintgħażel mill-utent u wisa' tas-sonda.
• Miri tal-ħażna li jistgħu jintgħażlu mill-utent bħal blokk RAM u UltraRAM
• Portijiet tas-sonda multipli jistgħu jingħaqdu f'kundizzjoni ta' grillu waħda.
• Slots AXI li jistgħu jintgħażlu mill-utent biex jiddibaggjaw interfaces AXI f'disinn.
• Għażliet konfigurabbli għal interfaces AXI inklużi tipi ta 'interface u traċċiample fond.
• Dejta u proprjetà ta' grillu għal sondi.
• Numru ta 'komparaturi u l-wisa' għal kull sonda u portijiet individwali fi ħdan interfaces.
• Interfaces ta' input/output cross-triggering.
• Pipelining konfigurabbli għal sondi ta' input.
• Iċċekkjar tal-protokoll AXI4-MM u AXI4-Stream.

Għal aktar informazzjoni dwar il-qalba tal-ILA, ara l-Gwida tal-Utent ta’ Vivado Design Suite: Programmazzjoni u Debugging (UG908).

Fatti tal-IP

Tabella tal-Fatti ta' LogiCORE™ IP
Speċifiċitajiet ewlenin
Familja ta' Apparat Appoġġjat1	Versal™ ACAP
Interfaces tal-Utenti appoġġjati	Standard IEEE 1149.1 – JTAG
Mogħti b'Core
Disinn Files	RTL
Example Disinn	Verilog
Bank tat-Test	Mhux Ipprovdut
Limitazzjonijiet File	Limitazzjonijiet tad-Disinn Xilinx® (XDC)
Mudell ta' Simulazzjoni	Mhux Ipprovdut
Sewwieq S/W appoġġjat	N/A
Flussi ta' Disinn Ittestjati2
Dħul tad-Disinn	Vivado® Design Suite
Simulazzjoni	Għal simulaturi appoġġjati, ara l- Għodod tad-Disinn Xilinx: Gwida tan-Noti tar-Rilaxx.
Sinteżi	Sinteżi Vivado
Appoġġ
Kollha Vivado IP Bidla Zkuk	Żkuk tal-Bidla tal-IP Master Vivado: 72775
Appoġġ Xilinx web paġna
Noti: 1. Għal lista sħiħa ta 'apparati appoġġjati, ara l-katalgu Vivado® IP. 2. Għall-verżjonijiet appoġġjati tal-għodod, ara l- Għodod tad-Disinn Xilinx: Gwida tan-Noti tar-Rilaxx.

Fuqview

Navigazzjoni tal-Kontenut mill-Proċess tad-Disinn
Id-dokumentazzjoni Xilinx® hija organizzata madwar sett ta 'proċessi ta' disinn standard biex jgħinuk issib kontenut rilevanti għall-kompitu attwali ta 'żvilupp tiegħek. Dan id-dokument ikopri l-proċessi tad-disinn li ġejjin:

• Ħardwer, IP, u Żvilupp tal-Pjattaforma: Il-ħolqien tal-blokki PL IP għall-pjattaforma tal-ħardwer, il-ħolqien ta 'kernels PL, simulazzjoni funzjonali tas-subsistema, u l-evalwazzjoni tal-ħin Vivado®, l-użu tar-riżorsi, u l-għeluq tal-enerġija. Jinvolvi wkoll l-iżvilupp tal-pjattaforma tal-ħardwer għall-integrazzjoni tas-sistema. Suġġetti f'dan id-dokument li japplikaw għal dan il-proċess tad-disinn jinkludu:
• Deskrizzjonijiet tal-Port
• Clocking u Resets
• Customizing u Ġenerazzjoni tal-Core

Core Overview
Sinjali u interfaces fid-disinn FPGA huma konnessi ma 'sonda ILA u inputs ta' slot. Dawn is-sinjali u l-interfaces, imwaħħla mas-sonda u l-inputs tas-slot rispettivament, huma sampmmexxija b'veloċitajiet ta 'disinn u maħżuna bl-użu ta' RAM block on-chip. Sinjali u interfaces fid-disinn Versal™ ACAP huma konnessi mas-sonda ILA u l-inputs tas-slots. Dawn is-sinjali u l-interfaces mehmuża huma sampmmexxija b'veloċitajiet tad-disinn bl-użu tal-input tal-arloġġ tal-qalba u maħżuna fil-memorji RAM tal-blokk fuq iċ-ċippa. Il-parametri ewlenin jispeċifikaw dan li ġej:

• Numru ta 'sondi (sa 512) u wisa' tas-sonda (1 sa 1024).
• Numru ta 'slots u għażliet ta' interface.
• Traċċa sample fond.
• Dejta u/jew proprjetà ta' grillu għal sondi.
• Numru ta' komparaturi għal kull sonda.

Il-komunikazzjoni mal-qalba tal-ILA titwettaq bl-użu ta 'istanza tal-AXI Debug Hub li tikkonnettja mal-qalba tal-IP tas-Sistema ta' Kontroll, Interface, u Ipproċessar (CIPS).

Wara li d-disinn jitgħabba fil-Versal ACAP, uża s-softwer tal-analizzatur tal-loġika Vivado® biex twaqqaf avveniment ta' attivazzjoni għall-kejl ILA. Wara li jseħħ il-grillu, is-sample buffer jimtela u jittella' fl-analizzatur tal-loġika Vivado. Tista view din id-dejta billi tuża t-tieqa tal-forma tal-mewġ. Is-sonda sampil-funzjonalità le u trigger hija implimentata fir-reġjun loġiku programmabbli. Blokk fuq iċ-ċippa RAM jew memorja UltraRAM ibbażata fuq il-mira tal-ħażna li għażilt waqt l-adattament li taħżen id-dejta sakemm tittella mis-softwer. L-ebda input jew output tal-utent mhu meħtieġ biex iqajjem avvenimenti, jaqbad data, jew biex jikkomunika mal-qalba tal-ILA. Il-qalba tal-ILA hija kapaċi timmonitorja s-sinjali fil-livell tal-interface, tista 'twassal informazzjoni fuq il-livell tat-tranżazzjoni bħat-tranżazzjonijiet pendenti għall-interfaces AXI4.

ILA Probe Trigger Comparator
Kull input ta 'sonda huwa konness ma' komparatur grillu li huwa kapaċi jwettaq diversi operazzjonijiet. F'ħin ta' tħaddim il-komparatur jista' jiġi ssettjat biex iwettaq paraguni = jew !=. Dan jinkludi mudelli ta 'livell ta' tqabbil, bħal X0XX101. Jinkludi wkoll is-sejbien ta 'tranżizzjonijiet tat-tarf bħal tarf li jogħlew (R), tarf li jaqa' (F), jew tarf (B), jew ebda transizzjoni (N). Il-paragun tal-grillu jista 'jwettaq paraguni aktar kumplessi, inklużi >, <, ≥, u ≤.

IMPORTANTI! Il-komparatur huwa ssettjat fil-ħin tat-tħaddim permezz tal-analizzatur loġiku Vivado®.

Kundizzjoni ta' Trigger tal-ILA
Il-kundizzjoni ta' attivazzjoni hija r-riżultat ta' kalkolu Boolean "AND" jew "JEW" ta' kull wieħed mir-riżultati tal-paragun tal-isparar tas-sonda ILA. Bl-użu tal-analizzatur tal-loġika Vivado®, inti tagħżel jekk "AND" tqajjem sondi komparaturi tas-sonda jew "JEW" minnhom. L-issettjar "AND" jikkawża avveniment ta' attivazzjoni meta l-paraguni tas-sonda ILA kollha jkunu sodisfatti. L-issettjar "JEW" jikkawża avveniment ta' attivazzjoni meta xi wieħed mill-paraguni tas-sonda ILA jiġi sodisfatt. Il-kundizzjoni ta' attivazzjoni hija l-avveniment ta' attivazzjoni użat għall-kejl tat-traċċa ILA.

Applikazzjonijiet

Il-qalba ILA hija mfassla biex tintuża f'applikazzjoni li teħtieġ verifika jew debugging bl-użu ta 'Vivado®. Il-figura li ġejja turi l-kitba u l-qari tal-qalba tal-IP CIPS mill-kontrollur RAM tal-blokk AXI permezz tan-Netwerk AXI fuq iċ-Ċippa (NoC). Il-qalba tal-ILA hija konnessa max-xibka tal-interface bejn il-kontrollur RAM tal-blokk AXI NoC u AXI biex tissorvelja t-tranżazzjoni AXI4 fil-maniġer tal-ħardwer.

Liċenzjar u Ordnijiet
Dan il-modulu Xilinx® LogiCORE™ IP huwa pprovdut bl-ebda spiża addizzjonali mal-Xilinx Vivado® Design Suite skont it-termini tal-Liċenzja tal-Utent Aħħar ta’ Xilinx.
Nota: Biex tivverifika li għandek bżonn liċenzja, iċċekkja l-kolonna Liċenzja tal-Katalgu IP. Inkluż ifisser li liċenzja hija inkluża mal-Vivado® Design Suite; Xiri tfisser li trid tixtri liċenzja biex tuża l-qalba. Informazzjoni dwar moduli Xilinx® LogiCORE™ IP oħra hija disponibbli fil-paġna tal-Proprjetà Intellettwali Xilinx. Għal informazzjoni dwar l-ipprezzar u d-disponibbiltà ta 'moduli u għodod Xilinx LogiCORE IP oħra, ikkuntattja lir-rappreżentant lokali tal-bejgħ Xilinx tiegħek.

Speċifikazzjoni tal-Prodott

Deskrizzjonijiet tal-Port
It-tabelli li ġejjin jipprovdu dettalji dwar il-portijiet u l-parametri tal-ILA.
Portijiet tal-ILA

Tabella 1: Portijiet tal-ILA
Isem tal-Port	I/O	Deskrizzjoni
clk	I	Arloġġ tad-disinn li jsegwi l-loġika kollha tal-grillu u tal-ħażna.
sonda [ – 1:0]	I	Input tal-port tas-sonda. In-numru tal-port tas-sonda huwa fil-medda minn 0 sa 511. Il-wisa’ tal-port tas-sonda (immarkat minn ) hija fil-medda ta' 1 sa 1024. Int trid tiddikjara dan il-port bħala vettur. Għal port 1-bit, uża sonda [0:0].
trig_out	O	Il-port trig_out jista 'jiġi ġġenerat jew mill-kundizzjoni tal-grillu jew minn port trig_in estern. Hemm kontroll tal-ħin tal-ġirja mill-Analizzatur Loġiku biex taqleb bejn il-kundizzjoni tal-grillu u t-trig_in biex issuq trig_out.
trig_in	I	Input trigger port użat f'sistema bbażata fuq proċess għal Embedded Cross Trigger. Jista 'jiġi konness ma' ILA ieħor biex jinħoloq Trigger cascading.
slot_ _	I	Slot interface. It-tip tal-interface hija maħluqa dinamikament ibbażata fuq is-slot_ _ parametru tat-tip interface. Il-portijiet individwali fi ħdan l-interfaces huma disponibbli għall-monitoraġġ fil-maniġer tal-ħardwer.
trig_out_ack	I	Rikonoxximent għal trig_out.
trig_in_ack	O	Rikonoxximent għal trig_in.
resetn	I	ILA Input Type meta ssettjat għal 'Interface Monitor', dan il-port għandu jkun l-istess sinjal ta' reset li huwa sinkroniku mal-loġika tad-disinn li hija mwaħħla mal-Slot_ _ portijiet tal-qalba tal-ILA.
S_AXIS	I/O	Port mhux obbligatorju. Użat għal konnessjoni manwali mal-qalba tal-AXI Debug Hub meta 'Enable AXI4- Stream Interface għal Manul Connection to AXI Debug Hub' hija magħżula f'Għażliet Avvanzati.
M_AXIS	I/O	Port mhux obbligatorju. Użat għal konnessjoni manwali mal-qalba tal-AXI Debug Hub meta 'Enable AXI4- Stream Interface for Manual Connection to AXI Debug Hub' hija magħżula f''Għażliet Avvanzati'.

Tabella 1: Portijiet tal-ILA (ikompli)
Isem tal-Port	I/O	Deskrizzjoni
aresetn	I	Port mhux obbligatorju. Użat għal konnessjoni manwali mal-qalba tal-AXI Debug Hub meta 'Enable AXI4- Stream Interface for Manual Connection to AXI Debug Hub' hija magħżula f''Għażliet Avvanzati'. Dan il-port għandu jkun sinkroniku mal-port reset ta 'AXI Debug Hub.
aklk	I	Port mhux obbligatorju. Użat għal konnessjoni manwali mal-qalba tal-AXI Debug Hub meta 'Enable AXI4- Stream Interface for Manual Connection to AXI Debug Hub' hija magħżula f''Għażliet Avvanzati'. Dan il-port għandu jkun sinkroniku mal-port tal-arloġġ tal-AXI Debug Hub.

Parametri ILA

Tabella 2: Parametri ILA
Parametru	Permissibbli Valuri	Valuri Default	Deskrizzjoni
Isem_Komponent	String b'A–Z, 0–9, u _ (sottolinja)	ila_0	Isem tal-komponent instanzjat.
C_NUM_OF_PROBES	1–512	1	Numru ta' portijiet tas-sonda ILA.
C_MEMORY_TYPE	0, 1	0	Mira tal-ħażna għad-dejta maqbuda. 0 jikkorrispondi għal RAM blokk u 1 jikkorrispondi għal UltraRAM.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Il-fond tal-buffer tal-ħażna tas-sonda. Dan in-numru jirrappreżenta n-numru massimu ta' samples li jistgħu jinħażnu fil-ħin tar-run għal kull input ta' sonda.
C_PROBE _WISAGĦ	1–1024	1	Wisa' tal-port tas-sonda . Fejn huwa l-port tas-sonda li għandu valur minn 0 sa 1,023.
C_TRIGOUT_EN	Veru/Falz	FALZ	Jippermetti l-funzjonalità tat-trig out. Portijiet trig_out u trig_out_ack huma użati.
C_TRIGIN_EN	Veru/Falz	FALZ	Jippermetti t-trig fil-funzjonalità. Portijiet trig_in u trig_in_ack huma użati.
C_INPUT_PIPE_STAGES	0–6	0	Żid flops żejda mal-portijiet tas-sonda. Parametru wieħed japplika għall-portijiet tas-sonda kollha.
ALL_PROBE_SAME_MU	Veru/Falz	VERU	Dan iġġiegħel l-istess unitajiet ta 'valur ta' tqabbil (unitajiet ta 'taqbila) għas-sondi kollha.
C_PROBE _MU_CNT	1–16	1	Numru ta' unitajiet tal-Valur Qabbel (Tqabbil) għal kull sonda. Dan huwa validu biss jekk ALL_PROBE_SAME_MU huwa FALSE.
C_PROBE _TIP	DATA u TRIGGER, TRIGGER, DATA	DATA u TRIGGER	Biex tagħżel sonda magħżula biex tispeċifika l-kundizzjoni tal-grillu jew għall-iskop tal-ħażna tad-dejta jew għat-tnejn.
C_ADV_TRIGGER	Veru/Falz	FALZ	Jippermetti l-għażla ta 'grillu bil-quddiem. Dan jippermetti l-magna tal-istat tal-grillu u tista 'tikteb is-sekwenza tal-grillu tiegħek stess f'Vivado Logic Analyzer.

Tabella 2: Parametri ILA (ikompli)
Parametru	Permissibbli Valuri	Valuri Default	Deskrizzjoni
C_NUM_MONITOR_SLOTS	1-11	1	Numru ta' Slots tal-Interface.
Noti: 1. In-numru massimu ta' unitajiet ta' valur ta' tqabbil (taqbil) huwa limitat għal 1,024. Għall-grillu bażiku (C_ADV_TRIGGER = FALSE), kull sonda għandha unità waħda ta 'valur ta' tqabbil (bħal fil-verżjoni preċedenti). Iżda għall-għażla ta 'grillu bil-quddiem (C_ADV_TRIGGER = VERU), dan ifisser li s-sondi individwali xorta jista' jkollhom għażla possibbli ta 'numru ta' unitajiet ta 'valuri ta' tqabbil minn wieħed sa erbgħa. Iżda l-unitajiet kollha ta 'valur ta' tqabbil m'għandhomx jaqbżu aktar minn 1,024. Dan ifisser, jekk għandek bżonn erba 'tqabbel unitajiet għal kull sonda allura inti permess li tuża biss 256 sondi.

Iddisinjar bil-qalba

Din it-taqsima tinkludi linji gwida u informazzjoni addizzjonali biex tiffaċilita t-tfassil bil-qalba.

Clocking
Il-port tal-input clk huwa l-arloġġ użat mill-qalba ILA biex jirreġistra l-valuri tas-sonda. Għall-aħjar riżultati, għandu jkun l-istess sinjal tal-arloġġ li huwa sinkroniku mal-loġika tad-disinn li hija mwaħħla mal-portijiet tas-sonda tal-qalba tal-ILA. Meta tikkonnettja manwalment ma 'AXI Debug Hub, is-sinjal aclk għandu jkun sinkroniku mal-port tad-dħul tal-arloġġ tal-AXI Debug Hub.

Irrisettja
Meta tissettja Tip ta’ Input ILA għal Interface Monitor, il-port ta’ reset għandu jkun l-istess sinjal ta’ reset li jkun sinkroniku mal-loġika tad-disinn li l-interface tiegħu hija mwaħħla ma’
slot_ _ port tal-qalba tal-ILA. Għal konnessjoni manwali ma 'qalba AXI Debug Hub, il-port preżenti għandu jkun sinkroniku mal-port reset ta' qalba AXI Debug Hub.

Passi tal-Fluss tad-Disinn
Din it-taqsima tiddeskrivi l-personalizzazzjoni u l-ġenerazzjoni tal-qalba, ir-restrizzjoni tal-qalba, u l-passi ta 'simulazzjoni, sintesi u implimentazzjoni li huma speċifiċi għal din il-qalba tal-IP. Informazzjoni aktar dettaljata dwar il-flussi tad-disinn Vivado® standard u l-integratur tal-IP tista' tinstab fil-gwidi tal-utent Vivado Design Suite li ġejjin:

• Gwida għall-Utent ta' Vivado Design Suite: Disinn ta' Sottosistemi IP bl-użu ta' IP Integrator (UG994)
• Gwida għall-Utent Vivado Design Suite: Iddisinjar bl-IP (UG896)
• Gwida għall-Utent ta' Vivado Design Suite: Nibdew (UG910)
• Gwida għall-Utent Vivado Design Suite: Simulazzjoni Loġika (UG900)

Customizing u Ġenerazzjoni tal-Core

Din it-taqsima tinkludi informazzjoni dwar l-użu tal-għodod Xilinx® biex tippersonalizza u tiġġenera l-qalba fil-Vivado® Design Suite. Jekk qed tippersonalizza u tiġġenera l-qalba fl-integratur tal-IP Vivado, ara l-Gwida tal-Utent tal-Vivado Design Suite: Disinn ta' sottosistemi tal-IP bl-użu tal-Integratur tal-IP (UG994) għal informazzjoni dettaljata. L-integratur tal-IP jista' jikkalkula awtomatikament ċerti valuri ta' konfigurazzjoni meta jivvalida jew jiġġenera d-disinn. Biex tiċċekkja jekk il-valuri jinbidlux, ara d-deskrizzjoni tal-parametru f'dan il-kapitolu. Biex view il-valur tal-parametru, mexxi l-kmand validate_bd_design fil-console Tcl. Tista' tippersonalizza l-IP għall-użu fid-disinn tiegħek billi tispeċifika valuri għad-diversi parametri assoċjati mal-qalba tal-IP billi tuża l-passi li ġejjin:

1.  Agħżel l-IP mill-katalgu IP.
2.  Ikklikkja darbtejn l-IP magħżula jew agħżel il-kmand Ippersonalizza mill-toolbar jew ikklikkja l-menu bil-lemin.

Għad-dettalji, ara l-Gwida għall-Utent tal-Vivado Design Suite: Iddisinjar bl-IP (UG896) u l-Gwida tal-Utent tal-Vivado Design Suite: Nibdew (UG910). Iċ-ċifri f'dan il-kapitolu huma illustrazzjonijiet tal-Vivado IDE. It-tqassim muri hawn jista' jvarja mill-verżjoni attwali.

Biex taċċessa l-qalba, wettaq dan li ġej:

1.  Iftaħ proġett billi tagħżel File imbagħad Iftaħ Proġett jew oħloq proġett ġdid billi tagħżel File imbagħad Proġett Ġdid f'Vivado.
2.  Iftaħ il-katalgu IP u naviga għal kwalunkwe waħda mit-tassonomiji.
3. Ikklikkja darbtejn ILA biex iġġib l-isem ewlieni Vivado IDE.

Panel tal-Għażliet Ġenerali
Il-figura li ġejja turi t-tab tal-Għażliet Ġenerali fl-issettjar Nattiv li jippermettilek tispeċifika l-għażliet:

Il-figura li ġejja turi t-tab tal-Għażliet Ġenerali fl-issettjar AXI li tippermettilek tispeċifika l-għażliet:

• Isem tal-Komponent: Uża dan il-qasam tat-test biex tipprovdi isem uniku tal-modulu għall-qalba tal-ILA.
• Tip ta 'Input ILA: Din l-għażla tispeċifika liema tip ta' interface jew sinjal ILA għandha tkun debugging. Bħalissa, il-valuri għal dan il-parametru huma "Native Probes", "Interface Monitor" u "Mixed."
• Numru ta' Sondi: Uża dan il-qasam tat-test biex tagħżel in-numru ta' portijiet tas-sonda fuq il-qalba tal-ILA. Il-firxa valida użata fil-Vivado® IDE hija minn 1 sa 64. Jekk għandek bżonn aktar minn 64 port ta 'sonda, għandek bżonn tuża l-fluss tal-kmand Tcl biex tiġġenera l-qalba ILA.
• Numru ta' Interface Slots (disponibbli biss fit-tip Interface Monitor u tip Imħallat): Din l-għażla tippermettilek tagħżel in-numru ta' slots tal-interface AXI li jeħtieġ li jiġu konnessi mal-ILA.
• L-istess Numru ta 'Komparaturi għall-Portijiet kollha tas-Sonda: In-numru ta' komparaturi għal kull sonda jista 'jiġi kkonfigurat fuq dan il-pannell. L-istess numru ta 'komparaturi għas-sondi kollha jista' jiġi attivat billi tagħżel.

Probe Port Panels
Il-figura li ġejja turi t-tab tal-Portijiet tas-Sonda li tippermettilek tispeċifika s-settings:

• Probe Port Panel: Wisa 'ta' kull Probe Port jista 'jiġi kkonfigurat fil-Probe Port Panels. Kull Probe Port Panel għandu sa seba' portijiet.
• Probe Width: Wisa 'ta' kull Probe Port jistgħu jissemmew. Il-medda valida hija minn 1 sa 1024.
• Numru ta 'Komparaturi: Din l-għażla hija attivata biss meta l-għażla "L-istess Numru ta' Komparaturi għall-Portijiet kollha tal-Probe" hija diżattivata. Jista' jiġi ssettjat komparatur għal kull sonda fil-medda 1 sa 16.
• Dejta u/jew Trigger: Tip ta' sonda għal kull sonda jista' jiġi ssettjat billi tuża din l-għażla. L-għażliet validi huma DATA_and_TRIGGER, DATA u TRIGGER.
• Għażliet ta 'Komparatur: It-tip ta' operazzjoni jew paragun għal kull sonda jista 'jiġi ssettjat bl-użu ta' din l-għażla.

Għażliet tal-Interface
Il-figura li ġejja turi t-tab tal-Għażliet tal-Interface meta jintgħażel Interface Monitor jew Tip Imħallat għat-tip ta’ input ILA:

• Tip ta' Interface: Bejjiegħ, Librerija, Isem u Verżjoni (VLNV) tal-interface li għandha tiġi mmonitorjata mill-qalba tal-ILA.
• AXI-MM ID Width: Jagħżel il-wisa 'ID tal-interface AXI meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Wisa' tad-Dejta AXI-MM: Jagħżel il-parametri li jikkorrispondu għal slot_Jagħżel il-wisa' tad-Data tal-interface AXI meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Wisa' ta' l-Indirizz AXI-MM: Jagħżel il-wisa' ta' l-Indirizz ta' l-interface AXI meta s-slot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ippermetti AXI-MM/Stream Protocol Checker: Jippermetti AXI4-MM jew AXI4-Stream Protocol Checker għall-islott meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM jew AXI4-Stream, fejn huwa n-numru tas-slot.
• Jippermetti l-Counters tat-Traċċar tat-Tranżazzjonijiet: Jippermetti l-kapaċità tat-traċċar tat-tranżazzjonijiet AXI4-MM.
• Numru ta' Tranżazzjonijiet ta' Qari Pendenti: Jispeċifika n-numru ta' tranżazzjonijiet ta' Qari pendenti għal kull ID. Il-valur għandu jkun ugwali għal jew akbar min-numru ta' tranżazzjonijiet ta' Read pendenti għal dik il-konnessjoni.
• Numru ta' Tranżazzjonijiet ta' Kitba Pendenti: Jispeċifika n-numru ta' tranżazzjonijiet ta' Kitba pendenti għal kull ID. Il-valur għandu jkun daqs jew akbar min-numru ta' tranżazzjonijiet ta' Write pendenti għal dik il-konnessjoni.
• Immonitorja s-sinjali tal-Istat APC: Ippermetti l-monitoraġġ tas-sinjali tal-istatus tal-APC għal slot meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tal-indirizz tal-qari AXI bħala Dejta: Agħżel sinjali tal-kanal tal-indirizz tal-qari għall-iskop tal-ħażna tad-dejta għal slot meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tal-indirizz tal-qari tal-AXI bħala Trigger: Agħżel is-sinjali tal-kanal tal-qari tal-indirizz biex tispeċifika l-kundizzjoni tal-bidu għall-islott meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tad-dejta tal-qari AXI bħala Dejta: Agħżel is-sinjali tal-kanal tad-dejta tal-qari għal skopijiet ta 'ħażna tad-dejta għal slot meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tad-dejta tal-qari AXI bħala Trigger: Agħżel is-sinjali tal-kanal tad-dejta tal-qari biex tispeċifika l-kundizzjonijiet tal-bidu għall-islott meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tal-indirizz tal-kitba AXI bħala Dejta: Agħżel sinjali tal-kanal tal-indirizz tal-kitba għall-iskop tal-ħażna tad-dejta għal slot meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tal-indirizz tal-kitba tal-AXI bħala Trigger: Agħżel is-sinjali tal-kanal tal-indirizz tal-kitba biex tispeċifika l-kundizzjonijiet tal-bidu għall-islott meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tad-dejta tal-kitba AXI bħala Data: Agħżel is-sinjali tal-kanal tal-kitba tad-dejta għall-iskop tal-ħażna tad-dejta għal slot meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tad-dejta tal-kitba AXI bħala Trigger: Agħżel is-sinjali tal-kanal tal-kitba tad-dejta biex tispeċifika l-kundizzjoni tal-grillu għall-islott meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tar-rispons tal-kitba AXI bħala Dejta: Agħżel is-sinjali tal-kanal tar-rispons tal-kitba għal skopijiet ta 'ħażna ta' data għal slot meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• Ikkonfigura l-kanal tar-rispons tal-kitba AXI bħala Trigger: Agħżel is-sinjali tal-kanal tar-rispons tal-kitba biex tispeċifika l-kundizzjoni tal-bidu għall-islott meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-MM, fejn huwa n-numru tas-slot.
• AXI-Stream Tdata Width: Jagħżel il-wisa 'Tdata tal-interface AXI-Stream meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-Stream, fejn huwa n-numru tas-slot.
• AXI-Stream TID Width: Jagħżel il-wisa 'TID tal-interface AXI-Stream meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-Stream, fejn huwa n-numru tas-slot.
• AXI-Stream TUSER Width: Jagħżel il-wisa 'TUSER tal-interface AXI-Stream meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-Stream, fejn huwa n-numru tas-slot.
• AXI-Stream TDEST Width: Jagħżel il-wisa 'TDEST tal-interface AXI-Stream meta s-slot_ tip ta 'interface huwa kkonfigurat bħala AXI-Stream, fejn huwa n-numru tas-slot.
• Ikkonfigura s-Sinjali AXIS bħala Dejta: Agħżel is-sinjali AXI4-Stream għall-iskop tal-ħażna tad-dejta għal slot
  meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-Stream fejn huwa n-numru tas-slot.
• Ikkonfigura s-Sinjali tal-AXIS bħala Trigger: Agħżel is-sinjali AXI4-Stream biex tispeċifika l-kundizzjoni tal-grillu għall-islott meta l-islot_ tip ta 'interface huwa kkonfigurat bħala AXI-Stream, fejn huwa n-numru tas-slot.
• Ikkonfigura Slot bħala Dejta u/jew Trigger: Jagħżel sinjali ta' slot mhux AXI biex tispeċifika l-kundizzjoni ta' trigger jew għall-iskop tal-ħażna tad-data jew għat-tnejn għas-slot meta l-islot_ tip ta 'interface huwa kkonfigurat bħala mhux AXI, fejn huwa n-numru tas-slot.

Għażliet ta' Ħażna
Il-figura li ġejja turi t-tab tal-Għażliet tal-Ħażna li tippermettilek tagħżel it-tip tal-mira tal-ħażna u l-fond tal-memorja li għandha tintuża:

• Mira tal-Ħażna: Dan il-parametru jintuża biex tagħżel it-tip tal-mira tal-ħażna mill-menu drop-down.
• Depth tad-Data: Dan il-parametru jintuża biex tagħżel s adattatample fond mill-menu drop-down.

Għażliet Avvanzati
Il-figura li ġejja turi t-tab tal-Għażliet Avvanzati:

• Attiva l-Interface AXI4-Stream għal Konnessjoni Manwali ma' AXI Debug Hub: Meta tkun attivata, din l-għażla tagħti interface AXIS għall-IP biex tikkonnettja ma' AXI Debug Hub.
• Enable Trigger Input Interface: Iċċekkja din l-għażla biex tippermetti port ta' input ta' trigger fakultattiv.
• Attiva l-Interface tal-Output Trigger: Iċċekkja din l-għażla biex tippermetti port tal-ħruġ tal-grillu fakultattiv.
• Pajp tad-Dħul Stages: Agħżel in-numru ta' reġistri li trid iżżid għas-sonda biex ittejjeb ir-riżultati tal-implimentazzjoni. Dan il-parametru japplika għas-sondi kollha.
• Trigger Avvanzat: Iċċekkja biex tippermetti s-sekwenzjar tal-grillu bbażat fuq il-magna tal-istat.

Ġenerazzjoni tal-Output
Għad-dettalji, ara l-Gwida għall-Utent tal-Vivado Design Suite: Iddisinjar bl-IP (UG896).

Restrizzjoni tal-qalba

Limitazzjonijiet Meħtieġa
Il-qalba tal-ILA tinkludi XDC file li jkun fih restrizzjonijiet ta' mogħdija foloz xierqa biex jipprevjenu r-restrizzjoni żejda ta' mogħdijiet ta' sinkronizzazzjoni li jaqsmu d-dominju tal-arloġġ. Huwa mistenni wkoll li s-sinjal tal-arloġġ konness mal-port tal-input clk tal-qalba tal-ILA huwa ristrett sew fid-disinn tiegħek.

Apparat, Pakkett, u Għażliet tal-Grad tal-Veloċità
Din it-taqsima mhix applikabbli għal din il-qalba tal-IP.

• Frekwenzi tal-Arloġġ
  Din it-taqsima mhix applikabbli għal din il-qalba tal-IP.
• Ġestjoni tal-Arloġġ
  Din it-taqsima mhix applikabbli għal din il-qalba tal-IP.
• Poġġiment tal-Arloġġ
  Din it-taqsima mhix applikabbli għal din il-qalba tal-IP.
• Servizzi bankarji
  Din it-taqsima mhix applikabbli għal din il-qalba tal-IP.
• Poġġiment ta' Transceiver
  Din it-taqsima mhix applikabbli għal din il-qalba tal-IP.
• I/O Standard u Pjazzament
  Din it-taqsima mhix applikabbli għal din il-qalba tal-IP.

Simulazzjoni

Għal informazzjoni komprensiva dwar il-komponenti ta’ simulazzjoni Vivado®, kif ukoll informazzjoni dwar l-użu ta’ għodod appoġġjati minn partijiet terzi, ara l-Gwida għall-Utent ta’ Vivado Design Suite: Simulazzjoni Loġika (UG900).

Sinteżi u Implimentazzjoni
Għal dettalji dwar is-sinteżi u l-implimentazzjoni, ara l-Gwida għall-Utent ta’ Vivado Design Suite: Disinn b’IP (UG896).

Debugging

Dan l-appendiċi jinkludi dettalji dwar ir-riżorsi disponibbli fuq l-Appoġġ Xilinx® webgħodod tas-sit u tad-debugging. Jekk l-IP teħtieġ ċavetta tal-liċenzja, iċ-ċavetta trid tiġi vverifikata. L-għodod tad-disinn Vivado® għandhom diversi punti ta 'kontroll tal-liċenzja għall-gting tal-IP liċenzjat permezz tal-fluss. Jekk il-kontroll tal-liċenzja jirnexxi, l-IP jista 'jkompli l-ġenerazzjoni. Inkella, il-ġenerazzjoni tieqaf bi żball. Il-punti ta' kontroll tal-liċenzja huma infurzati mill-għodod li ġejjin:

• Sinteżi Vivado
• Implimentazzjoni Vivado
• write_bitstream (kmand Tcl)

IMPORTANTI! Il-livell tal-liċenzja tal-IP jiġi injorat fil-punti ta' kontroll. It-test jikkonferma li teżisti liċenzja valida. Ma jiċċekkjax il-livell tal-liċenzja IP.

Sib Għajnuna fuq Xilinx.com

Biex tgħin fid-disinn u l-proċess tad-debug meta tuża l-qalba, l-Appoġġ Xilinx web paġna fiha riżorsi ewlenin bħal dokumentazzjoni tal-prodott, noti tar-rilaxx, rekords tat-tweġibiet, informazzjoni dwar kwistjonijiet magħrufa, u links biex jinkiseb aktar appoġġ għall-prodott. Il-Forums tal-Komunità Xilinx huma wkoll disponibbli fejn il-membri jistgħu jitgħallmu, jipparteċipaw, jaqsmu, u jistaqsu mistoqsijiet dwar is-soluzzjonijiet Xilinx.

Dokumentazzjoni
Din il-gwida tal-prodott hija d-dokument ewlieni assoċjat mal-qalba. Din il-gwida, flimkien mad-dokumentazzjoni relatata mal-prodotti kollha li jgħinu fil-proċess tad-disinn, jistgħu jinstabu fuq l-Appoġġ Xilinx web paġna jew billi tuża Xilinx® Documentation Navigator. Niżżel in-Navigatur tad-Dokumentazzjoni Xilinx mill-paġna tat-Tniżżil. Għal aktar informazzjoni dwar din l-għodda u l-karatteristiċi disponibbli, iftaħ l-għajnuna onlajn wara l-installazzjoni.

Rekords tat-Tweġibiet
Ir-Rekords tat-Tweġibiet jinkludu informazzjoni dwar problemi li jiltaqgħu magħhom b'mod komuni, informazzjoni utli dwar kif issolvi dawn il-problemi, u kwalunkwe kwistjoni magħrufa bi prodott Xilinx. Ir-Rekords tat-Tweġibiet jinħolqu u jinżammu kuljum biex jiżguraw li l-utenti jkollhom aċċess għall-aktar informazzjoni preċiża disponibbli. Ir-Rekords tat-Tweġibiet għal din il-qalba jistgħu jinstabu billi tuża l-kaxxa ta 'Appoġġ tat-Tiftix fuq l-appoġġ ewlieni ta' Xilinx web paġna. Biex timmassimizza r-riżultati tat-tfittxija tiegħek, uża kliem ewlieni bħal:

• Isem tal-prodott
• Messaġġ(i) tal-għodda
• Sommarju tal-kwistjoni li nqalgħet

Tfittxija filtru hija disponibbli wara li r-riżultati jintbagħtu lura biex jimmiraw aktar ir-riżultati.

Appoġġ Tekniku
Xilinx jipprovdi appoġġ tekniku fuq il-Forums tal-Komunità Xilinx għal dan il-prodott LogiCORE™ IP meta jintuża kif deskritt fid-dokumentazzjoni tal-prodott. Xilinx ma jistax jiggarantixxi ħin, funzjonalità, jew appoġġ jekk tagħmel xi wieħed minn dawn li ġejjin:

• Implimenta s-soluzzjoni f'apparati li mhumiex definiti fid-dokumentazzjoni.
• Ippersonalizza s-soluzzjoni lil hinn minn dik permessa fid-dokumentazzjoni tal-prodott.
• Ibdel kwalunkwe sezzjoni tad-disinn bit-tikketta TIMODIKAX.

Biex tistaqsi mistoqsijiet, innaviga għall-Forums tal-Komunità Xilinx.

Riżorsi Addizzjonali u Avviżi Legali

Riżorsi Xilinx
Għal riżorsi ta' appoġġ bħal Tweġibiet, Dokumentazzjoni, Downloads, u Forums, ara Xilinx Support.

Navigatur tad-Dokumentazzjoni u Hubs tad-Disinn
Xilinx® Documentation Navigator (DocNav) jipprovdi aċċess għal dokumenti, vidjows, u riżorsi ta 'appoġġ Xilinx, li tista' tiffiltra u tfittex biex issib informazzjoni. Biex tiftaħ DocNav:

• • Mill-Vivado® IDE, agħżel Għajnuna → Dokumentazzjoni u Tutorials.
  • Fuq il-Windows, agħżel Start → Il-Programmi Kollha → Xilinx Design Tools → DocNav.
  • Fil-pront tal-kmand tal-Linux, daħħal docnav.

Xilinx Design Hubs jipprovdu links għal dokumentazzjoni organizzata mill-kompiti tad-disinn u suġġetti oħra, li tista 'tuża biex titgħallem kunċetti ewlenin u tindirizza mistoqsijiet frekwenti. Biex taċċessa d-Disinn Hubs:

• F'DocNav, ikklikkja fuq id-Disinn Hubs View tab.
• Fuq ix-Xilinx websit, ara l-paġna Design Hubs.

Nota: Għal aktar informazzjoni dwar DocNav, ara l-paġna tan-Navigatur tad-Dokumentazzjoni fuq Xilinx websit.

Referenzi
Dawn id-dokumenti jipprovdu materjal supplimentari utli ma' din il-gwida:

1.  Gwida għall-Utent ta' Vivado Design Suite: Programmazzjoni u Debugging (UG908)
2. Gwida għall-Utent Vivado Design Suite: Iddisinjar bl-IP (UG896)
3. Gwida għall-Utent ta' Vivado Design Suite: Disinn ta' Sottosistemi IP bl-użu ta' IP Integrator (UG994)
4. Gwida għall-Utent ta' Vivado Design Suite: Nibdew (UG910)
5. Gwida għall-Utent Vivado Design Suite: Simulazzjoni Loġika (UG900)
6. Gwida għall-Utent Vivado Design Suite: Implimentazzjoni (UG904)
7. Gwida għall-Migrazzjoni ta' ISE għal Vivado Design Suite (UG911)
8. AXI Protocol Checker LogiCORE IP Gwida tal-Prodott (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP Gwida tal-Prodott (PG145)

Storja tar-Reviżjoni
It-tabella li ġejja turi l-istorja tar-reviżjoni għal dan id-dokument.

Taqsima	Sommarju tar-Reviżjoni
11/23/2020 Verżjoni 1.1
Rilaxx inizjali.	N/A

Jekk jogħġbok Aqra: Avviżi Legali Importanti
L-informazzjoni żvelata lilek hawn taħt (il-"Materjali") hija pprovduta biss għall-għażla u l-użu tal-prodotti Xilinx. Sal-limitu massimu permess mil-liġi applikabbli: (1) Il-materjali huma disponibbli "KIF INHI" u bid-difetti kollha, Xilinx b'dan JIĊĊADD GĦALL-GARANZIJI U KUNDIZZJONIJIET KOLLHA, ESPRESSI, IMPLICITI, JEW STATUTOJI, INKLUŻI IMMA MHUX LIMITAT GĦALL-GARANZIJI TA' KUMMERĊJABILITÀ, MHUX -KUR, JEW ADATTITÀ GĦAL KULL GĦAN PARTIKOLARI; u (2) Xilinx m'għandhiex tkun responsabbli (kemm jekk b'kuntratt jew delitt, inkluża negliġenza, jew taħt kwalunkwe teorija oħra ta' responsabbiltà) għal kwalunkwe telf jew ħsara ta' kwalunkwe tip jew natura relatata ma', li tirriżulta taħt, jew b'konnessjoni ma', il-Materjali. (inkluż l-użu tiegħek tal-Materjali), inkluż għal kwalunkwe telf jew ħsara dirett, indirett, speċjali, inċidentali jew konsegwenzjali (inkluż telf ta’ data, profitti, avvjament, jew kwalunkwe tip ta’ telf jew ħsara mġarrba bħala riżultat ta’ kwalunkwe azzjoni miġjuba minn parti terza) anki jekk tali ħsara jew telf kien raġonevolment prevedibbli jew Xilinx kienet ġiet avżata bil-possibbiltà tal-istess.

Xilinx ma jassumi l-ebda obbligu li jikkoreġi xi żbalji li jinsabu fil-Materjali jew li jinnotifikak b'aġġornamenti għall-Materjali jew għall-ispeċifikazzjonijiet tal-prodott. Inti ma tistax tirriproduċi, timmodifika, tqassam, jew turi pubblikament il-Materjali mingħajr kunsens bil-miktub minn qabel. Ċerti prodotti huma soġġetti għat-termini u l-kundizzjonijiet tal-garanzija limitata ta 'Xilinx, jekk jogħġbok irreferi għat-Termini tal-Bejgħ ta' Xilinx li jistgħu jiġu viewed at https://www.xilinx.com/legal.htm#tos; IP cores jistgħu jkunu soġġetti għal termini ta 'garanzija u appoġġ li jinsabu f'liċenzja maħruġa lilek minn Xilinx. Il-prodotti Xilinx mhumiex iddisinjati jew intenzjonati biex ikunu siguri kontra l-fallimenti jew għall-użu fi kwalunkwe applikazzjoni li teħtieġ prestazzjoni mingħajr ħsara; inti tassumi l-unika riskju u responsabbiltà għall-użu ta 'prodotti Xilinx f'dawn l-applikazzjonijiet kritiċi, jekk jogħġbok irreferi għat-Termini tal-Bejgħ ta' Xilinx li jistgħu jiġu viewed at https://www.xilinx.com/legal.htm#tos.
Dan id-dokument fih informazzjoni preliminari u huwa suġġett għal bidla mingħajr avviż. L-informazzjoni pprovduta hawnhekk tirrigwarda prodotti u/jew servizzi li għadhom mhumiex disponibbli għall-bejgħ, u hija pprovduta biss għal skopijiet ta’ informazzjoni u mhijiex maħsuba, jew li għandha tiġi interpretata, bħala offerta għall-bejgħ jew attentat ta’ kummerċjalizzazzjoni tal-prodotti u/jew servizzi msemmija. hawnhekk.

Ċaħda ta' responsabbiltà għall-APPLIKAZZJONIJIET TAL-AWTOMOZZJONI
PRODOTTI TAL-AWTOMOZZJONI (IDENTIFIKATI BĦALA “XA” FIN-NUMRU TAL-PARTI) MHUMIEX GĦALL-UŻU FIL-UTILIZZJONI TA’ AIRBAGS JEW GĦALL-UŻU F’APPLIKAZZJONIJIET LI JAFFERWAW IL-KONTROLL TA’ VETTURA (“APPLIKAZZJONI TAS-SIGURTÀ”) GĦALL-UŻU F’KUNĊETTI TA’ TAS-SIGURTÀ JEW DWAR GĦAS-SIGURTÀ. BL-ISO 26262 STANDARD TAS-SIGURTÀ TAL-AWTOMOZZJONI (“DISINN TA’ SIGURTÀ”). IL-KLIJENTI GĦANDHOM, QABEL MA TUŻA JEW TQASSIM KWALUNKWE SISTEMI LI JINKORPORAW PRODOTTI, Ittestjaw B'MOD IS-SISTEMI DAWN GĦAL GĦANIJIET TA' SIGURTÀ. L-UŻU TA' PRODOTTI F'APPLIKAZZJONI TAS-SIGURTÀ MINGĦAJR DISINN TA' SIGURTÀ HUWA KOMPLETAMENT GĦAR-RISKJU TAL-KLIJENT, SUĠĠETTI BISS GĦAL LIĠIJIET U REGOLAMENTI APPLIKABBLI LI JIRREGOLAW LIMITAZZJONIJIET DWAR RESPONSABBILTÀ TAL-PRODOTT.
Copyright 2020 Xilinx, Inc. Xilinx, il-logo Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq, u marki oħra nominati inklużi hawnhekk huma trademarks ta’ Xilinx fl-Istati Uniti u pajjiżi oħra. It-trademarks l-oħra kollha huma l-proprjetà tas-sidien rispettivi tagħhom.PG357 (v1.1) 23 ta’ Novembru, 2020, ILA b’AXI4-Stream Interface v1.1
Niżżel il-PDF: Gwida għall-Analizzatur Loġiku Integrat Xilinx AXI4-Stream

Referenzi

• Manwal għall-Utent