Guia de l'analitzador lògic integrat Xilinx AXI4-Stream

L'analitzador lògic integrat (ILA) amb nucli d'interfície AXI4-Stream és un analitzador lògic IP personalitzable que es pot utilitzar per supervisar els senyals interns i les interfícies d'un disseny. El nucli ILA inclou moltes funcions avançades dels analitzadors lògics moderns, incloses les equacions d'activació booleanes i els activadors de transició de vora. El nucli també ofereix capacitat de depuració i supervisió de la interfície juntament amb la comprovació de protocols per a AXI i AXI4-Stream assignats a memòria. Com que el nucli ILA és sincrònic amb el disseny que es supervisa, totes les restriccions de rellotge de disseny que s'apliquen al vostre disseny també s'apliquen als components del nucli ILA. Per depurar interfícies dins d'un disseny, cal afegir ILA IP a un disseny de blocs a l'integrador Vivado® IP. De la mateixa manera, l'opció de verificació del protocol AXI4/AXI4-Stream es pot habilitar per a ILA IP a l'integrador IP. Les violacions del protocol es poden mostrar a la forma d'ona viewer de l'analitzador lògic Vivado.

Característiques

Nombre seleccionable per l'usuari de ports de sonda i amplada de la sonda.

Objectius d'emmagatzematge seleccionables per l'usuari, com ara bloc RAM i UltraRAM
Es poden combinar diversos ports de sonda en una sola condició d'activació.

Ranures AXI seleccionables per l'usuari per depurar interfícies AXI en un disseny.
Opcions configurables per a interfícies AXI, inclosos els tipus d'interfície i les tracesampla profunditat.

Propietat de dades i disparador per a sondes.
Un nombre de comparadors i l'amplada de cada sonda i ports individuals dins de les interfícies.

Interfícies d'activació creuada d'entrada/sortida.
Canalització configurable per a sondes d'entrada.

Comprovació de protocols AXI4-MM i AXI4-Stream.

Per obtenir més informació sobre el nucli de l'ILA, consulteu la Guia d'usuari de Vivado Design Suite: Programació i depuració (UG908).

Fets de la PI

Taula de dades IP de LogiCORE™
Especificacions bàsiques
Família de dispositius compatibles1	Versal™ ACAP
Interfícies d'usuari compatibles	Estàndard IEEE 1149.1 - JTAG
Proporcionat amb Core
Disseny Files	RTL
Exampel Disseny	Verilog
Banc de proves	No proporcionat
Restriccions File	Restriccions de disseny de Xilinx® (XDC)
Model de simulació	No proporcionat
Controlador S/W compatible	N/A
Fluxos de disseny provats2
Entrada de disseny	Suite de disseny Vivado®
Simulació	Per obtenir simuladors compatibles, vegeu Eines de disseny de Xilinx: Guia de notes de la versió.
Síntesi	Síntesi Vivada
Suport
Tots els registres de canvis d'IP de Vivado	Registres de canvis d'IP de Vivado mestre: 72775
Suport Xilinx web pàgina
Notes: 1. Per obtenir una llista completa de dispositius compatibles, consulteu el catàleg Vivado® IP. 2. Per a les versions admeses de les eines, consulteu Eines de disseny de Xilinx: Guia de notes de la versió.

Acabatview

Navegació per contingut per procés de disseny
La documentació de Xilinx® s'organitza al voltant d'un conjunt de processos de disseny estàndard per ajudar-vos a trobar contingut rellevant per a la vostra tasca de desenvolupament actual. Aquest document inclou els següents processos de disseny:

Desenvolupament de maquinari, IP i plataformes: creació dels blocs IP PL per a la plataforma de maquinari, creació de nuclis PL, simulació funcional del subsistema i avaluació del temps de Vivado®, l'ús dels recursos i el tancament de l'alimentació. També implica desenvolupar la plataforma de maquinari per a la integració del sistema. Els temes d'aquest document que s'apliquen a aquest procés de disseny inclouen:
Descripcions de ports

Rellotge i restabliment
Personalització i generació del nucli

Core Overview
Els senyals i les interfícies del disseny FPGA estan connectats a una sonda ILA i entrades de ranura. Aquests senyals i interfícies, connectades a les entrades de la sonda i de la ranura respectivament, són sampconduït a velocitats de disseny i emmagatzemat mitjançant RAM de blocs en xip. Els senyals i les interfícies del disseny Versal™ ACAP es connecten a les entrades de la sonda ILA i de la ranura. Aquests senyals i interfícies connectades són sampconduït a velocitats de disseny utilitzant l'entrada del rellotge central i emmagatzemat en memòries RAM de blocs en xip. Els paràmetres bàsics especifiquen el següent:

Un nombre de sondes (fins a 512) i amplada de la sonda (1 a 1024).

Una sèrie de ranures i opcions d'interfície.
Traça sampla profunditat.

Propietat de dades i/o disparador per a sondes.
Nombre de comparadors per a cada sonda.

La comunicació amb el nucli ILA es realitza mitjançant una instància del concentrador de depuració AXI que es connecta al nucli IP del sistema de control, interfície i processament (CIPS).

Després de carregar el disseny al Versal ACAP, utilitzeu el programari de l'analitzador lògic Vivado® per configurar un esdeveniment d'activació per a la mesura ILA. Després de produir-se el disparador, el sampel buffer s'omple i es carrega a l'analitzador lògic Vivado. Tu pots view aquestes dades utilitzant la finestra de forma d'ona. La sonda sampLa funcionalitat del lle i del disparador s'implementa a la regió lògica programable. Bloc de memòria RAM o UltraRAM al xip en funció de l'objectiu d'emmagatzematge que hàgiu seleccionat durant la personalització, que emmagatzema les dades fins que el programari les carrega. No es requereix cap entrada o sortida de l'usuari per activar esdeveniments, capturar dades o comunicar-se amb el nucli de l'ILA. El nucli ILA és capaç de supervisar els senyals a nivell d'interfície, pot transmetre informació a nivell de transacció, com ara les transaccions pendents de les interfícies AXI4.

Comparador de disparador de sonda ILA
Cada entrada de sonda està connectada a un comparador de disparador que és capaç de realitzar diverses operacions. En temps d'execució, el comparador es pot configurar per realitzar comparacions = o !=. Això inclou patrons de nivell coincident, com ara X0XX101. També inclou la detecció de transicions de vora com ara la vora ascendent (R), la vora descendent (F), la vora (B) o cap transició (N). El comparador de disparador pot realitzar comparacions més complexes, com ara >, <, ≥ i ≤.

IMPORTANT! El comparador es configura en temps d'execució mitjançant l'analitzador lògic Vivado®.

Condició del disparador ILA
La condició d'activació és el resultat d'un càlcul booleà "AND" o "OR" de cadascun dels resultats del comparador de disparador de la sonda ILA. Mitjançant l'analitzador lògic Vivado®, seleccioneu si s'activa la sonda "I" per activar sondes comparadores o "O". La configuració "AND" provoca un esdeveniment d'activació quan es compleixen totes les comparacions de la sonda ILA. La configuració "OR" provoca un esdeveniment d'activació quan es compleix alguna de les comparacions de la sonda ILA. La condició d'activació és l'esdeveniment d'activació utilitzat per a la mesura de traça ILA.

Aplicacions

El nucli ILA està dissenyat per ser utilitzat en una aplicació que requereix verificació o depuració mitjançant Vivado®. La figura següent mostra les escriptures i lectures del nucli IP CIPS des del controlador de RAM del bloc AXI a través de l'AXI Network on Chip (NoC). El nucli ILA està connectat a la xarxa d'interfícies entre l'AXI NoC i el controlador de RAM del bloc AXI per supervisar la transacció AXI4 al gestor de maquinari.

Llicències i comandes
Aquest mòdul IP Xilinx® LogiCORE™ es proporciona sense cap cost addicional amb Xilinx Vivado® Design Suite sota els termes de la llicència d'usuari final de Xilinx.
Nota: Per verificar que necessiteu una llicència, comproveu la columna Llicència del Catàleg IP. Inclòs significa que s'inclou una llicència amb Vivado® Design Suite; Compra significa que heu de comprar una llicència per utilitzar el nucli. La informació sobre altres mòduls Xilinx® LogiCORE™ IP està disponible a la pàgina de propietat intel·lectual de Xilinx. Per obtenir informació sobre els preus i la disponibilitat d'altres mòduls i eines Xilinx LogiCORE IP, poseu-vos en contacte amb el vostre representant de vendes local de Xilinx.

Especificació del producte

Descripcions de ports
Les taules següents proporcionen detalls sobre els ports i els paràmetres ILA.
ILA Ports

Taula 1: ILA Ports
Nom del port	E/S	Descripció
clk	I	Rellotge de disseny que controla tota la lògica d'emmagatzematge i activació.
sonda [ – 1:0]	I	Entrada del port de la sonda. El número de port de la sonda està en el rang de 0 a 511. L'amplada del port de la sonda (indicada per ) està en el rang d'1 a 1024. Heu de declarar aquest port com a vector. Per a un port d'1 bit, utilitzeu la sonda [0:0].
trig_out	O	El port trig_out es pot generar des de la condició d'activació o des d'un port trig_in extern. Hi ha un control de temps d'execució des de l'analitzador lògic per canviar entre la condició d'activació i el trig_in per impulsar el trig_out.
trig_in	I	Port d'activació d'entrada utilitzat en el sistema basat en processos per a l'activador creuat incrustat. Es pot connectar a un altre ILA per crear un disparador en cascada.
ranura_ _	I	Interfície de ranura. El tipus d'interfície es crea dinàmicament en funció de la ranura_ _ paràmetre de tipus d'interfície. Els ports individuals de les interfícies estan disponibles per a la supervisió al gestor de maquinari.
trig_out_ack	I	Un reconeixement a trig_out.
trig_in_ack	O	Un reconeixement a trig_in.
restablir	I	Tipus d'entrada ILA quan s'estableix a "Monitor d'interfície", aquest port hauria de ser el mateix senyal de restabliment que sigui sincrònic amb la lògica de disseny que està connectada a la ranura_ _ ports del nucli ILA.
S_AXIS	E/S	Port opcional. S'utilitza per a la connexió manual amb el nucli de l'AXI Debug Hub quan se selecciona "Activa la interfície de flux AXI4 per a la connexió Manul a l'AXI Debug Hub" a Opcions avançades.
M_AXIS	E/S	Port opcional. S'utilitza per a la connexió manual amb el nucli de l'AXI Debug Hub quan se selecciona "Activa la interfície de flux AXI4 per a la connexió manual a l'AXI Debug Hub" a "Opcions avançades".

Taula 1: ILA Ports (continuació)
Nom del port	E/S	Descripció
aresetn	I	Port opcional. S'utilitza per a la connexió manual amb el nucli de l'AXI Debug Hub quan se selecciona "Activa la interfície de flux AXI4 per a la connexió manual a l'AXI Debug Hub" a "Opcions avançades". Aquest port hauria de ser sincrònic amb el port de restabliment de l'AXI Debug Hub.
aclk	I	Port opcional. S'utilitza per a la connexió manual amb el nucli de l'AXI Debug Hub quan se selecciona "Activa la interfície de flux AXI4 per a la connexió manual a l'AXI Debug Hub" a "Opcions avançades". Aquest port hauria de ser sincrònic amb el port de rellotge de l'AXI Debug Hub.

Paràmetres ILA

Taula 2: Paràmetres ILA
Paràmetre	Permès Valors	Valors predeterminats	Descripció
Nom_component	Cadena amb A–Z, 0–9 i _ (subratllat)	ila_0	Nom del component instanciat.
C_NUM_OF_PROBES	1–512	1	Nombre de ports de sonda ILA.
C_MEMORY_TYPE	0, 1	0	Destí d'emmagatzematge de les dades capturades. 0 correspon al bloc RAM i 1 correspon a UltraRAM.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Profunditat del buffer d'emmagatzematge de la sonda. Aquest nombre representa el nombre màxim de sampfitxers que es poden emmagatzemar en temps d'execució per a cada entrada de sonda.
C_PROBE _AMPLADA	1–1024	1	Amplada del port de la sonda . On és el port de la sonda que té un valor de 0 a 1,023.
C_TRIGOUT_EN	Vertader/fals	FALSA	Habilita la funcionalitat de sortida de disparador. S'utilitzen els ports trig_out i trig_out_ack.
C_TRIGIN_EN	Vertader/fals	FALSA	Habilita el trig en la funcionalitat. S'utilitzen els ports trig_in i trig_in_ack.
C_INPUT_PIPE_STAGES	0–6	0	Afegiu flops addicionals als ports de la sonda. Un paràmetre s'aplica a tots els ports de la sonda.
ALL_PROBE_SAME_MU	Vertader/fals	VERITAT	Això obliga les mateixes unitats de valor de comparació (unitats de concordança) a totes les sondes.
C_PROBE _MU_CNT	1–16	1	Nombre d'unitats de valor de comparació (concordança) per sonda. Això només és vàlid si ALL_PROBE_SAME_MU és FALSE.
C_PROBE _TIP	DADES i TRIGGER, TRIGGER, DATA	DADES i TRIGGER	Per triar una sonda seleccionada per especificar la condició d'activació o per a l'emmagatzematge de dades o per a tots dos.
C_ADV_TRIGGER	Vertader/fals	FALSA	Activa l'opció d'activació avançada. Això habilita la màquina d'estat d'activació i podeu escriure la vostra pròpia seqüència d'activació a Vivado Logic Analyzer.

Taula 2: Paràmetres ILA (continuació)
Paràmetre	Permès Valors	Valors predeterminats	Descripció
C_NUM_MONITOR_SLOTS	1-11	1	Nombre de ranures d'interfície.
Notes: 1. El nombre màxim d'unitats de valor de comparació (concordança) està limitat a 1,024. Per al disparador bàsic (C_ADV_TRIGGER = FALSE), cada sonda té una unitat de valor de comparació (com en la versió anterior). Però per a l'opció d'activació avançada (C_ADV_TRIGGER = TRUE), això significa que les sondes individuals encara poden tenir una possible selecció de nombre d'unitats de valors de comparació d'una a quatre. Però totes les unitats de valor de comparació no han de superar més de 1,024. Això vol dir que si necessiteu quatre unitats de comparació per sonda, només podeu utilitzar 256 sondes.

Dissenyant amb el nucli

Aquesta secció inclou directrius i informació addicional per facilitar el disseny amb el nucli.

Rellotge
El port d'entrada clk és el rellotge utilitzat pel nucli ILA per registrar els valors de la sonda. Per obtenir els millors resultats, hauria de ser el mateix senyal de rellotge que sigui sincrònic amb la lògica de disseny que s'adjunta als ports de la sonda del nucli ILA. Quan us connecteu manualment amb l'AXI Debug Hub, el senyal aclk hauria de ser sincrònic amb el port d'entrada del rellotge de l'AXI Debug Hub.

Restableix
Quan configureu un tipus d'entrada ILA al monitor d'interfície, el port de restabliment hauria de ser el mateix senyal de restabliment que sigui sincrònic amb la lògica de disseny la interfície de la qual està connectada a
ranura_ _ port del nucli ILA. Per a la connexió manual amb un nucli AXI Debug Hub, el port actual hauria de ser sincrònic amb el port de restabliment d'un nucli AXI Debug Hub.

Passos del flux de disseny
Aquesta secció descriu la personalització i la generació del nucli, la limitació del nucli i els passos de simulació, síntesi i implementació específics d'aquest nucli IP. Podeu trobar informació més detallada sobre els fluxos de disseny estàndard de Vivado® i l'integrador IP a les guies d'usuari de Vivado Design Suite següents:

Guia d'usuari de Vivado Design Suite: Disseny de subsistemes IP mitjançant IP Integrator (UG994)
Guia d'usuari de Vivado Design Suite: Disseny amb IP (UG896)
Guia d'usuari de Vivado Design Suite: Introducció (UG910)
Guia d'usuari de Vivado Design Suite: Simulació lògica (UG900)

Personalització i generació del nucli

Aquesta secció inclou informació sobre l'ús de les eines Xilinx® per personalitzar i generar el nucli a Vivado® Design Suite. Si esteu personalitzant i generant el nucli a l'integrador IP de Vivado, consulteu la Guia de l'usuari de Vivado Design Suite: Disseny de subsistemes IP mitjançant l'integrador IP (UG994) per obtenir informació detallada. L'integrador IP pot calcular automàticament certs valors de configuració quan valida o genera el disseny. Per comprovar si els valors canvien, consulteu la descripció del paràmetre en aquest capítol. A view el valor del paràmetre, executeu l'ordre validate_bd_design a la consola Tcl. Podeu personalitzar la IP per utilitzar-la al vostre disseny especificant valors per als diferents paràmetres associats amb el nucli IP mitjançant els passos següents:

Seleccioneu la IP del catàleg d'IP.
Feu doble clic a la IP seleccionada o seleccioneu l'ordre Personalitza IP de la barra d'eines o feu clic amb el botó dret al menú.

Per obtenir més informació, consulteu la Guia d'usuari de Vivado Design Suite: Disseny amb IP (UG896) i la Guia d'usuari de Vivado Design Suite: Introducció (UG910). Les figures d'aquest capítol són il·lustracions de l'IDE Vivado. El disseny que es mostra aquí pot variar de la versió actual.

Per accedir al nucli, feu el següent:

Obre un projecte seleccionant File després Obre Projecte o creeu un nou projecte seleccionant File després Nou Projecte a Vivado.
Obriu el catàleg IP i navegueu a qualsevol de les taxonomies.

Feu doble clic a ILA per mostrar el nom principal Vivado IDE.

Panell d'opcions generals
La figura següent mostra la pestanya Opcions generals a la configuració Nativa que us permet especificar les opcions:

La figura següent mostra la pestanya Opcions generals a la configuració AXI que us permet especificar les opcions:

Nom del component: utilitzeu aquest camp de text per proporcionar un nom de mòdul únic per al nucli de l'ILA.

Tipus d'entrada ILA: aquesta opció especifica quin tipus d'interfície o senyal s'ha de depurar ILA. Actualment, els valors d'aquest paràmetre són "Native Probes", "Interface Monitor" i "Mixed".
Nombre de sondes: utilitzeu aquest camp de text per seleccionar el nombre de ports de sonda al nucli de l'ILA. L'interval vàlid utilitzat a l'IDE Vivado® és d'1 a 64. Si necessiteu més de 64 ports de sonda, heu d'utilitzar el flux d'ordres Tcl per generar el nucli ILA.
Un nombre de ranures d'interfície (només disponible en tipus de monitor d'interfície i tipus mixt): aquesta opció us permet seleccionar el nombre de ranures d'interfície AXI que cal connectar a l'ILA.

Mateix nombre de comparadors per a tots els ports de la sonda: el nombre de comparadors per sonda es pot configurar en aquest panell. Es pot activar el mateix nombre de comparadors per a totes les sondes seleccionant.

Panells de port de sonda
La figura següent mostra la pestanya Ports de la sonda que us permet especificar la configuració:

Panell del port de la sonda: l'amplada de cada port de la sonda es pot configurar als panells del port de la sonda. Cada panell de ports de sonda té fins a set ports.
Amplada de la sonda: es pot esmentar l'amplada de cada port de la sonda. L'interval vàlid és d'1 a 1024.
Nombre de comparadors: aquesta opció només s'habilita quan l'opció "El mateix nombre de comparadors per a tots els ports de la sonda" està desactivada. Es pot configurar un comparador per a cada sonda en el rang 1 a 16.

Dades i/o disparador: el tipus de sonda per a cada sonda es pot configurar mitjançant aquesta opció. Les opcions vàlides són DATA_and_TRIGGER, DATA i TRIGGER.
Opcions del comparador: el tipus d'operació o comparació per a cada sonda es pot configurar mitjançant aquesta opció.

Opcions d'interfície
La figura següent mostra la pestanya Opcions d'interfície quan se selecciona Monitor d'interfície o Tipus mixt per al tipus d'entrada ILA:

Tipus d'interfície: venedor, biblioteca, nom i versió (VLNV) de la interfície que ha de supervisar el nucli ILA.
Amplada ID AXI-MM: selecciona l'amplada ID de la interfície AXI quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.

Amplada de dades AXI-MM: selecciona els paràmetres corresponents a slot_Selecciona l'amplada de dades de la interfície AXI quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Amplada de l'adreça AXI-MM: selecciona l'amplada de l'adreça de la interfície AXI quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Habilita el verificador de protocols AXI-MM/Stream: activa el verificador de protocols AXI4-MM o AXI4-Stream per a la ranura quan la ranura_ El tipus d'interfície es configura com a AXI-MM o AXI4-Stream, on és el número de la ranura.

Habilita els comptadors de seguiment de transaccions: activa la capacitat de seguiment de transaccions AXI4-MM.
Nombre de transaccions de lectura pendents: especifica el nombre de transaccions de lectura pendents per identificador. El valor ha de ser igual o superior al nombre de transaccions de lectura pendents d'aquesta connexió.
Nombre de transaccions d'escriptura pendents: especifica el nombre de transaccions d'escriptura pendents per identificador. El valor ha de ser igual o superior al nombre de transaccions d'escriptura pendents d'aquesta connexió.

Supervisa els senyals d'estat de l'APC: habiliteu la supervisió dels senyals d'estat de l'APC per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Configura el canal d'adreça de lectura de l'AXI com a Dades: seleccioneu els senyals del canal d'adreça de lectura per a l'emmagatzematge de dades per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Configura el canal de l'adreça de lectura de l'AXI com a disparador: seleccioneu els senyals del canal de l'adreça de lectura per especificar la condició d'activació per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.

Configura el canal de dades de lectura de l'AXI com a Dades: seleccioneu els senyals del canal de dades de lectura per a l'emmagatzematge de dades per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Configura el canal de dades de lectura de l'AXI com a disparador: seleccioneu els senyals del canal de dades de lectura per especificar les condicions d'activació per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Configura el canal de l'adreça d'escriptura de l'AXI com a Dades: seleccioneu els senyals del canal d'adreça d'escriptura per a l'emmagatzematge de dades per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.

Configura el canal d'adreça d'escriptura de l'AXI com a disparador: seleccioneu els senyals del canal d'adreça d'escriptura per especificar les condicions d'activació per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Configureu el canal de dades d'escriptura AXI com a Dades: seleccioneu els senyals del canal de dades d'escriptura per a l'emmagatzematge de dades per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Configura el canal de dades d'escriptura AXI com a disparador: seleccioneu els senyals del canal de dades d'escriptura per especificar la condició d'activació per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.

Configureu el canal de resposta d'escriptura de l'AXI com a Dades: seleccioneu els senyals del canal de resposta d'escriptura per a l'emmagatzematge de dades per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Configura el canal de resposta d'escriptura AXI com a disparador: seleccioneu els senyals del canal de resposta d'escriptura per especificar la condició d'activació per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-MM, on és el número de la ranura.
Amplada Tdata AXI-Stream: selecciona l'amplada Tdata de la interfície AXI-Stream quan la ranura_ el tipus d'interfície es configura com a AXI-Stream, on és el número de la ranura.

Amplada TID AXI-Stream: selecciona l'amplada TID de la interfície AXI-Stream quan la ranura_ el tipus d'interfície es configura com a AXI-Stream, on és el número de la ranura.
AXI-Stream TUSER Width: selecciona l'amplada TUSER de la interfície AXI-Stream quan la ranura_ el tipus d'interfície es configura com a AXI-Stream, on és el número de la ranura.
Amplada TDEST AXI-Stream: selecciona l'amplada TDEST de la interfície AXI-Stream quan la ranura_ el tipus d'interfície es configura com a AXI-Stream, on és el número de la ranura.

Configura els senyals AXIS com a dades: seleccioneu els senyals AXI4-Stream per a l'emmagatzematge de dades per a la ranura
quan la ranura_ el tipus d'interfície es configura com a AXI-Stream on és el número de la ranura.
Configura els senyals AXIS com a disparador: seleccioneu els senyals AXI4-Stream per especificar la condició d'activació per a la ranura quan la ranura_ el tipus d'interfície es configura com a AXI-Stream, on és el número de la ranura.
Configura la ranura com a dades i/o disparador: selecciona senyals de ranura que no són AXI per especificar la condició d'activació o per a l'emmagatzematge de dades o ambdues per a la ranura. quan la ranura_ El tipus d'interfície està configurat com a no AXI, on és el número de la ranura.

Opcions d'emmagatzematge
La figura següent mostra la pestanya Opcions d'emmagatzematge que us permet seleccionar el tipus de destinació d'emmagatzematge i la profunditat de la memòria que s'utilitzarà:

Destinació d'emmagatzematge: aquest paràmetre s'utilitza per seleccionar el tipus de destinació d'emmagatzematge al menú desplegable.

Profunditat de dades: aquest paràmetre s'utilitza per seleccionar un s adequatampla profunditat del fitxer des del menú desplegable.

Opcions avançades
La figura següent mostra la pestanya Opcions avançades:

Habilita la interfície AXI4-Stream per a la connexió manual a l'AXI Debug Hub: quan està habilitada, aquesta opció proporciona una interfície AXIS perquè la IP es connecti a l'AXI Debug Hub.
Habilita la interfície d'entrada del disparador: marqueu aquesta opció per habilitar un port d'entrada del disparador opcional.
Habilita la interfície de sortida del disparador: marqueu aquesta opció per habilitar un port de sortida del disparador opcional.

Tub d'entrada Stages: Seleccioneu el nombre de registres que voleu afegir per a la sonda per millorar els resultats d'implementació. Aquest paràmetre s'aplica a totes les sondes.
Activador avançat: marqueu aquesta opció per habilitar la seqüenciació d'activació basada en la màquina d'estat.

Generació de sortida
Per obtenir més informació, consulteu la Guia d'usuari de Vivado Design Suite: Disseny amb IP (UG896).

Restringir el nucli

Restriccions requerides
El nucli ILA inclou un XDC file que conté restriccions de camins fals adequades per evitar la sobrelimitació dels camins de sincronització que creuen el domini del rellotge. També s'espera que el senyal de rellotge connectat al port d'entrada clk del nucli ILA estigui restringit correctament al vostre disseny.

Seleccions de dispositiu, paquet i grau de velocitat
Aquesta secció no és aplicable a aquest nucli IP.

Freqüències de rellotge
Aquesta secció no és aplicable a aquest nucli IP.

Gestió del rellotge
Aquesta secció no és aplicable a aquest nucli IP.
Col·locació del rellotge
Aquesta secció no és aplicable a aquest nucli IP.
Banca
Aquesta secció no és aplicable a aquest nucli IP.

Col·locació del transceptor
Aquesta secció no és aplicable a aquest nucli IP.
Estàndard d'E/S i col·locació
Aquesta secció no és aplicable a aquest nucli IP.

Simulació

Per obtenir informació completa sobre els components de simulació de Vivado®, així com informació sobre l'ús d'eines de tercers compatibles, consulteu la Guia d'usuari de Vivado Design Suite: Simulació lògica (UG900).

Síntesi i implementació
Per obtenir més informació sobre la síntesi i la implementació, consulteu la Guia d'usuari de Vivado Design Suite: Disseny amb IP (UG896).

Depuració

Aquest apèndix inclou detalls sobre els recursos disponibles al suport de Xilinx® weblloc i eines de depuració. Si la IP requereix una clau de llicència, la clau s'ha de verificar. Les eines de disseny de Vivado® tenen diversos punts de control de llicències per a l'accés a IP amb llicència a través del flux. Si la comprovació de la llicència té èxit, la IP pot continuar la generació. En cas contrari, la generació s'atura amb un error. Els punts de control de llicències es fan complir amb les eines següents:

Síntesi Vivada

Implementació Vivado
write_bitstream (ordre Tcl)

IMPORTANT! El nivell de llicència IP s'ignora als punts de control. La prova confirma que existeix una llicència vàlida. No verifica el nivell de llicència IP.

Trobar ajuda a Xilinx.com

Per ajudar en el procés de disseny i depuració quan s'utilitza el nucli, el suport de Xilinx web La pàgina conté recursos clau com ara documentació del producte, notes de llançament, registres de respostes, informació sobre problemes coneguts i enllaços per obtenir més suport del producte. Els fòrums de la comunitat Xilinx també estan disponibles on els membres poden aprendre, participar, compartir i fer preguntes sobre les solucions de Xilinx.

Documentació
Aquesta guia de producte és el document principal associat al nucli. Aquesta guia, juntament amb la documentació relacionada amb tots els productes que ajuden en el procés de disseny, es pot trobar al suport de Xilinx web pàgina o utilitzant el Navegador de documentació de Xilinx®. Baixeu el Navegador de documentació de Xilinx des de la pàgina de descàrregues. Per obtenir més informació sobre aquesta eina i les funcions disponibles, obriu l'ajuda en línia després de la instal·lació.

Registres de resposta
Els registres de respostes inclouen informació sobre problemes que es troben habitualment, informació útil sobre com resoldre aquests problemes i qualsevol problema conegut amb un producte Xilinx. Els registres de respostes es creen i es mantenen diàriament per garantir que els usuaris tinguin accés a la informació més precisa disponible. Els registres de respostes d'aquest nucli es poden localitzar mitjançant el quadre de suport de cerca al suport principal de Xilinx web pàgina. Per maximitzar els resultats de la cerca, utilitzeu paraules clau com ara:

Nom del producte
Missatge(s) de l'eina
Resum del problema trobat

Una cerca de filtre està disponible després de tornar els resultats per orientar-los encara més.

Suport tècnic
Xilinx proporciona assistència tècnica als fòrums de la comunitat Xilinx per a aquest producte LogiCORE™ IP quan s'utilitza tal com es descriu a la documentació del producte. Xilinx no pot garantir el temps, la funcionalitat o el suport si feu alguna de les accions següents:

Implementar la solució en dispositius que no estan definits a la documentació.

Personalitzeu la solució més enllà del que es permet a la documentació del producte.
Canvieu qualsevol secció del disseny etiquetada NO MODIFICAR.

Per fer preguntes, navegueu als fòrums de la comunitat Xilinx.

Recursos addicionals i avisos legals

Recursos Xilinx
Per obtenir recursos d'assistència com ara Respostes, Documentació, Baixades i Fòrums, consulteu l'assistència de Xilinx.

Navegador de documentació i centres de disseny
Xilinx® Documentation Navigator (DocNav) proporciona accés a documents, vídeos i recursos de suport de Xilinx, que podeu filtrar i cercar per trobar informació. Per obrir DocNav:

• Des de l'IDE Vivado®, seleccioneu Ajuda → Documentació i tutorials.
• A Windows, seleccioneu Inici → Tots els programes → Eines de disseny Xilinx → DocNav.
• A l'indicador d'ordres de Linux, introduïu docnav.

Xilinx Design Hubs ofereix enllaços a la documentació organitzada per tasques de disseny i altres temes, que podeu utilitzar per aprendre conceptes clau i respondre a les preguntes més freqüents. Per accedir als Design Hubs:

A DocNav, feu clic a Design Hubs View pestanya.
Al Xilinx weblloc, vegeu la pàgina Design Hubs.

Nota: Per obtenir més informació sobre DocNav, consulteu la pàgina del navegador de documentació al Xilinx weblloc.

Referències
Aquests documents proporcionen material suplementari útil amb aquesta guia:

Guia de l'usuari de Vivado Design Suite: programació i depuració (UG908)

Guia d'usuari de Vivado Design Suite: Disseny amb IP (UG896)
Guia d'usuari de Vivado Design Suite: Disseny de subsistemes IP mitjançant IP Integrator (UG994)
Guia d'usuari de Vivado Design Suite: Introducció (UG910)

Guia d'usuari de Vivado Design Suite: Simulació lògica (UG900)
Guia de l'usuari de Vivado Design Suite: Implementació (UG904)
Guia de migració d'ISE a Vivado Design Suite (UG911)

Guia de producte de LogiCORE IP del verificador de protocols AXI (PG101)
AXI4-Stream Protocol Checker Guia de producte IP de LogiCORE (PG145)

Historial de revisions
La taula següent mostra l'historial de revisions d'aquest document.

Secció	Resum de revisions
Versió 11 / 23 / 2020 1.1
Alliberament inicial.	N/A

Si us plau, llegiu: Avisos legals importants
La informació que se us revela a continuació (els "Materials") es proporciona únicament per a la selecció i l'ús dels productes Xilinx. En la mesura màxima permesa per la llei aplicable: (1) Els materials es posen a disposició "TAL CUAL" i amb tots els errors, Xilinx RENÚNCIA TOTES LES GARANTIES I CONDICIONS, EXPRESES, IMPLÍCITES O LEGALS, INCLOSES PERÒ NO LIMITADAS A LES GARANTIES DE COMERCIABILITAT, NO -INFRACCIÓ, O ADEQUACIÓ PER A QUALSEVOL PROPÒSIT PARTICULAR; i (2) Xilinx no serà responsable (ja sigui per contracte o per il·legalitat, inclosa la negligència, o sota qualsevol altra teoria de la responsabilitat) per cap pèrdua o dany de qualsevol tipus o naturalesa relacionat amb els Materials, derivats o relacionats amb aquests. (incloent el vostre ús dels Materials), inclòs per a qualsevol pèrdua o dany directe, indirecte, especial, incidental o conseqüent (incloent-hi la pèrdua de dades, beneficis, fons de voluntat o qualsevol tipus de pèrdua o dany patit com a resultat de qualsevol acció presentada). per part d'un tercer) encara que aquest dany o pèrdua fos raonablement previsible o Xilinx hagués estat informat de la possibilitat del mateix.

Xilinx no assumeix cap obligació de corregir els errors continguts en els Materials o de notificar-vos les actualitzacions dels Materials o de les especificacions del producte. No podeu reproduir, modificar, distribuir o mostrar públicament els Materials sense el consentiment previ per escrit. Alguns productes estan subjectes als termes i condicions de la garantia limitada de Xilinx; consulteu les Condicions de venda de Xilinx que es poden viewed a https://www.xilinx.com/legal.htm#tos; Els nuclis IP poden estar subjectes a les condicions de garantia i assistència contingudes en una llicència emesa per Xilinx. Els productes Xilinx no estan dissenyats ni destinats a ser segurs contra errors ni per utilitzar-los en cap aplicació que requereixi un rendiment segur contra errors; assumeix l'únic risc i responsabilitat per l'ús dels productes Xilinx en aquestes aplicacions crítiques, consulteu les Condicions de venda de Xilinx que es poden viewed a https://www.xilinx.com/legal.htm#tos.
Aquest document conté informació preliminar i està subjecte a canvis sense previ avís. La informació que s'ofereix aquí es refereix a productes i/o serveis que encara no estan disponibles per a la venda, i es proporciona únicament amb finalitats informatives i no té la intenció, ni s'ha d'interpretar, com una oferta de venda o intent de comercialització dels productes i/o serveis a què es fa referència. aquí.

EXENCIÓ DE RESPONSABILITAT D'APLICACIONS D'AUTOMOCIÓ
ELS PRODUCTES D'AUTOMOCIÓ (IDENTIFICATS COM "XA" AL NÚMERO DE PART) NO ESTAN GARANTITS PER A L'ÚS EN EL DESPLEMENTAMENT DE AIRBAGS NI PER A L'ÚS EN APLICACIONS QUE AFECTEN EL CONTROL D'UN VEHICLE ("APLICACIÓ DE SEGURETAT"), LEVANT QUE HI HAGI UN CONCEPTE DE SEGURETAT O CARACTERÍSTIQUES. AMB LA NORMA ISO 26262 DE SEGURETAT DE L'AUTOMOCIÓ (“DISENY DE SEGURETAT”). ELS CLIENTS, ABANS D'UTILIZAR O DISTRIBUIR QUALSEVOL SISTEMA QUE INCORPOREN PRODUCTES, HARAN DE PROVAR minuciosament aquests SISTEMES PER A FINS DE SEGURETAT. L'ÚS DELS PRODUCTES EN UNA APLICACIÓ DE SEGURETAT SENSE UN DISSENY DE SEGURETAT ÉS TOTALMENT A RISC DEL CLIENT, SEGETA NOMÉS A LES LLEIS I REGLAMENTACIONS APLICABLES QUE REGULEN LES LIMITACIONS DE RESPONSABILITAT DEL PRODUCTE.
Copyright 2020 Xilinx, Inc. Xilinx, el logotip de Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq i altres marques designades que s'inclouen aquí són marques comercials de Xilinx als Estats Units i altres països. Totes les altres marques comercials són propietat dels seus respectius propietaris.PG357 (v1.1) 23 de novembre de 2020, ILA amb AXI4-Stream Interface v1.1
Descarregar PDF: Guia de l'analitzador lògic integrat Xilinx AXI4-Stream

Referències

Manual d'usuari