Xilinx AXI4-స్ట్రీమ్ ఇంటిగ్రేటెడ్ లాజిక్ ఎనలైజర్ గైడ్

పరిచయం

AXI4-స్ట్రీమ్ ఇంటర్‌ఫేస్ కోర్‌తో కూడిన ఇంటిగ్రేటెడ్ లాజిక్ ఎనలైజర్ (ILA) అనేది అనుకూలీకరించదగిన లాజిక్ ఎనలైజర్ IP, ఇది డిజైన్ యొక్క అంతర్గత సంకేతాలు మరియు ఇంటర్‌ఫేస్‌లను పర్యవేక్షించడానికి ఉపయోగించబడుతుంది. ILA కోర్ ఆధునిక లాజిక్ ఎనలైజర్‌ల యొక్క అనేక అధునాతన లక్షణాలను కలిగి ఉంది, ఇందులో బూలియన్ ట్రిగ్గర్ సమీకరణాలు మరియు అంచు పరివర్తన ట్రిగ్గర్‌లు ఉన్నాయి. కోర్ మెమరీ-మ్యాప్ చేయబడిన AXI మరియు AXI4-స్ట్రీమ్ కోసం ప్రోటోకాల్ తనిఖీతో పాటు ఇంటర్‌ఫేస్ డీబగ్గింగ్ మరియు పర్యవేక్షణ సామర్థ్యాన్ని కూడా అందిస్తుంది. ILA కోర్ మానిటర్ చేయబడిన డిజైన్‌కు సింక్రోనస్‌గా ఉన్నందున, మీ డిజైన్‌కు వర్తించే అన్ని డిజైన్ క్లాక్ పరిమితులు ILA కోర్ యొక్క భాగాలకు కూడా వర్తింపజేయబడతాయి. డిజైన్‌లో ఇంటర్‌ఫేస్‌లను డీబగ్ చేయడానికి, Vivado® IP ఇంటిగ్రేటర్‌లోని బ్లాక్ డిజైన్‌కు ILA IP జోడించబడాలి. అదేవిధంగా, IP ఇంటిగ్రేటర్‌లో ILA IP కోసం AXI4/AXI4-స్ట్రీమ్ ప్రోటోకాల్ తనిఖీ ఎంపికను ప్రారంభించవచ్చు. ప్రోటోకాల్ ఉల్లంఘనలు తరంగ రూపంలో ప్రదర్శించబడతాయి viewవివాడో లాజిక్ ఎనలైజర్ యొక్క er.

ఫీచర్లు

• వినియోగదారు-ఎంచుకోదగిన ప్రోబ్ పోర్ట్‌ల సంఖ్య మరియు ప్రోబ్ వెడల్పు.
• బ్లాక్ RAM మరియు UltraRAM వంటి వినియోగదారు-ఎంచుకోదగిన నిల్వ లక్ష్యాలు
• బహుళ ప్రోబ్ పోర్ట్‌లను ఒకే ట్రిగ్గర్ కండిషన్‌గా కలపవచ్చు.
• డిజైన్‌లో AXI ఇంటర్‌ఫేస్‌లను డీబగ్ చేయడానికి వినియోగదారు-ఎంచుకోదగిన AXI స్లాట్‌లు.
• ఇంటర్‌ఫేస్ రకాలు మరియు ట్రేస్ లతో సహా AXI ఇంటర్‌ఫేస్‌ల కోసం కాన్ఫిగర్ చేయగల ఎంపికలుample లోతు.
• ప్రోబ్స్ కోసం డేటా మరియు ట్రిగ్గర్ ప్రాపర్టీ.
• అనేక కంపారిటర్‌లు మరియు ప్రతి ప్రోబ్‌కు వెడల్పు మరియు ఇంటర్‌ఫేస్‌లలోని వ్యక్తిగత పోర్ట్‌లు.
• ఇన్‌పుట్/అవుట్‌పుట్ క్రాస్-ట్రిగ్గరింగ్ ఇంటర్‌ఫేస్‌లు.
• ఇన్‌పుట్ ప్రోబ్స్ కోసం కాన్ఫిగర్ చేయదగిన పైప్‌లైనింగ్.
• AXI4-MM మరియు AXI4-స్ట్రీమ్ ప్రోటోకాల్ తనిఖీ.

ILA కోర్ గురించి మరింత సమాచారం కోసం, Vivado డిజైన్ సూట్ యూజర్ గైడ్: ప్రోగ్రామింగ్ మరియు డీబగ్గింగ్ (UG908) చూడండి.

IP వాస్తవాలు

LogiCORE™ IP వాస్తవాల పట్టిక
కోర్ ప్రత్యేకతలు
మద్దతు ఉన్న పరికర కుటుంబం1	వెర్సల్™ ACAP
మద్దతు ఉన్న వినియోగదారు ఇంటర్‌ఫేస్‌లు	IEEE ప్రమాణం 1149.1 – JTAG
కోర్ అందించబడింది
డిజైన్ Files	RTL
Exampలే డిజైన్	వెరిలోగ్
టెస్ట్ బెంచ్	అందించబడలేదు
పరిమితులు File	Xilinx® డిజైన్ పరిమితులు (XDC)
అనుకరణ మోడల్	అందించబడలేదు
మద్దతు ఉన్న S/W డ్రైవర్	N/A
పరీక్షించబడిన డిజైన్ ప్రవాహాలు2
డిజైన్ ఎంట్రీ	Vivado® డిజైన్ సూట్
అనుకరణ	మద్దతు ఉన్న అనుకరణ యంత్రాల కోసం, చూడండి Xilinx డిజైన్ టూల్స్: రిలీజ్ నోట్స్ గైడ్.
సంశ్లేషణ	వివాడో సింథసిస్
మద్దతు
అన్ని Vivado IP మార్పు లాగ్‌లు	మాస్టర్ వివాడో IP మార్పు లాగ్‌లు: 72775
Xilinx మద్దతు web పేజీ
గమనికలు: 1. మద్దతు ఉన్న పరికరాల పూర్తి జాబితా కోసం, Vivado® IP కేటలాగ్ చూడండి. 2. సాధనాల మద్దతు వెర్షన్ల కోసం, చూడండి Xilinx డిజైన్ టూల్స్: రిలీజ్ నోట్స్ గైడ్.

పైగాview

డిజైన్ ప్రక్రియ ద్వారా కంటెంట్‌ను నావిగేట్ చేయడం
Xilinx® డాక్యుమెంటేషన్ మీ ప్రస్తుత డెవలప్‌మెంట్ టాస్క్ కోసం సంబంధిత కంటెంట్‌ను కనుగొనడంలో మీకు సహాయపడటానికి ప్రామాణిక డిజైన్ ప్రక్రియల సమితి చుట్టూ నిర్వహించబడుతుంది. ఈ పత్రం క్రింది డిజైన్ ప్రక్రియలను కవర్ చేస్తుంది:

• హార్డ్‌వేర్, IP మరియు ప్లాట్‌ఫారమ్ అభివృద్ధి: హార్డ్‌వేర్ ప్లాట్‌ఫారమ్ కోసం PL IP బ్లాక్‌లను సృష్టించడం, PL కెర్నల్‌లను సృష్టించడం, సబ్‌సిస్టమ్ ఫంక్షనల్ సిమ్యులేషన్ మరియు Vivado® టైమింగ్, రిసోర్స్ యూజ్ మరియు పవర్ క్లోజర్‌ను మూల్యాంకనం చేయడం. సిస్టమ్ ఇంటిగ్రేషన్ కోసం హార్డ్‌వేర్ ప్లాట్‌ఫారమ్‌ను అభివృద్ధి చేయడం కూడా కలిగి ఉంటుంది. ఈ డిజైన్ ప్రక్రియకు వర్తించే ఈ పత్రంలోని అంశాలు:
• పోర్ట్ వివరణలు
• క్లాకింగ్ మరియు రీసెట్లు
• కోర్ని అనుకూలీకరించడం మరియు ఉత్పత్తి చేయడం

కోర్ ఓవర్view
FPGA డిజైన్‌లోని సిగ్నల్‌లు మరియు ఇంటర్‌ఫేస్‌లు ILA ప్రోబ్ మరియు స్లాట్ ఇన్‌పుట్‌లకు కనెక్ట్ చేయబడ్డాయి. ప్రోబ్ మరియు స్లాట్ ఇన్‌పుట్‌లకు వరుసగా జతచేయబడిన ఈ సిగ్నల్‌లు మరియు ఇంటర్‌ఫేస్‌లు sampడిజైన్ వేగంతో దారితీసింది మరియు ఆన్-చిప్ బ్లాక్ RAM ఉపయోగించి నిల్వ చేయబడుతుంది. వెర్సల్™ ACAP డిజైన్‌లోని సిగ్నల్‌లు మరియు ఇంటర్‌ఫేస్‌లు ILA ప్రోబ్ మరియు స్లాట్ ఇన్‌పుట్‌లకు కనెక్ట్ చేయబడ్డాయి. ఈ జోడించిన సంకేతాలు మరియు ఇంటర్‌ఫేస్‌లు sampకోర్ క్లాక్ ఇన్‌పుట్‌ని ఉపయోగించి డిజైన్ వేగంతో నడిపించబడింది మరియు ఆన్-చిప్ బ్లాక్ RAM మెమరీలలో నిల్వ చేయబడుతుంది. ప్రధాన పారామితులు క్రింది వాటిని పేర్కొంటాయి:

• అనేక ప్రోబ్స్ (512 వరకు) మరియు ప్రోబ్ వెడల్పు (1 నుండి 1024 వరకు).
• అనేక స్లాట్‌లు మరియు ఇంటర్‌ఫేస్ ఎంపికలు.
• ట్రేస్ ఎస్ample లోతు.
• ప్రోబ్స్ కోసం డేటా మరియు/లేదా ట్రిగ్గర్ ప్రాపర్టీ.
• ప్రతి ప్రోబ్ కోసం కంపారిటర్ల సంఖ్య.

ILA కోర్‌తో కమ్యూనికేషన్ నియంత్రణ, ఇంటర్‌ఫేస్ మరియు ప్రాసెసింగ్ సిస్టమ్ (CIPS) IP కోర్‌కి కనెక్ట్ చేసే AXI డీబగ్ హబ్ యొక్క ఉదాహరణను ఉపయోగించి నిర్వహించబడుతుంది.

డిజైన్ వెర్సల్ ACAPలో లోడ్ చేయబడిన తర్వాత, ILA కొలత కోసం ట్రిగ్గర్ ఈవెంట్‌ను సెటప్ చేయడానికి Vivado® లాజిక్ ఎనలైజర్ సాఫ్ట్‌వేర్‌ను ఉపయోగించండి. ట్రిగ్గర్ సంభవించిన తర్వాత, sample బఫర్ నింపబడి, Vivado లాజిక్ ఎనలైజర్‌లోకి అప్‌లోడ్ చేయబడింది. నువ్వు చేయగలవు view వేవ్‌ఫార్మ్ విండోను ఉపయోగించి ఈ డేటా. ప్రోబ్ ఎస్ample మరియు ట్రిగ్గర్ ఫంక్షనాలిటీ ప్రోగ్రామబుల్ లాజిక్ రీజియన్‌లో అమలు చేయబడుతుంది. సాఫ్ట్‌వేర్ ద్వారా అప్‌లోడ్ చేయబడే వరకు డేటాను నిల్వ చేసే అనుకూలీకరణ సమయంలో మీరు ఎంచుకున్న నిల్వ లక్ష్యం ఆధారంగా ఆన్-చిప్ బ్లాక్ RAM లేదా UltraRAM మెమరీ. ఈవెంట్‌లను ట్రిగ్గర్ చేయడానికి, డేటాను క్యాప్చర్ చేయడానికి లేదా ILA కోర్‌తో కమ్యూనికేట్ చేయడానికి వినియోగదారు ఇన్‌పుట్ లేదా అవుట్‌పుట్ అవసరం లేదు. ILA కోర్ ఇంటర్‌ఫేస్-స్థాయి సంకేతాలను పర్యవేక్షించగలదు, ఇది AXI4 ఇంటర్‌ఫేస్‌ల కోసం అత్యుత్తమ లావాదేవీల వంటి లావాదేవీ-స్థాయి సమాచారాన్ని తెలియజేయగలదు.

ILA ప్రోబ్ ట్రిగ్గర్ కంపారేటర్
ప్రతి ప్రోబ్ ఇన్‌పుట్ వివిధ కార్యకలాపాలను నిర్వహించగల ట్రిగ్గర్ కంపారిటర్‌కు కనెక్ట్ చేయబడింది. అమలు సమయంలో కంపారిటర్ = లేదా != పోలికలను ప్రదర్శించడానికి సెట్ చేయవచ్చు. ఇది X0XX101 వంటి సరిపోలే స్థాయి నమూనాలను కలిగి ఉంటుంది. ఇది రైజింగ్ ఎడ్జ్ (R), ఫాలింగ్ ఎడ్జ్ (F), గాని ఎడ్జ్ (B), లేదా నో ట్రాన్సిషన్ (N) వంటి అంచు పరివర్తనలను గుర్తించడం కూడా కలిగి ఉంటుంది. ట్రిగ్గర్ కంపారిటర్ >, <, ≥ మరియు ≤తో సహా మరింత సంక్లిష్టమైన పోలికలను చేయగలదు.

ముఖ్యమైనది! Vivado® లాజిక్ ఎనలైజర్ ద్వారా కంపారిటర్ రన్ టైమ్‌లో సెట్ చేయబడింది.

ILA ట్రిగ్గర్ పరిస్థితి
ట్రిగ్గర్ కండిషన్ అనేది ILA ప్రోబ్ ట్రిగ్గర్ కంపారిటర్ ఫలితాల యొక్క ప్రతి బూలియన్ "AND" లేదా "OR" గణన ఫలితం. Vivado® లాజిక్ ఎనలైజర్‌ని ఉపయోగించి, మీరు "మరియు" ప్రోబ్ ట్రిగ్గర్ కంపారేటర్ ప్రోబ్స్ లేదా "OR" వాటిని ఎంచుకుంటారు. ILA ప్రోబ్ పోలికలన్నీ సంతృప్తి చెందినప్పుడు “AND” సెట్టింగ్ ట్రిగ్గర్ ఈవెంట్‌కు కారణమవుతుంది. ILA ప్రోబ్ పోలికలు ఏవైనా సంతృప్తి చెందినప్పుడు “OR” సెట్టింగ్ ట్రిగ్గర్ ఈవెంట్‌కు కారణమవుతుంది. ట్రిగ్గర్ కండిషన్ అనేది ILA ట్రేస్ మెజర్‌మెంట్ కోసం ఉపయోగించే ట్రిగ్గర్ ఈవెంట్.

అప్లికేషన్లు

ILA కోర్ Vivado®ని ఉపయోగించి ధృవీకరణ లేదా డీబగ్గింగ్ అవసరమయ్యే అప్లికేషన్‌లో ఉపయోగించడానికి రూపొందించబడింది. AXI నెట్‌వర్క్ ఆన్ చిప్ (NoC) ద్వారా AXI బ్లాక్ RAM కంట్రోలర్ నుండి CIPS IP కోర్ వ్రాతలను మరియు చదవడాన్ని క్రింది బొమ్మ చూపుతుంది. హార్డ్‌వేర్ మేనేజర్‌లో AXI4 లావాదేవీని పర్యవేక్షించడానికి ILA కోర్ AXI NoC మరియు AXI బ్లాక్ RAM కంట్రోలర్ మధ్య ఇంటర్‌ఫేస్ నెట్‌కి కనెక్ట్ చేయబడింది.

లైసెన్సింగ్ మరియు ఆర్డర్
ఈ Xilinx® LogiCORE™ IP మాడ్యూల్ Xilinx తుది వినియోగదారు లైసెన్స్ నిబంధనల ప్రకారం Xilinx Vivado® డిజైన్ సూట్‌తో ఎటువంటి అదనపు ఖర్చు లేకుండా అందించబడింది.
గమనిక: మీకు లైసెన్స్ అవసరమని ధృవీకరించడానికి, IP కేటలాగ్ యొక్క లైసెన్స్ కాలమ్‌ని తనిఖీ చేయండి. వివాడో® డిజైన్ సూట్‌తో లైసెన్స్ చేర్చబడిందని అర్థం; కొనుగోలు అంటే కోర్‌ని ఉపయోగించడానికి మీరు లైసెన్స్‌ని కొనుగోలు చేయాలి. ఇతర Xilinx® LogiCORE™ IP మాడ్యూల్స్ గురించిన సమాచారం Xilinx మేధో సంపత్తి పేజీలో అందుబాటులో ఉంది. ఇతర Xilinx LogiCORE IP మాడ్యూల్స్ మరియు సాధనాల ధర మరియు లభ్యత గురించి సమాచారం కోసం, మీ స్థానిక Xilinx విక్రయాల ప్రతినిధిని సంప్రదించండి.

ఉత్పత్తి స్పెసిఫికేషన్

పోర్ట్ వివరణలు
కింది పట్టికలు ILA పోర్ట్‌లు మరియు పారామితుల గురించి వివరాలను అందిస్తాయి.
ILA పోర్ట్స్

పట్టిక 1: ILA పోర్ట్స్
పోర్ట్ పేరు	I/O	వివరణ
clk	I	అన్ని ట్రిగ్గర్ మరియు నిల్వ లాజిక్‌లను గడియారాన్ని రూపొందించే గడియారాన్ని రూపొందించండి.
పరిశోధన [ – 1:0]	I	ప్రోబ్ పోర్ట్ ఇన్‌పుట్. ప్రోబ్ పోర్ట్ నంబర్ 0 నుండి పరిధిలో ఉంది 511. ప్రోబ్ పోర్ట్ వెడల్పు (దీనిచే సూచించబడుతుంది ) 1 నుండి 1024 పరిధిలో ఉంది. మీరు తప్పనిసరిగా ఈ పోర్ట్‌ను వెక్టర్‌గా ప్రకటించాలి. 1-బిట్ పోర్ట్ కోసం, ప్రోబ్ ఉపయోగించండి [0:0].
ట్రిగ్_అవుట్	O	trig_out పోర్ట్ ట్రిగ్గర్ కండిషన్ నుండి లేదా బాహ్య trig_in పోర్ట్ నుండి రూపొందించబడుతుంది. ట్రిగ్గర్ కండిషన్ మరియు ట్రిగ్_అవుట్ డ్రైవ్ చేయడానికి ట్రిగ్_ఇన్ మధ్య మారడానికి లాజిక్ ఎనలైజర్ నుండి రన్ టైమ్ కంట్రోల్ ఉంది.
ట్రిగ్_ఇన్	I	ఎంబెడెడ్ క్రాస్ ట్రిగ్గర్ కోసం ప్రాసెస్ ఆధారిత సిస్టమ్‌లో ఇన్‌పుట్ ట్రిగ్గర్ పోర్ట్ ఉపయోగించబడుతుంది. క్యాస్కేడింగ్ ట్రిగ్గర్‌ని సృష్టించడానికి మరొక ILAకి కనెక్ట్ చేయవచ్చు.
స్లాట్_ _	I	స్లాట్ ఇంటర్ఫేస్. ఇంటర్ఫేస్ రకం స్లాట్_ ఆధారంగా డైనమిక్‌గా సృష్టించబడుతుంది _ ఇంటర్ఫేస్ రకం పరామితి. హార్డ్‌వేర్ మేనేజర్‌లో పర్యవేక్షణ కోసం ఇంటర్‌ఫేస్‌లలోని వ్యక్తిగత పోర్ట్‌లు అందుబాటులో ఉన్నాయి.
ట్రిగ్_అవుట్_యాక్	I	ట్రిగ్_అవుట్ చేయడానికి ఒక రసీదు.
ట్రిగ్_ఇన్_యాక్	O	ట్రిగ్_ఇన్ చేయడానికి ఒక రసీదు.
రీసెట్ చేయబడింది	I	ILA ఇన్‌పుట్ రకం 'ఇంటర్‌ఫేస్ మానిటర్'కి సెట్ చేసినప్పుడు, ఈ పోర్ట్ స్లాట్_కి జోడించబడిన డిజైన్ లాజిక్‌కు సింక్రోనస్ అయిన అదే రీసెట్ సిగ్నల్ అయి ఉండాలి. _ ILA కోర్ యొక్క ఓడరేవులు.
S_AXIS	I/O	ఐచ్ఛిక పోర్ట్. అధునాతన ఎంపికలలో 'AXI డీబగ్ హబ్‌కి మాన్యుల్ కనెక్షన్ కోసం AXI4- స్ట్రీమ్ ఇంటర్‌ఫేస్‌ని ప్రారంభించండి' ఎంపిక చేయబడినప్పుడు AXI డీబగ్ హబ్ కోర్‌తో మాన్యువల్ కనెక్షన్ కోసం ఉపయోగించబడుతుంది.
M_AXIS	I/O	ఐచ్ఛిక పోర్ట్. 'అధునాతన ఎంపికలు'లో 'AXI డీబగ్ హబ్‌కి మాన్యువల్ కనెక్షన్ కోసం AXI4- స్ట్రీమ్ ఇంటర్‌ఫేస్‌ని ప్రారంభించండి' ఎంపిక చేసినప్పుడు AXI డీబగ్ హబ్ కోర్‌తో మాన్యువల్ కనెక్షన్ కోసం ఉపయోగించబడుతుంది.

పట్టిక 1: ILA పోర్ట్స్ (కొనసాగింపు)
పోర్ట్ పేరు	I/O	వివరణ
aresetn	I	ఐచ్ఛిక పోర్ట్. 'అధునాతన ఎంపికలు'లో 'AXI డీబగ్ హబ్‌కి మాన్యువల్ కనెక్షన్ కోసం AXI4- స్ట్రీమ్ ఇంటర్‌ఫేస్‌ని ప్రారంభించండి' ఎంపిక చేసినప్పుడు AXI డీబగ్ హబ్ కోర్‌తో మాన్యువల్ కనెక్షన్ కోసం ఉపయోగించబడుతుంది. ఈ పోర్ట్ AXI డీబగ్ హబ్ రీసెట్ పోర్ట్‌తో సమకాలీకరించబడాలి.
aclk	I	ఐచ్ఛిక పోర్ట్. 'అధునాతన ఎంపికలు'లో 'AXI డీబగ్ హబ్‌కి మాన్యువల్ కనెక్షన్ కోసం AXI4- స్ట్రీమ్ ఇంటర్‌ఫేస్‌ని ప్రారంభించండి' ఎంపిక చేసినప్పుడు AXI డీబగ్ హబ్ కోర్‌తో మాన్యువల్ కనెక్షన్ కోసం ఉపయోగించబడుతుంది. ఈ పోర్ట్ AXI డీబగ్ హబ్ యొక్క క్లాక్ పోర్ట్‌తో సమకాలీకరించబడాలి.

ILA పారామితులు

పట్టిక 2: ILA పారామితులు
పరామితి	అనుమతించదగినది విలువలు	సాధారణ విలువలు	వివరణ
కాంపోనెంట్_పేరు	A–Z, 0–9 మరియు _తో స్ట్రింగ్ (అండర్‌స్కోర్)	ఇలా_0	తక్షణ భాగం పేరు.
C_NUM_OF_PROBES	1–512	1	ILA ప్రోబ్ పోర్ట్‌ల సంఖ్య.
C_MEMORY_TYPE	0, 1	0	సంగ్రహించబడిన డేటా కోసం నిల్వ లక్ష్యం. 0 బ్లాక్ ర్యామ్‌కు అనుగుణంగా ఉంటుంది మరియు 1 అల్ట్రారామ్‌కు అనుగుణంగా ఉంటుంది.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	నిల్వ బఫర్ లోతును పరిశీలించండి. ఈ సంఖ్య s గరిష్ట సంఖ్యను సూచిస్తుందిampప్రతి ప్రోబ్ ఇన్‌పుట్ కోసం రన్ సమయంలో నిల్వ చేయగల les.
C_PROBE _WIDTH	1–1024	1	ప్రోబ్ పోర్ట్ వెడల్పు . ఎక్కడ 0 నుండి 1,023 వరకు విలువ కలిగిన ప్రోబ్ పోర్ట్.
C_TRIGOUT_EN	నిజం/తప్పు	తప్పు	ట్రిగ్ అవుట్ ఫంక్షనాలిటీని ప్రారంభిస్తుంది. పోర్ట్‌లు trig_out మరియు trig_out_ack ఉపయోగించబడతాయి.
C_TRIGIN_EN	నిజం/తప్పు	తప్పు	కార్యాచరణలో ట్రిగ్‌ని ప్రారంభిస్తుంది. పోర్ట్‌లు trig_in మరియు trig_in_ack ఉపయోగించబడతాయి.
C_INPUT_PIPE_STAGES	0–6	0	ప్రోబ్ పోర్ట్‌లకు అదనపు ఫ్లాప్‌లను జోడించండి. అన్ని ప్రోబ్ పోర్ట్‌లకు ఒక పరామితి వర్తిస్తుంది.
ALL_PROBE_SAME_MU	నిజం/తప్పు	నిజం	ఇది అన్ని ప్రోబ్‌లకు ఒకే పోలిక విలువ యూనిట్‌లను (మ్యాచ్ యూనిట్‌లు) బలవంతం చేస్తుంది.
C_PROBE _MU_CNT	1–16	1	ఒక్కో ప్రోబ్‌కు సరిపోల్చు విలువ (మ్యాచ్) యూనిట్ల సంఖ్య. ALL_PROBE_SAME_MU తప్పు అయితే మాత్రమే ఇది చెల్లుబాటు అవుతుంది.
C_PROBE _TYPE	డేటా మరియు ట్రిగ్గర్, ట్రిగ్గర్, డేటా	డేటా మరియు ట్రిగ్గర్	ట్రిగ్గర్ పరిస్థితిని పేర్కొనడం కోసం లేదా డేటా నిల్వ ప్రయోజనం కోసం లేదా రెండింటి కోసం ఎంచుకున్న ప్రోబ్‌ను ఎంచుకోవడానికి.
C_ADV_TRIGGER	నిజం/తప్పు	తప్పు	ముందస్తు ట్రిగ్గర్ ఎంపికను ప్రారంభిస్తుంది. ఇది ట్రిగ్గర్ స్టేట్ మెషీన్‌ని ప్రారంభిస్తుంది మరియు మీరు వివాడో లాజిక్ ఎనలైజర్‌లో మీ స్వంత ట్రిగ్గర్ సీక్వెన్స్‌ను వ్రాయవచ్చు.

పట్టిక 2: ILA పారామితులు (కొనసాగింపు)
పరామితి	అనుమతించదగినది విలువలు	సాధారణ విలువలు	వివరణ
C_NUM_MONITOR_SLOTS	1-11	1	ఇంటర్‌ఫేస్ స్లాట్‌ల సంఖ్య.
గమనికలు: 1. పోల్చి విలువ (మ్యాచ్) యూనిట్ల గరిష్ట సంఖ్య 1,024కి పరిమితం చేయబడింది. ప్రాథమిక ట్రిగ్గర్ (C_ADV_TRIGGER = FALSE) కోసం, ప్రతి ప్రోబ్‌లో ఒక పోలిక విలువ యూనిట్ ఉంటుంది (మునుపటి సంస్కరణలో వలె). కానీ అడ్వాన్స్ ట్రిగ్గర్ ఎంపిక (C_ADV_TRIGGER = TRUE) కోసం, వ్యక్తిగత ప్రోబ్‌లు ఇప్పటికీ ఒకటి నుండి నాలుగు వరకు సరిపోలిక విలువల యూనిట్‌ల సంఖ్యను ఎంపిక చేయగలవు. కానీ అన్ని పోల్చి విలువ యూనిట్లు 1,024 కంటే ఎక్కువ ఉండకూడదు. దీనర్థం, మీకు ప్రతి ప్రోబ్‌కు నాలుగు కంపేర్ యూనిట్‌లు అవసరమైతే, మీరు 256 ప్రోబ్‌లను మాత్రమే ఉపయోగించడానికి అనుమతించబడతారు.

కోర్ తో డిజైనింగ్

ఈ విభాగంలో కోర్‌తో డిజైన్‌ను సులభతరం చేయడానికి మార్గదర్శకాలు మరియు అదనపు సమాచారం ఉన్నాయి.

క్లాకింగ్
clk ఇన్‌పుట్ పోర్ట్ అనేది ప్రోబ్ విలువలను నమోదు చేయడానికి ILA కోర్ ఉపయోగించే గడియారం. ఉత్తమ ఫలితాల కోసం, ఇది ILA కోర్ యొక్క ప్రోబ్ పోర్ట్‌లకు జోడించబడిన డిజైన్ లాజిక్‌కు సింక్రోనస్‌గా ఉండే క్లాక్ సిగ్నల్‌గా ఉండాలి. AXI డీబగ్ హబ్‌తో మాన్యువల్‌గా కనెక్ట్ చేస్తున్నప్పుడు, aclk సిగ్నల్ AXI డీబగ్ హబ్ క్లాక్ ఇన్‌పుట్ పోర్ట్‌కు సింక్రోనస్‌గా ఉండాలి.

రీసెట్ చేస్తుంది
మీరు ILA ఇన్‌పుట్ రకాన్ని ఇంటర్‌ఫేస్ మానిటర్‌కి సెట్ చేసినప్పుడు, రీసెట్ పోర్ట్ అనేది ఇంటర్‌ఫేస్ జోడించబడిన డిజైన్ లాజిక్‌కు సింక్రోనస్ అయిన అదే రీసెట్ సిగ్నల్ అయి ఉండాలి.
స్లాట్_ _ ILA కోర్ యొక్క పోర్ట్. AXI డీబగ్ హబ్ కోర్‌తో మాన్యువల్ కనెక్షన్ కోసం, ప్రస్తుత పోర్ట్ AXI డీబగ్ హబ్ కోర్ రీసెట్ పోర్ట్‌తో సమకాలీకరించబడాలి.

డిజైన్ ఫ్లో దశలు
ఈ విభాగం కోర్‌ను అనుకూలీకరించడం మరియు ఉత్పత్తి చేయడం, కోర్‌ను నిర్బంధించడం మరియు ఈ IP కోర్‌కి ప్రత్యేకమైన అనుకరణ, సంశ్లేషణ మరియు అమలు దశలను వివరిస్తుంది. ప్రామాణిక Vivado® డిజైన్ ఫ్లోలు మరియు IP ఇంటిగ్రేటర్ గురించి మరింత వివరమైన సమాచారం క్రింది Vivado Design Suite యూజర్ గైడ్‌లలో చూడవచ్చు:

• వివాడో డిజైన్ సూట్ యూజర్ గైడ్: IP ఇంటిగ్రేటర్ (UG994) ఉపయోగించి IP సబ్‌సిస్టమ్‌ల రూపకల్పన
• వివాడో డిజైన్ సూట్ యూజర్ గైడ్: IP (UG896)తో డిజైనింగ్
• వివాడో డిజైన్ సూట్ యూజర్ గైడ్: ప్రారంభించడం (UG910)
• వివాడో డిజైన్ సూట్ యూజర్ గైడ్: లాజిక్ సిమ్యులేషన్ (UG900)

కోర్ని అనుకూలీకరించడం మరియు ఉత్పత్తి చేయడం

ఈ విభాగం Vivado® డిజైన్ సూట్‌లో కోర్‌ను అనుకూలీకరించడానికి మరియు రూపొందించడానికి Xilinx® సాధనాలను ఉపయోగించడం గురించి సమాచారాన్ని కలిగి ఉంటుంది. మీరు Vivado IP ఇంటిగ్రేటర్‌లో కోర్‌ని అనుకూలీకరించి, ఉత్పత్తి చేస్తుంటే, వివాడో డిజైన్ సూట్ యూజర్ గైడ్‌ని చూడండి: వివరణాత్మక సమాచారం కోసం IP ఇంటిగ్రేటర్ (UG994) ఉపయోగించి IP సబ్‌సిస్టమ్‌లను రూపొందించడం. IP ఇంటిగ్రేటర్ డిజైన్‌ను ధృవీకరించేటప్పుడు లేదా రూపొందించేటప్పుడు నిర్దిష్ట కాన్ఫిగరేషన్ విలువలను స్వయంచాలకంగా గణించవచ్చు. విలువలు మారతాయో లేదో తనిఖీ చేయడానికి, ఈ అధ్యాయంలోని పరామితి యొక్క వివరణను చూడండి. కు view పారామితి విలువ, Tcl కన్సోల్‌లో Validate_bd_design ఆదేశాన్ని అమలు చేయండి. కింది దశలను ఉపయోగించి IP కోర్‌తో అనుబంధించబడిన వివిధ పారామితుల కోసం విలువలను పేర్కొనడం ద్వారా మీరు మీ డిజైన్‌లో ఉపయోగం కోసం IPని అనుకూలీకరించవచ్చు:

1.  IP కేటలాగ్ నుండి IPని ఎంచుకోండి.
2.  ఎంచుకున్న IPని రెండుసార్లు క్లిక్ చేయండి లేదా టూల్‌బార్ నుండి అనుకూలీకరించు IP ఆదేశాన్ని ఎంచుకోండి లేదా మెనుపై కుడి-క్లిక్ చేయండి.

వివరాల కోసం, Vivado డిజైన్ సూట్ యూజర్ గైడ్: IP (UG896)తో డిజైనింగ్ మరియు Vivado డిజైన్ సూట్ యూజర్ గైడ్: ప్రారంభించడం (UG910) చూడండి. ఈ అధ్యాయంలోని బొమ్మలు Vivado IDE యొక్క దృష్టాంతాలు. ఇక్కడ చిత్రీకరించబడిన లేఅవుట్ ప్రస్తుత వెర్షన్ నుండి మారవచ్చు.

కోర్ని యాక్సెస్ చేయడానికి, కింది వాటిని చేయండి:

1.  ఎంచుకోవడం ద్వారా ప్రాజెక్ట్‌ను తెరవండి File ఆపై ప్రాజెక్ట్‌ని తెరవండి లేదా ఎంచుకోవడం ద్వారా కొత్త ప్రాజెక్ట్‌ను సృష్టించండి File తర్వాత వివాడోలో కొత్త ప్రాజెక్ట్.
2.  IP కేటలాగ్‌ని తెరిచి, ఏదైనా వర్గీకరణకు నావిగేట్ చేయండి.
3. ప్రధాన పేరు Vivado IDEని తీసుకురావడానికి ILAని రెండుసార్లు క్లిక్ చేయండి.

సాధారణ ఎంపికల ప్యానెల్
ఎంపికలను పేర్కొనడానికి మిమ్మల్ని అనుమతించే స్థానిక సెట్టింగ్‌లోని సాధారణ ఎంపికల ట్యాబ్‌ను క్రింది బొమ్మ చూపుతుంది:

ఎంపికలను పేర్కొనడానికి మిమ్మల్ని అనుమతించే AXI సెట్టింగ్‌లోని సాధారణ ఎంపికల ట్యాబ్‌ను క్రింది బొమ్మ చూపుతుంది:

• కాంపోనెంట్ పేరు: ILA కోర్ కోసం ప్రత్యేకమైన మాడ్యూల్ పేరును అందించడానికి ఈ టెక్స్ట్ ఫీల్డ్‌ని ఉపయోగించండి.
• ILA ఇన్‌పుట్ రకం: ఈ ఐచ్ఛికం ఏ రకమైన ఇంటర్‌ఫేస్ లేదా సిగ్నల్ ILA డీబగ్గింగ్ చేయాలో నిర్దేశిస్తుంది. ప్రస్తుతం, ఈ పరామితి యొక్క విలువలు "స్థానిక ప్రోబ్స్", "ఇంటర్ఫేస్ మానిటర్" మరియు "మిక్స్డ్."
• ప్రోబ్స్ సంఖ్య: ILA కోర్‌లో ప్రోబ్ పోర్ట్‌ల సంఖ్యను ఎంచుకోవడానికి ఈ టెక్స్ట్ ఫీల్డ్‌ని ఉపయోగించండి. Vivado® IDEలో ఉపయోగించిన చెల్లుబాటు అయ్యే పరిధి 1 నుండి 64. మీకు 64 కంటే ఎక్కువ ప్రోబ్ పోర్ట్‌లు అవసరమైతే, ILA కోర్‌ను రూపొందించడానికి మీరు Tcl కమాండ్ ఫ్లోను ఉపయోగించాలి.
• అనేక ఇంటర్‌ఫేస్ స్లాట్‌లు (ఇంటర్‌ఫేస్ మానిటర్ రకం మరియు మిక్స్‌డ్ టైప్‌లో మాత్రమే అందుబాటులో ఉన్నాయి): ILAకి కనెక్ట్ చేయాల్సిన AXI ఇంటర్‌ఫేస్ స్లాట్‌ల సంఖ్యను ఎంచుకోవడానికి ఈ ఎంపిక మిమ్మల్ని అనుమతిస్తుంది.
• అన్ని ప్రోబ్ పోర్ట్‌ల కోసం ఒకే కంపారేటర్‌ల సంఖ్య: ఈ ప్యానెల్‌లో ఒక్కో ప్రోబ్‌కు కంపారిటర్‌ల సంఖ్యను కాన్ఫిగర్ చేయవచ్చు. అన్ని ప్రోబ్‌ల కోసం ఒకే సంఖ్యలో కంపారిటర్‌లను ఎంచుకోవడం ద్వారా ప్రారంభించవచ్చు.

ప్రోబ్ పోర్ట్ ప్యానెల్లు
సెట్టింగ్‌లను పేర్కొనడానికి మిమ్మల్ని అనుమతించే ప్రోబ్ పోర్ట్‌ల ట్యాబ్‌ను క్రింది బొమ్మ చూపుతుంది:

• ప్రోబ్ పోర్ట్ ప్యానెల్: ప్రతి ప్రోబ్ పోర్ట్ యొక్క వెడల్పును ప్రోబ్ పోర్ట్ ప్యానెల్‌లలో కాన్ఫిగర్ చేయవచ్చు. ప్రతి ప్రోబ్ పోర్ట్ ప్యానెల్ గరిష్టంగా ఏడు పోర్ట్‌లను కలిగి ఉంటుంది.
• ప్రోబ్ వెడల్పు: ప్రతి ప్రోబ్ పోర్ట్ యొక్క వెడల్పును పేర్కొనవచ్చు. చెల్లుబాటు అయ్యే పరిధి 1 నుండి 1024.
• కంపారేటర్‌ల సంఖ్య: “అన్ని ప్రోబ్ పోర్ట్‌ల కోసం ఒకే సంఖ్యలో కంపారేటర్లు” ఎంపిక నిలిపివేయబడినప్పుడు మాత్రమే ఈ ఎంపిక ప్రారంభించబడుతుంది. 1 నుండి 16 పరిధిలోని ప్రతి ప్రోబ్‌కు కంపారిటర్‌ని సెట్ చేయవచ్చు.
• డేటా మరియు/లేదా ట్రిగ్గర్: ప్రతి ప్రోబ్ కోసం ప్రోబ్ రకాన్ని ఈ ఎంపికను ఉపయోగించి సెట్ చేయవచ్చు. చెల్లుబాటు అయ్యే ఎంపికలు DATA_and_TRIGGER, DATA మరియు TRIGGER.
• కంపారిటర్ ఎంపికలు: ఈ ఎంపికను ఉపయోగించి ప్రతి ప్రోబ్ కోసం ఆపరేషన్ రకం లేదా పోలికను సెట్ చేయవచ్చు.

ఇంటర్ఫేస్ ఎంపికలు
ILA ఇన్‌పుట్ రకం కోసం ఇంటర్‌ఫేస్ మానిటర్ లేదా మిక్స్‌డ్ రకాన్ని ఎంచుకున్నప్పుడు కింది బొమ్మ ఇంటర్‌ఫేస్ ఎంపికల ట్యాబ్‌ను చూపుతుంది:

• ఇంటర్‌ఫేస్ రకం: ILA కోర్ పర్యవేక్షించాల్సిన ఇంటర్‌ఫేస్ యొక్క విక్రేత, లైబ్రరీ, పేరు మరియు వెర్షన్ (VLNV).
• AXI-MM ID వెడల్పు: స్లాట్_ ఉన్నప్పుడు AXI ఇంటర్‌ఫేస్ యొక్క ID వెడల్పును ఎంచుకుంటుంది ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI-MM డేటా వెడల్పు: స్లాట్‌కి సంబంధించిన పారామితులను ఎంచుకుంటుంది_స్లాట్_ అయినప్పుడు AXI ఇంటర్‌ఫేస్ యొక్క డేటా వెడల్పును ఎంచుకుంటుంది ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI-MM చిరునామా వెడల్పు: స్లాట్_ అయినప్పుడు AXI ఇంటర్‌ఫేస్ చిరునామా వెడల్పును ఎంచుకుంటుంది ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI-MM/స్ట్రీమ్ ప్రోటోకాల్ చెకర్‌ని ప్రారంభించండి: స్లాట్ కోసం AXI4-MM లేదా AXI4-స్ట్రీమ్ ప్రోటోకాల్ చెకర్‌ని ప్రారంభిస్తుంది స్లాట్ ఎప్పుడు_ ఇంటర్‌ఫేస్ రకం AXI-MM లేదా AXI4-స్ట్రీమ్‌గా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• లావాదేవీ ట్రాకింగ్ కౌంటర్‌లను ప్రారంభించండి: AXI4-MM లావాదేవీ ట్రాకింగ్ సామర్థ్యాన్ని ప్రారంభిస్తుంది.
• అత్యుత్తమ రీడ్ ట్రాన్సాక్షన్‌ల సంఖ్య: ఒక్కో IDకి సంబంధించి పెండింగ్‌లో ఉన్న రీడ్ లావాదేవీల సంఖ్యను పేర్కొంటుంది. విలువ ఆ కనెక్షన్‌కి సంబంధించి పెండింగ్‌లో ఉన్న రీడ్ లావాదేవీల సంఖ్యకు సమానంగా లేదా అంతకంటే ఎక్కువ ఉండాలి.
• అత్యుత్తమ వ్రాత లావాదేవీల సంఖ్య: ప్రతి IDకి సంబంధించి అత్యుత్తమ వ్రాత లావాదేవీల సంఖ్యను పేర్కొంటుంది. విలువ ఆ కనెక్షన్‌కి సంబంధించి పెండింగ్‌లో ఉన్న వ్రాత లావాదేవీల సంఖ్యకు సమానంగా లేదా అంతకంటే ఎక్కువ ఉండాలి.
• APC స్థితి సంకేతాలను పర్యవేక్షించండి: స్లాట్ కోసం APC స్థితి సంకేతాల పర్యవేక్షణను ప్రారంభించండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రీడ్ అడ్రస్ ఛానెల్‌ని డేటాగా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం డేటా నిల్వ ప్రయోజనం కోసం రీడ్ అడ్రస్ ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రీడ్ అడ్రస్ ఛానెల్‌ని ట్రిగ్గర్‌గా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం ట్రిగ్గర్ కండిషన్‌ను పేర్కొనడం కోసం రీడ్ అడ్రస్ ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రీడ్ డేటా ఛానెల్‌ని డేటాగా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం డేటా నిల్వ ప్రయోజనాల కోసం రీడ్ డేటా ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రీడ్ డేటా ఛానెల్‌ని ట్రిగ్గర్‌గా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం ట్రిగ్గర్ షరతులను పేర్కొనడం కోసం రీడ్ డేటా ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రైట్ అడ్రస్ ఛానెల్‌ని డేటాగా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం డేటా నిల్వ ప్రయోజనం కోసం రైట్ అడ్రస్ ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రైట్ అడ్రస్ ఛానెల్‌ని ట్రిగ్గర్‌గా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం ట్రిగ్గర్ షరతులను పేర్కొనడం కోసం రైట్ అడ్రస్ ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రైట్ డేటా ఛానెల్‌ని డేటాగా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం డేటా నిల్వ ప్రయోజనం కోసం రైట్ డేటా ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రైట్ డేటా ఛానెల్‌ని ట్రిగ్గర్‌గా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం ట్రిగ్గర్ కండిషన్‌ను పేర్కొనడం కోసం రైట్ డేటా ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రైట్ రెస్పాన్స్ ఛానెల్‌ని డేటాగా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం డేటా స్టోరేజ్ ప్రయోజనాల కోసం రైట్ రెస్పాన్స్ ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI రైట్ రెస్పాన్స్ ఛానెల్‌ని ట్రిగ్గర్‌గా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం ట్రిగ్గర్ కండిషన్‌ను పేర్కొనడం కోసం రైట్ రెస్పాన్స్ ఛానెల్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్ఫేస్ రకం AXI-MMగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI-స్ట్రీమ్ Tdata వెడల్పు: స్లాట్_ అయినప్పుడు AXI-స్ట్రీమ్ ఇంటర్‌ఫేస్ యొక్క Tdata వెడల్పును ఎంచుకుంటుంది ఇంటర్‌ఫేస్ రకం AXI-స్ట్రీమ్‌గా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI-స్ట్రీమ్ TID వెడల్పు: స్లాట్_ అయినప్పుడు AXI-స్ట్రీమ్ ఇంటర్‌ఫేస్ యొక్క TID వెడల్పును ఎంచుకుంటుంది ఇంటర్‌ఫేస్ రకం AXI-స్ట్రీమ్‌గా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI-స్ట్రీమ్ TUSER వెడల్పు: స్లాట్_ అయినప్పుడు AXI-స్ట్రీమ్ ఇంటర్‌ఫేస్ యొక్క TUSER వెడల్పును ఎంచుకుంటుంది ఇంటర్‌ఫేస్ రకం AXI-స్ట్రీమ్‌గా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXI-స్ట్రీమ్ TDEST వెడల్పు: స్లాట్_ అయినప్పుడు AXI-స్ట్రీమ్ ఇంటర్‌ఫేస్ యొక్క TDEST వెడల్పును ఎంచుకుంటుంది ఇంటర్‌ఫేస్ రకం AXI-స్ట్రీమ్‌గా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• AXIS సిగ్నల్‌లను డేటాగా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం డేటా నిల్వ ప్రయోజనం కోసం AXI4-స్ట్రీమ్ సిగ్నల్‌లను ఎంచుకోండి
  స్లాట్ ఎప్పుడు_ ఇంటర్‌ఫేస్ రకం AXI-స్ట్రీమ్‌గా కాన్ఫిగర్ చేయబడింది అనేది స్లాట్ నంబర్.
• AXIS సంకేతాలను ట్రిగ్గర్‌గా కాన్ఫిగర్ చేయండి: స్లాట్ కోసం ట్రిగ్గర్ స్థితిని పేర్కొనడం కోసం AXI4-స్ట్రీమ్ సిగ్నల్‌లను ఎంచుకోండి స్లాట్ ఎప్పుడు_ ఇంటర్‌ఫేస్ రకం AXI-స్ట్రీమ్‌గా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.
• స్లాట్‌ను డేటా మరియు/లేదా ట్రిగ్గర్‌గా కాన్ఫిగర్ చేయండి: ట్రిగ్గర్ స్థితిని పేర్కొనడం కోసం లేదా డేటా నిల్వ ప్రయోజనం కోసం లేదా స్లాట్ కోసం రెండింటి కోసం నాన్-AXI స్లాట్ సిగ్నల్‌లను ఎంచుకుంటుంది స్లాట్ ఎప్పుడు_ ఇంటర్‌ఫేస్ రకం నాన్-AXIగా కాన్ఫిగర్ చేయబడింది, ఇక్కడ అనేది స్లాట్ నంబర్.

నిల్వ ఎంపికలు
కింది బొమ్మ నిల్వ ఎంపికల ట్యాబ్‌ను చూపుతుంది, ఇది నిల్వ లక్ష్య రకం మరియు ఉపయోగించాల్సిన మెమరీ యొక్క లోతును ఎంచుకోవడానికి మిమ్మల్ని అనుమతిస్తుంది:

• నిల్వ లక్ష్యం: డ్రాప్-డౌన్ మెను నుండి నిల్వ లక్ష్య రకాన్ని ఎంచుకోవడానికి ఈ పరామితి ఉపయోగించబడుతుంది.
• డేటా డెప్త్: ఈ పరామితి తగిన sని ఎంచుకోవడానికి ఉపయోగించబడుతుందిampడ్రాప్-డౌన్ మెను నుండి le లోతు.

అధునాతన ఎంపికలు
కింది బొమ్మ అధునాతన ఎంపికల ట్యాబ్‌ను చూపుతుంది:

• AXI డీబగ్ హబ్‌కి మాన్యువల్ కనెక్షన్ కోసం AXI4-స్ట్రీమ్ ఇంటర్‌ఫేస్‌ని ప్రారంభించండి: ప్రారంభించబడినప్పుడు, ఈ ఐచ్చికం AXI డీబగ్ హబ్‌కి కనెక్ట్ చేయడానికి IP కోసం AXIS ఇంటర్‌ఫేస్‌ను అందిస్తుంది.
• ట్రిగ్గర్ ఇన్‌పుట్ ఇంటర్‌ఫేస్‌ని ప్రారంభించండి: ఐచ్ఛిక ట్రిగ్గర్ ఇన్‌పుట్ పోర్ట్‌ను ప్రారంభించడానికి ఈ ఎంపికను తనిఖీ చేయండి.
• ట్రిగ్గర్ అవుట్‌పుట్ ఇంటర్‌ఫేస్‌ని ప్రారంభించండి: ఐచ్ఛిక ట్రిగ్గర్ అవుట్‌పుట్ పోర్ట్‌ను ప్రారంభించడానికి ఈ ఎంపికను తనిఖీ చేయండి.
• ఇన్‌పుట్ పైప్ Stages: అమలు ఫలితాలను మెరుగుపరచడానికి ప్రోబ్ కోసం మీరు జోడించాలనుకుంటున్న రిజిస్టర్‌ల సంఖ్యను ఎంచుకోండి. ఈ పరామితి అన్ని ప్రోబ్‌లకు వర్తిస్తుంది.
• అధునాతన ట్రిగ్గర్: స్టేట్ మెషిన్-ఆధారిత ట్రిగ్గర్ సీక్వెన్సింగ్‌ను ఎనేబుల్ చేయడానికి తనిఖీ చేయండి.

అవుట్‌పుట్ జనరేషన్
వివరాల కోసం, Vivado డిజైన్ సూట్ యూజర్ గైడ్: IP (UG896)తో డిజైనింగ్ చూడండి.

కోర్ని నిర్బంధించడం

అవసరమైన పరిమితులు
ILA కోర్ XDCని కలిగి ఉంటుంది file ఇది క్లాక్ డొమైన్ క్రాసింగ్ సింక్రొనైజేషన్ పాత్‌ల యొక్క అధిక-నియంత్రణను నిరోధించడానికి తగిన తప్పుడు మార్గ పరిమితులను కలిగి ఉంటుంది. ILA కోర్ యొక్క clk ఇన్‌పుట్ పోర్ట్‌కి కనెక్ట్ చేయబడిన క్లాక్ సిగ్నల్ మీ డిజైన్‌లో సరిగ్గా నిర్బంధించబడిందని కూడా భావిస్తున్నారు.

పరికరం, ప్యాకేజీ మరియు స్పీడ్ గ్రేడ్ ఎంపికలు
ఈ IP కోర్ కోసం ఈ విభాగం వర్తించదు.

• క్లాక్ ఫ్రీక్వెన్సీలు
  ఈ IP కోర్ కోసం ఈ విభాగం వర్తించదు.
• గడియార నిర్వహణ
  ఈ IP కోర్ కోసం ఈ విభాగం వర్తించదు.
• గడియారం ప్లేస్‌మెంట్
  ఈ IP కోర్ కోసం ఈ విభాగం వర్తించదు.
• బ్యాంకింగ్
  ఈ IP కోర్ కోసం ఈ విభాగం వర్తించదు.
• ట్రాన్స్‌సీవర్ ప్లేస్‌మెంట్
  ఈ IP కోర్ కోసం ఈ విభాగం వర్తించదు.
• I/O స్టాండర్డ్ మరియు ప్లేస్‌మెంట్
  ఈ IP కోర్ కోసం ఈ విభాగం వర్తించదు.

అనుకరణ

Vivado® అనుకరణ భాగాల గురించి సమగ్ర సమాచారం కోసం, అలాగే మద్దతు ఉన్న మూడవ పక్ష సాధనాలను ఉపయోగించడం గురించి సమాచారం కోసం, Vivado డిజైన్ సూట్ యూజర్ గైడ్: లాజిక్ సిమ్యులేషన్ (UG900) చూడండి.

సంశ్లేషణ మరియు అమలు
సంశ్లేషణ మరియు అమలు గురించి వివరాల కోసం, Vivado డిజైన్ సూట్ యూజర్ గైడ్ చూడండి: IP (UG896)తో డిజైనింగ్.

డీబగ్గింగ్

ఈ అనుబంధం Xilinx® మద్దతులో అందుబాటులో ఉన్న వనరుల గురించిన వివరాలను కలిగి ఉంటుంది webసైట్ మరియు డీబగ్గింగ్ సాధనాలు. IPకి లైసెన్స్ కీ అవసరమైతే, కీ తప్పనిసరిగా ధృవీకరించబడాలి. Vivado® డిజైన్ సాధనాలు ప్రవాహం ద్వారా లైసెన్స్ పొందిన IPని గేటింగ్ చేయడానికి అనేక లైసెన్స్ చెక్‌పోస్టులను కలిగి ఉన్నాయి. లైసెన్స్ తనిఖీ విజయవంతమైతే, IP ఉత్పత్తిని కొనసాగించవచ్చు. లేకపోతే, తరం లోపంతో ఆగిపోతుంది. లైసెన్స్ చెక్‌పోస్టులు క్రింది సాధనాల ద్వారా అమలు చేయబడతాయి:

• వివాడో సింథసిస్
• వివాడో అమలు
• write_bitstream (Tcl కమాండ్)

ముఖ్యమైనది! చెక్‌పోస్టుల వద్ద IP లైసెన్స్ స్థాయి విస్మరించబడుతుంది. పరీక్ష చెల్లుబాటు అయ్యే లైసెన్స్ ఉందని నిర్ధారిస్తుంది. ఇది IP లైసెన్స్ స్థాయిని తనిఖీ చేయదు.

Xilinx.comలో సహాయాన్ని కనుగొంటోంది

కోర్ని ఉపయోగిస్తున్నప్పుడు డిజైన్ మరియు డీబగ్ ప్రక్రియలో సహాయం చేయడానికి, Xilinx మద్దతు web పేజీ ఉత్పత్తి డాక్యుమెంటేషన్, విడుదల గమనికలు, జవాబు రికార్డులు, తెలిసిన సమస్యల గురించి సమాచారం మరియు తదుపరి ఉత్పత్తి మద్దతును పొందడం కోసం లింక్‌లు వంటి కీలక వనరులను కలిగి ఉంటుంది. Xilinx కమ్యూనిటీ ఫోరమ్‌లు కూడా అందుబాటులో ఉన్నాయి, ఇక్కడ సభ్యులు Xilinx పరిష్కారాల గురించి నేర్చుకోవచ్చు, పాల్గొనవచ్చు, భాగస్వామ్యం చేయవచ్చు మరియు ప్రశ్నలు అడగవచ్చు.

డాక్యుమెంటేషన్
ఈ ఉత్పత్తి గైడ్ కోర్‌తో అనుబంధించబడిన ప్రధాన పత్రం. ఈ గైడ్, డిజైన్ ప్రక్రియలో సహాయపడే అన్ని ఉత్పత్తులకు సంబంధించిన డాక్యుమెంటేషన్‌తో పాటు, Xilinx మద్దతులో చూడవచ్చు web పేజీ లేదా Xilinx® డాక్యుమెంటేషన్ నావిగేటర్‌ని ఉపయోగించడం ద్వారా. డౌన్‌లోడ్‌ల పేజీ నుండి Xilinx డాక్యుమెంటేషన్ నావిగేటర్‌ను డౌన్‌లోడ్ చేయండి. ఈ సాధనం మరియు అందుబాటులో ఉన్న ఫీచర్‌ల గురించి మరింత సమాచారం కోసం, ఇన్‌స్టాలేషన్ తర్వాత ఆన్‌లైన్ సహాయాన్ని తెరవండి.

జవాబు రికార్డులు
ఆన్సర్ రికార్డ్‌లలో సాధారణంగా ఎదురయ్యే సమస్యల గురించిన సమాచారం, ఈ సమస్యలను ఎలా పరిష్కరించాలనే దానిపై సహాయక సమాచారం మరియు Xilinx ఉత్పత్తితో ఏవైనా తెలిసిన సమస్యలు ఉంటాయి. ఆన్సర్ రికార్డ్‌లు సృష్టించబడతాయి మరియు వినియోగదారులకు అందుబాటులో ఉన్న అత్యంత ఖచ్చితమైన సమాచారానికి ప్రాప్యత ఉండేలా ప్రతిరోజూ నిర్వహించబడతాయి. ప్రధాన Xilinx మద్దతుపై శోధన మద్దతు పెట్టెను ఉపయోగించడం ద్వారా ఈ కోర్ కోసం జవాబు రికార్డులను కనుగొనవచ్చు web పేజీ. మీ శోధన ఫలితాలను పెంచడానికి, వంటి కీలక పదాలను ఉపయోగించండి:

• ఉత్పత్తి పేరు
• సాధన సందేశం(లు)
• ఎదుర్కొన్న సమస్య యొక్క సారాంశం

ఫలితాలను మరింత లక్ష్యంగా చేసుకోవడానికి ఫలితాలు తిరిగి వచ్చిన తర్వాత ఫిల్టర్ శోధన అందుబాటులో ఉంటుంది.

సాంకేతిక మద్దతు
ఉత్పత్తి డాక్యుమెంటేషన్‌లో వివరించిన విధంగా ఉపయోగించినప్పుడు Xilinx ఈ LogiCORE™ IP ఉత్పత్తి కోసం Xilinx కమ్యూనిటీ ఫోరమ్‌లలో సాంకేతిక మద్దతును అందిస్తుంది. మీరు కిందివాటిలో ఏదైనా చేస్తే Xilinx సమయం, కార్యాచరణ లేదా మద్దతుకు హామీ ఇవ్వదు:

• డాక్యుమెంటేషన్‌లో నిర్వచించబడని పరికరాలలో పరిష్కారాన్ని అమలు చేయండి.
• ఉత్పత్తి డాక్యుమెంటేషన్‌లో అనుమతించిన దానికంటే మించి పరిష్కారాన్ని అనుకూలీకరించండి.
• మార్పు చేయవద్దు అని లేబుల్ చేయబడిన డిజైన్‌లోని ఏదైనా విభాగాన్ని మార్చండి.

ప్రశ్నలు అడగడానికి, Xilinx కమ్యూనిటీ ఫోరమ్‌లకు నావిగేట్ చేయండి.

అదనపు వనరులు మరియు చట్టపరమైన నోటీసులు

Xilinx వనరులు
సమాధానాలు, డాక్యుమెంటేషన్, డౌన్‌లోడ్‌లు మరియు ఫోరమ్‌లు వంటి మద్దతు వనరుల కోసం, Xilinx మద్దతును చూడండి.

డాక్యుమెంటేషన్ నావిగేటర్ మరియు డిజైన్ హబ్‌లు
Xilinx® డాక్యుమెంటేషన్ నావిగేటర్ (DocNav) Xilinx డాక్యుమెంట్‌లు, వీడియోలు మరియు సపోర్ట్ రిసోర్స్‌లకు యాక్సెస్‌ను అందిస్తుంది, వీటిని మీరు ఫిల్టర్ చేసి సమాచారాన్ని కనుగొనడానికి శోధించవచ్చు. DocNav తెరవడానికి:

• • Vivado® IDE నుండి, సహాయం → డాక్యుమెంటేషన్ మరియు ట్యుటోరియల్‌లను ఎంచుకోండి.
  • Windowsలో, ప్రారంభం → అన్ని ప్రోగ్రామ్‌లు → Xilinx డిజైన్ టూల్స్ → DocNav ఎంచుకోండి.
  • Linux కమాండ్ ప్రాంప్ట్ వద్ద, docnav నమోదు చేయండి.

Xilinx డిజైన్ హబ్‌లు డిజైన్ టాస్క్‌లు మరియు ఇతర అంశాల ద్వారా నిర్వహించబడే డాక్యుమెంటేషన్‌కు లింక్‌లను అందిస్తాయి, వీటిని మీరు కీలక భావనలను తెలుసుకోవడానికి మరియు తరచుగా అడిగే ప్రశ్నలను పరిష్కరించడానికి ఉపయోగించవచ్చు. డిజైన్ హబ్‌లను యాక్సెస్ చేయడానికి:

• DocNavలో, డిజైన్ హబ్‌లను క్లిక్ చేయండి View ట్యాబ్.
• Xilinx లో webసైట్, డిజైన్ హబ్స్ పేజీని చూడండి.

గమనిక: DocNav గురించి మరింత సమాచారం కోసం, Xilinxలోని డాక్యుమెంటేషన్ నావిగేటర్ పేజీని చూడండి webసైట్.

సూచనలు
ఈ పత్రాలు ఈ గైడ్‌తో ఉపయోగపడే అనుబంధ విషయాలను అందిస్తాయి:

1.  వివాడో డిజైన్ సూట్ యూజర్ గైడ్: ప్రోగ్రామింగ్ మరియు డీబగ్గింగ్ (UG908)
2. వివాడో డిజైన్ సూట్ యూజర్ గైడ్: IP (UG896)తో డిజైనింగ్
3. వివాడో డిజైన్ సూట్ యూజర్ గైడ్: IP ఇంటిగ్రేటర్ (UG994) ఉపయోగించి IP సబ్‌సిస్టమ్‌ల రూపకల్పన
4. వివాడో డిజైన్ సూట్ యూజర్ గైడ్: ప్రారంభించడం (UG910)
5. వివాడో డిజైన్ సూట్ యూజర్ గైడ్: లాజిక్ సిమ్యులేషన్ (UG900)
6. వివాడో డిజైన్ సూట్ యూజర్ గైడ్: ఇంప్లిమెంటేషన్ (UG904)
7. ISE నుండి వివాడో డిజైన్ సూట్ మైగ్రేషన్ గైడ్ (UG911)
8. AXI ప్రోటోకాల్ చెకర్ LogiCORE IP ఉత్పత్తి గైడ్ (PG101)
9. AXI4-స్ట్రీమ్ ప్రోటోకాల్ చెకర్ LogiCORE IP ఉత్పత్తి గైడ్ (PG145)

పునర్విమర్శ చరిత్ర
కింది పట్టిక ఈ పత్రం యొక్క పునర్విమర్శ చరిత్రను చూపుతుంది.

విభాగం	పునర్విమర్శ సారాంశం
11 / 23 / 2020 వెర్షన్ 1.1
ప్రారంభ విడుదల.	N/A

దయచేసి చదవండి: ముఖ్యమైన చట్టపరమైన నోటీసులు
ఇక్కడ మీకు వెల్లడించిన సమాచారం ("మెటీరియల్స్") Xilinx ఉత్పత్తుల ఎంపిక మరియు ఉపయోగం కోసం మాత్రమే అందించబడింది. వర్తించే చట్టం ద్వారా అనుమతించబడిన గరిష్ట మేరకు: (1) మెటీరియల్‌లు "ఉన్నట్లుగా" అందుబాటులో ఉంచబడ్డాయి మరియు అన్ని లోపాలతో, Xilinx దీని ద్వారా అన్ని వారెంటీలు మరియు షరతులు, ఎక్స్‌ప్రెస్, సూచించిన, లేదా చట్టబద్ధమైన, కానీ అంతంతమాత్రంగానే, అంతగా లేనివి -ఉల్లంఘన, లేదా ఏదైనా ప్రత్యేక ప్రయోజనం కోసం ఫిట్‌నెస్; మరియు (2) మెటీరియల్‌లకు సంబంధించిన, ఉత్పన్నమయ్యే, లేదా వాటికి సంబంధించిన ఏదైనా రకమైన లేదా స్వభావం యొక్క ఏదైనా నష్టం లేదా నష్టానికి Xilinx (ఒప్పందం లేదా హింస, నిర్లక్ష్యంతో సహా లేదా ఏదైనా ఇతర బాధ్యత సిద్ధాంతం ప్రకారం) బాధ్యత వహించదు. ఏదైనా ప్రత్యక్ష, పరోక్ష, ప్రత్యేక, యాదృచ్ఛిక లేదా పర్యవసానంగా సంభవించే నష్టం లేదా నష్టం (డేటా, లాభాలు, గుడ్‌విల్ లేదా ఏదైనా రకమైన నష్టం లేదా ఏదైనా చర్య ఫలితంగా సంభవించే నష్టంతో సహా) (మీ మెటీరియల్‌ల వినియోగంతో సహా) మూడవ పక్షం ద్వారా) అటువంటి నష్టం లేదా నష్టాన్ని సహేతుకంగా ఊహించగలిగినప్పటికీ లేదా Xilinx అదే అవకాశం గురించి సలహా ఇచ్చినప్పటికీ.

మెటీరియల్స్‌లో ఉన్న ఏవైనా లోపాలను సరిదిద్దడానికి లేదా మెటీరియల్స్ లేదా ఉత్పత్తి స్పెసిఫికేషన్‌లకు సంబంధించిన నవీకరణల గురించి మీకు తెలియజేయడానికి Xilinx బాధ్యత వహించదు. మీరు ముందస్తు వ్రాతపూర్వక అనుమతి లేకుండా మెటీరియల్‌లను పునరుత్పత్తి చేయలేరు, సవరించలేరు, పంపిణీ చేయలేరు లేదా పబ్లిక్‌గా ప్రదర్శించలేరు. కొన్ని ఉత్పత్తులు Xilinx పరిమిత వారంటీ యొక్క నిబంధనలు మరియు షరతులకు లోబడి ఉంటాయి, దయచేసి Xilinx విక్రయ నిబంధనలను చూడండి viewవద్ద ed https://www.xilinx.com/legal.htm#tos; IP కోర్లు Xilinx ద్వారా మీకు జారీ చేయబడిన లైసెన్స్‌లో ఉన్న వారంటీ మరియు మద్దతు నిబంధనలకు లోబడి ఉండవచ్చు. Xilinx ఉత్పత్తులు ఫెయిల్-సేఫ్ లేదా ఫెయిల్-సేఫ్ పనితీరు అవసరమయ్యే ఏదైనా అప్లికేషన్‌లో ఉపయోగించడం కోసం రూపొందించబడలేదు లేదా ఉద్దేశించబడలేదు; అటువంటి క్లిష్టమైన అప్లికేషన్లలో Xilinx ఉత్పత్తులను ఉపయోగించడం కోసం మీరు ఏకైక రిస్క్ మరియు బాధ్యత వహిస్తారు, దయచేసి Xilinx యొక్క విక్రయ నిబంధనలను చూడండి viewవద్ద ed https://www.xilinx.com/legal.htm#tos.
ఈ పత్రం ప్రాథమిక సమాచారాన్ని కలిగి ఉంది మరియు నోటీసు లేకుండా మార్చబడుతుంది. ఇక్కడ అందించబడిన సమాచారం ఇంకా అమ్మకానికి అందుబాటులో లేని ఉత్పత్తులు మరియు/లేదా సేవలకు సంబంధించినది మరియు కేవలం సమాచార ప్రయోజనాల కోసం అందించబడింది మరియు ఉద్దేశించినది కాదు, లేదా సూచించబడిన ఉత్పత్తులు మరియు/లేదా సేవల యొక్క వాణిజ్యీకరణ కోసం ప్రయత్నించిన ఆఫర్ లేదా ఉద్దేశించినది కాదు. ఇక్కడ.

ఆటోమోటివ్ అప్లికేషన్స్ డిస్క్లైమర్
ఆటోమోటివ్ ప్రొడక్ట్‌లు (పార్ట్ నంబర్‌లో “XA”గా గుర్తించబడ్డాయి) ఎయిర్‌బ్యాగ్‌ల విస్తరణలో ఉపయోగించడం కోసం లేదా రిపోర్ట్‌ల నియంత్రణను ప్రభావితం చేసే అప్లికేషన్‌లలో ఉపయోగించడం కోసం హామీ ఇవ్వబడదు. ISO 26262 ఆటోమోటివ్ సేఫ్టీ స్టాండర్డ్ (“సేఫ్టీ డిజైన్”)తో. కస్టమర్‌లు, ఉత్పత్తులను కలిగి ఉన్న ఏదైనా సిస్టమ్‌లను ఉపయోగించడానికి లేదా పంపిణీ చేయడానికి ముందు, భద్రతా ప్రయోజనాల కోసం అటువంటి సిస్టమ్‌లను పూర్తిగా పరీక్షించాలి. సేఫ్టీ డిజైన్ లేకుండా సేఫ్టీ అప్లికేషన్‌లో ఉత్పత్తులను ఉపయోగించడం పూర్తిగా వినియోగదారుని ప్రమాదంలో ఉంటుంది, ఇది వర్తించే చట్టాలు మరియు ఉత్పత్తి పరిమితుల నియంత్రణకు మాత్రమే లోబడి ఉంటుంది.
కాపీరైట్ 2020 Xilinx, Inc. Xilinx, Xilinx లోగో, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq మరియు ఇక్కడ చేర్చబడిన ఇతర నియమించబడిన బ్రాండ్‌లు యునైటెడ్ స్టేట్స్ మరియు ఇతర దేశాలలో Xilinx యొక్క ట్రేడ్‌మార్క్‌లు. అన్ని ఇతర ట్రేడ్‌మార్క్‌లు వాటి సంబంధిత యజమానుల ఆస్తి.PG357 (v1.1) నవంబర్ 23, 2020, AXI4-స్ట్రీమ్ ఇంటర్‌ఫేస్ v1.1తో ILA
PDF డౌన్‌లోడ్ చేయండి: Xilinx AXI4-స్ట్రీమ్ ఇంటిగ్రేటెడ్ లాజిక్ ఎనలైజర్ గైడ్

సూచనలు

• వినియోగదారు మాన్యువల్