F-Tile DisplayPort FPGA IP ڊيزائن Example
استعمال ڪندڙ ھدايت
F-Tile DisplayPort FPGA IP ڊيزائن Example
Intel® Quartus® Prime Design Suite لاءِ اپڊيٽ ڪيو ويو: 22.2 IP ورزن: 21.0.1
DisplayPort Intel FPGA IP ڊيزائن Exampجلد شروع ڪرڻ جي گائيڊ
DisplayPort Intel® F-Tile Devices آهن هڪ سموليٽنگ ٽيسٽ بينچ ۽ هڪ هارڊويئر ڊيزائن جيڪو ڪمپليشن ۽ هارڊويئر ٽيسٽنگ جي سپورٽ ڪري ٿو FPGA IP ڊيزائن اڳamples for Intel Agilex™
DisplayPort Intel FPGA IP پيش ڪري ٿو هيٺ ڏنل ڊيزائن اڳوڻيamples:
- Pixel Clock Recovery (PCR) ماڊل کان سواءِ DisplayPort SST متوازي لوپ بيڪ
- AXIS وڊيو انٽرفيس سان DisplayPort SST متوازي لوپ بڪ
جڏهن توهان هڪ ڊزائن ٺاهي رهيا آهيو example، پيٽرولر ايڊيٽر پاڻمرادو ٺاهي ٿو fileهارڊويئر ۾ ڊيزائن کي تخليق ڪرڻ، مرتب ڪرڻ ۽ جانچڻ لاءِ ضروري آهي.
شڪل 1. ڊولپمينٽ ايسtages
لاڳاپيل معلومات
- DisplayPort Intel FPGA IP يوزر گائيڊ
- Intel Quartus Prime Pro Edition ڏانهن لڏپلاڻ
Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن.
* ٻيا نالا ۽ برانڊ ٻين جي ملڪيت جي طور تي دعوي ڪري سگھن ٿا.
ISO 9001:2015 رجسٽر ٿيل
1.1. ڊاريڪٽري جي جوڙجڪ
شڪل 2. ڊائريڪٽري جي جوڙجڪ
ٽيبل 1. ڊيزائن Exampاجزاء
| فولڊر | Files |
| rtl/core | dp_core.ip |
| dp_rx . ip | |
| dp_tx . ip | |
| rtl/rx_phy | dp_gxb_rx/ ((DP PMA UX بلڊنگ بلاڪ) |
| dp_rx_data_fifo . ip | |
| rx_top_phy . sv | |
| rtl/tx_phy | dp_gxb_rx/ ((DP PMA UX بلڊنگ بلاڪ) |
| dp_tx_data_fifo.ip | |
| dp_tx_data_fifo.ip |
1.2. هارڊويئر ۽ سافٽ ويئر گهرجون
Intel استعمال ڪري ٿو ھيٺ ڏنل هارڊويئر ۽ سافٽ ويئر ڊيزائن کي جانچڻ لاءِampاليزي:
هارڊويئر
- Intel Agilex I-Series ڊولپمينٽ کٽ
- ڊسپلي پورٽ ماخذ GPU
- ڊسپلي پورٽ سنڪ (مانيٽر)
- Bitec DisplayPort FMC ڌيئر ڪارڊ نظرثاني 8C
- DisplayPort ڪيبل
سافٽ ويئر
- Intel Quartus® Prime
- Synopsys * VCS سمائيٽر
1.3. ڊيزائن ٺاهڻ
استعمال ڪريو DisplayPort Intel FPGA IP پيٽرولر ايڊيٽر Intel Quartus Prime سافٽ ويئر ۾ ڊزائين تيار ڪرڻ لاءِampلي.
شڪل 3. ڊيزائن فلو پيدا ڪرڻ
- منتخب ڪريو اوزار ➤ IP Catalog، ۽ چونڊيو Intel Agilex F-tile جيئن ٽارگيٽ ڊيوائس فيملي.
نوٽ: ڊزائن جو مثالample صرف سپورٽ ڪري ٿو Intel Agilex F-tile ڊوائيسز. - IP Catalog ۾، ڳوليو ۽ ڊبل ڪلڪ ڪريو DisplayPort Intel FPGA IP. نئين IP تبديلي ونڊو ظاهر ٿئي ٿي.
- توهان جي ڪسٽم IP تبديلين لاء هڪ اعلي سطحي نالو بيان ڪريو. پيٽرولر ايڊيٽر محفوظ ڪري ٿو IP مختلف سيٽنگون a file نالو .ip.
- ڊوائيس فيلڊ ۾ هڪ Intel Agilex F-ٽائل ڊيوائس چونڊيو، يا ڊفالٽ Intel Quartus Prime سافٽ ويئر ڊوائيس جي چونڊ کي رکو.
- OK تي ڪلڪ ڪريو. پراميٽر ايڊيٽر ظاهر ٿئي ٿو.
- TX ۽ RX ٻنهي لاء گهربل پيٽرولر ترتيب ڏيو.
- ڊيزائن جي تحت Exampلي ٽيب، چونڊيو DisplayPort SST Parallel Loopback بغير PCR.
- ٽيسٽ بينچ پيدا ڪرڻ لاءِ سموليشن کي چونڊيو، ۽ هارڊويئر ڊزائين تيار ڪرڻ لاءِ Synthesis چونڊيوampلي. توهان کي انهن اختيارن مان گهٽ ۾ گهٽ هڪ چونڊڻ گهرجي ڊزائن ٺاهڻ لاءِample fileايس. جيڪڏهن توهان ٻنهي کي چونڊيو، نسل جو وقت ڊگهو ٿي ويندو.
- ٽارگيٽ ڊولپمينٽ کٽ لاءِ، چونڊيو Intel Agilex I-Series SOC ڊولپمينٽ کٽ. اهو قدم 4 ۾ چونڊيل ٽارگيٽ ڊيوائس کي تبديل ڪرڻ جو سبب بڻائيندو آهي جيڪو ڊولپمينٽ کٽ تي ڊيوائس سان ملائڻ لاءِ. Intel Agilex I-Series SOC ڊولپمينٽ کٽ لاءِ، ڊفالٽ ڊيوائس AGIB027R31B1E2VR0 آهي.
- ڪلڪ Generate Exampلي ڊيزائن.
1.4. ٺاھ جوڙ ڪرڻ
DisplayPort Intel FPGA IP ڊيزائن اڳوڻيampلي ٽيسٽ بينچ هڪ سيريل لوپ بڪ ڊيزائن کي TX مثال کان هڪ RX مثال ڏانهن نقل ڪري ٿو. هڪ اندروني وڊيو نموني جنريٽر ماڊل ڊرائيو ڪري ٿو DisplayPort TX مثال ۽ RX مثال وڊيو آئوٽ ٽيسٽ بينچ ۾ CRC چيڪرز سان ڳنڍي ٿو.
شڪل 4. ڊيزائن سموليشن فلو
- وڃو Synopsys simulator فولڊر ۽ چونڊيو VCS.
- نقلي اسڪرپٽ هلايو.
ذريعو vcs_sim.sh - اسڪرپٽ Quartus TLG کي انجام ڏئي ٿو، سميلٽر ۾ ٽيسٽ بينچ کي گڏ ڪري ٿو ۽ هلائي ٿو.
- نتيجو تجزيو ڪريو.
هڪ ڪامياب تخليق ماخذ ۽ سنڪ SRC جي مقابلي سان ختم ٿئي ٿي.
1.5. ڊيزائن کي گڏ ڪرڻ ۽ جانچ ڪرڻ
شڪل 5. ٺاھڻ ۽ ترتيب ڏيڻ
هارڊويئر تي هڪ مظاهري ٽيسٽ مرتب ڪرڻ ۽ هلائڻ لاءِ exampلي ڊيزائن، انهن قدمن تي عمل ڪريو:
- هارڊويئر کي يقيني بڻايوampلي ڊيزائن جي نسل مڪمل آهي.
- Intel Quartus Prime Pro Edition سافٽ ويئر لانچ ڪريو ۽ کوليو / quartus/agi_dp_demo.qpf.
- ڪلڪ ڪريو پروسيسنگ ➤ گڏ ڪرڻ شروع ڪريو.
- ڪامياب تاليف کان پوء، Intel Quartus Prime Pro Edition سافٽ ويئر ٺاهي ٿو .sof file توهان جي مخصوص ڊاريڪٽري ۾.
- Bitec ڌيءَ ڪارڊ تي DisplayPort RX ڪنيڪٽر کي هڪ خارجي DisplayPort ماخذ سان ڳنڍيو، جهڙوڪ پي سي تي گرافڪس ڪارڊ.
- DisplayPort TX ڪنيڪٽر کي Bitec ڌيءَ ڪارڊ تي DisplayPort سنڪ ڊيوائس سان ڳنڍيو، جهڙوڪ وڊيو اينالائيزر يا پي سي مانيٽر.
- پڪ ڪريو ته ڊولپمينٽ بورڊ تي سڀئي سوئچ ڊفالٽ پوزيشن ۾ آهن.
- ٺاهيل .sof استعمال ڪندي ڊولپمينٽ بورڊ تي منتخب ٿيل Intel Agilex F-Tile ڊوائيس کي ترتيب ڏيو file (اوزار ➤ پروگرامر).
- DisplayPort سنڪ ڊيوائس ڏيکاري ٿو وڊيو مان ٺاهيل وڊيو.
لاڳاپيل معلومات
Intel Agilex I-Series FPGA ڊولپمينٽ کٽ يوزر گائيڊ/
1.5.1. ٻيهر پيدا ڪرڻ ELF File
ڊفالٽ طور، ELF file ٺاھيو ويندو آھي جڏھن توھان ٺاھيو متحرڪ ڊيزائن exampلي.
بهرحال، ڪجهه حالتن ۾، توهان کي ELF کي ٻيهر ٺاهڻ جي ضرورت آهي file جيڪڏھن توھان سافٽ ويئر تبديل ڪريو file يا وري ٺاھيو dp_core.qsys file. dp_core.qsys کي ٻيهر ٺاهڻ file .sopcinfo کي اپڊيٽ ڪري ٿو file، جيڪو توهان کي ELF کي ٻيهر ٺاهڻ جي ضرورت آهي file.
- ڏانهن وڃو /سافٽ ويئر ۽ ڪوڊ ايڊٽ ڪريو جيڪڏھن ضروري ھجي.
- ڏانهن وڃو /script ۽ ھيٺ ڏنل تعمير اسڪرپٽ تي عمل ڪريو: source build_sw.sh
• ونڊوز تي، ڳوليو ۽ کوليو Nios II Command Shell. Nios II ڪمانڊ شيل ۾، ڏانھن وڃو /script ۽ execute source build_sw.sh.
نوٽ: بلڊ اسڪرپٽ تي عمل ڪرڻ لاءِ Windows 10، توهان جي سسٽم کي ضرورت آهي ونڊوز سب سسٽم فار لينڪس (WSL). WSL تنصيب جي مرحلن بابت وڌيڪ معلومات لاء، ڏسو Nios II سافٽ ويئر ڊولپر هٿ بڪ.
• لينڪس تي، پليٽ فارم ڊيزائنر کي لانچ ڪريو، ۽ اوزار کوليو ➤ Nios II ڪمانڊ شيل. Nios II ڪمانڊ شيل ۾، ڏانھن وڃو /script ۽ execute source build_sw.sh. - پڪ ڪريو ته هڪ .elf file ۾ پيدا ٿيل آهي /سافٽ ويئر/ dp_demo.
- ٺاهيل .elf ڊائون لوڊ ڪريو file .sof کي ٻيهر گڏ ڪرڻ کان سواءِ FPGA ۾ file هيٺ ڏنل اسڪرپٽ کي هلائڻ سان: nios2-download /software/dp_demo/*.elf
- نئين سافٽ ويئر کي اثر انداز ڪرڻ لاء FPGA بورڊ تي ري سيٽ بٽڻ کي دٻايو.
1.6. DisplayPort Intel FPGA IP ڊيزائن Exampپيرا ميٽرز
ٽيبل 2. DisplayPort Intel FPGA IP ڊيزائن ExampLe QSF پابندي Intel Agilex Ftile Device لاءِ
| QSF پابندي |
وصف |
| set_global_assignment -name VERILOG_MACRO "__DISPLAYPORT_support__=1" |
Quartus 22.2 کان پوء، هن QSF رڪاوٽ کي DisplayPort ڪسٽم SRC (نرم ري سيٽ ڪنٽرولر) جي وهڪري کي فعال ڪرڻ جي ضرورت آهي. |
ٽيبل 3. DisplayPort Intel FPGA IP ڊيزائن ExampIntel Agilex F-ٽائل ڊيوائس لاءِ پيرا ميٽرز
| پيرا ميٽر | قدر | وصف |
| دستياب ڊيزائن Example | ||
| منتخب ڪريو ڊيزائن | • ڪوبه •PCR کان سواءِ DisplayPort SST متوازي لوپ بڪ • AXIS وڊيو انٽرفيس سان DisplayPort SST متوازي لوپ بڪ |
منتخب ڪريو ڊيزائن exampپيدا ڪيو وڃي. • ڪو به: ڪو به ڊزائين ناهيample موجوده پيٽرولر جي چونڊ لاءِ موجود آهي. •PCR کان سواءِ DisplayPort SST متوازي لوپ بڪ: هي ڊزائين Example ڏيکاري ٿو متوازي لوپ بڪ DisplayPort سنڪ کان DisplayPort ماخذ تائين Pixel Clock Recovery (PCR) ماڊيول کان سواءِ جڏهن توهان فعال ڪريو وڊيو انپٽ تصويري پورٽ پيراميٽر. • AXIS ويڊيو انٽرفيس سان DisplayPort SST متوازي لوپ بڪ: هي ڊزائين اڳample ڏيکاري ٿو متوازي لوپ بڪ DisplayPort سنڪ کان DisplayPort ماخذ تائين AXIS وڊيو انٽرفيس سان جڏهن فعال وڊيو ڊيٽا پروٽوڪول کي سيٽ ڪيو ويو آهي AXIS-VVP مڪمل. |
| ڊيزائن Example Files | ||
| سمجهاڻي | چالو بند | ھن اختيار کي چالو ڪريو ضروري ٺاھيو fileسموليشن ٽيسٽ بينچ لاءِ. |
| سنٿاس | چالو بند | ھن اختيار کي چالو ڪريو ضروري ٺاھيو files Intel Quartus Prime تاليف ۽ هارڊويئر ڊيزائن لاءِ. |
| ٺاهيل HDL فارميٽ | ||
| پيدا ڪرڻ File فارميٽ | ويريلوگ، وي ايڇ ڊي ايل | تيار ڪيل ڊيزائن جي لاءِ پنھنجو پسنديده HDL فارميٽ چونڊيوample fileمقرر. نوٽ: هي اختيار صرف ٺاهيل مٿين سطح جي IP جي فارميٽ کي طئي ڪري ٿو fileايس. ٻيا سڀ files (مثال طور مثالample testbenches ۽ اعلي سطح fileهارڊويئر جي نمائش لاءِ) ويريلوگ HDL فارميٽ ۾ آهن. |
| ھدف جي ترقي کٽ | ||
| بورڊ چونڊيو | • ڪا به ڊولپمينٽ کٽ ناهي Intel Agilex I-Series ڊولپمينٽ کٽ |
ھدف ٿيل ڊيزائن لاءِ بورڊ چونڊيوampلي. |
| پيرا ميٽر | قدر | وصف |
| • ڪو به ڊولپمينٽ کٽ نه: هي اختيار سڀني هارڊويئر جا حصا شامل ڪري ٿو ڊزائن لاءِ example. P ڪور سڀني پن اسائنمنٽس کي مجازي پنن ڏانهن سيٽ ڪري ٿو. • Intel Agilex I-Series FPGA ڊولپمينٽ کٽ: ھي اختيار پاڻمرادو پراجيڪٽ جي ٽارگيٽ ڊيوائس کي منتخب ڪري ٿو ھن ڊولپمينٽ کٽ تي ڊيوائس سان ملائڻ لاءِ. توھان ھدف واري ڊيوائس کي استعمال ڪندي تبديل ڪري سگھو ٿا ٽارگيٽ ڊيوائس پيٽرول تبديل ڪريو جيڪڏھن توھان جي بورڊ جي نظرثاني ۾ مختلف ڊيوائس ويرينٽ آھي. IP ڪور ترقي کٽ جي مطابق سڀني پن تفويض کي سيٽ ڪري ٿو. نوٽ: ابتدائي ڊيزائن Example هن Quartus ڇڏڻ ۾ هارڊويئر تي فعلي طور تي تصديق ٿيل نه آهي. • ڪسٽم ڊولپمينٽ کٽ: هي اختيار اجازت ڏئي ٿو ڊيزائن جي اڳوڻيampانٽيل FPGA سان ٽئين پارٽي ڊولپمينٽ کٽ تي آزمايو وڃي. توهان کي شايد پن جي اسائنمنٽس کي پنهنجو پاڻ تي سيٽ ڪرڻ جي ضرورت پوندي. |
||
| ٽارگيٽ ڊوائيس | ||
| ٽارگيٽ ڊوائيس تبديل ڪريو | چالو بند | ھن آپشن کي چالو ڪريو ۽ ڊولپمينٽ کٽ لاءِ ترجيحي ڊيوائس قسم چونڊيو. |
متوازي لوپ بڪ ڊيزائن Examples
DisplayPort Intel FPGA IP ڊيزائن اڳوڻيamples ڏيکاري ٿو متوازي لوپ بڪ DisplayPort RX مثال کان DisplayPort TX مثال کان سواءِ Pixel Clock Recovery (PCR) ماڊل.
ٽيبل 4. DisplayPort Intel FPGA IP ڊيزائن ExampLe Intel Agilex F-ٽائل ڊيوائس لاءِ
| ڊيزائن Example | عهدو | ڊيٽا جي شرح | چينل موڊ | لوپ بيڪ جو قسم |
| DisplayPort SST متوازي لوپ بڪ بغير PCR | ڊسپلي پورٽ SST | RBR، HRB، HRB2، HBR3 | سمپلڪس | PCR کان سواء متوازي |
| AXIS وڊيو انٽرفيس سان DisplayPort SST متوازي لوپ بڪ | ڊسپلي پورٽ SST | RBR، HRB، HRB2، HBR3 | سمپلڪس | AXIS ويڊيو انٽرفيس سان متوازي |
2.1. Intel Agilex F-Tile DisplayPort SST متوازي لوپ بڪ ڊيزائن خاصيتون
SST متوازي لوپ بڪ ڊيزائن اڳوڻيamples هڪ واحد وڊيو اسٽريم جي ٽرانسميشن کي ڏيکاري ٿو DisplayPort سنڪ کان DisplayPort ماخذ تائين.
Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن. * ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.
ISO 9001:2015 رجسٽر ٿيل
شڪل 6. Intel Agilex F-Tile DisplayPort SST Parallel Loopback بغير PCR
- ھن قسم ۾، DisplayPort ماخذ جو پيٽرولر، TX_SUPPORT_IM_ENABLE، چالو آھي ۽ وڊيو تصويري انٽرفيس استعمال ڪيو ويندو آھي.
- DisplayPort سنڪ خارجي وڊيو ماخذ جهڙوڪ GPU کان وڊيو ۽ يا آڊيو اسٽريمنگ وصول ڪري ٿو ۽ ان کي متوازي وڊيو انٽرفيس ۾ ڊيڪوڊ ڪري ٿو.
- DisplayPort سنڪ وڊيو آئوٽ سڌو سڌو DisplayPort ذريعو وڊيو انٽرفيس کي ڊرائيو ڪري ٿو ۽ مانيٽر ڏانهن منتقل ڪرڻ کان اڳ DisplayPort مين لنڪ کي انڪوڊ ڪري ٿو.
- IOPLL ٻنهي DisplayPort سنڪ ۽ ماخذ وڊيو گھڙين کي هڪ مقرر تعدد تي هلائي ٿو.
- جيڪڏهن DisplayPort سنڪ ۽ ماخذ جو MAX_LINK_RATE پيٽرولر HBR3 تي ترتيب ڏنو ويو آهي ۽ PIXELS_PER_CLOCK Quad تي ترتيب ڏنل آهي، وڊيو ڪلاڪ 300 MHz تي هلندي آهي 8Kp30 پکسل جي شرح کي سپورٽ ڪرڻ لاءِ (1188/4 = 297 MHz).
شڪل 7. Intel Agilex F-Tile DisplayPort SST متوازي لوپ بيڪ AXIS وڊيو سان انٽرفيس
- ھن قسم ۾، DisplayPort جو ذريعو ۽ سنڪ پيٽرول، AXIS-VVP FULL کي ENABLE ACTIVE VIDEO DATA PROTOCOLS ۾ چونڊيو Axis Video Data Interface کي فعال ڪرڻ لاءِ.
- DisplayPort سنڪ خارجي وڊيو ماخذ جهڙوڪ GPU کان وڊيو ۽ يا آڊيو اسٽريمنگ وصول ڪري ٿو ۽ ان کي متوازي وڊيو انٽرفيس ۾ ڊيڪوڊ ڪري ٿو.
- DisplayPort سنڪ وڊيو ڊيٽا اسٽريم کي محور وڊيو ڊيٽا ۾ تبديل ڪري ٿو ۽ DisplayPort ذريعو محور وڊيو ڊيٽا انٽرفيس کي VVP ويڊيو فريم بفر ذريعي هلائي ٿو. DisplayPort ماخذ محور وڊيو ڊيٽا کي ڊسپلي پورٽ مين لنڪ ۾ تبديل ڪري ٿو مانيٽر ڏانهن منتقل ڪرڻ کان اڳ.
- ھن ڊيزائن جي مختلف قسم ۾، ٽي مکيه وڊيو گھڙيون آھن، يعني rx/tx_axi4s_clk، rx_vid_clk، ۽ tx_vid_clk. axi4s_clk 300 MHz تي هلندو آهي AXIS ماڊلز لاءِ ماخذ ۽ سنڪ ۾. rx_vid_clk 300 MHz تي ڊي پي سنڪ ويڊيو پائپ لائن هلائي ٿو (8Kp30 4PIPs تائين ڪنهن به ريزوليوشن کي سپورٽ ڪرڻ لاءِ)، جڏهن ته tx_vid_clk DP سورس وڊيو پائپ لائن هلائي ٿو حقيقي Pixel ڪلاڪ فريڪوئنسي تي (PIPs پاران ورهايل).
- هي ڊيزائن ويرينٽ آٽو ترتيب ڏئي ٿو tx_vid_clk فريڪوئنسي کي I2C پروگرامنگ ذريعي آن-بورڊ SI5391B OSC تي جڏهن ڊيزائن کي ريزوليوشن ۾ هڪ سوئچ معلوم ٿئي ٿو.
- هي ڊزائين مختلف قسم صرف ڊسپلي پورٽ سافٽ ويئر ۾ اڳواٽ بيان ڪيل قراردادن جو هڪ مقرر ٿيل تعداد ڏيکاري ٿو، يعني:
- 720p60، آر جي بي
- 1080p60، آر جي بي
- 4K30، آر جي بي
- 4K60، آر جي بي
2.2. گھڙي جي اسڪيم
ڪلاڪنگ اسڪيم ڏيکاري ٿو ڪلاڪ ڊومينز کي ڊسپلي پورٽ Intel FPGA IP ڊيزائن ۾ampلي.
شڪل 8. Intel Agilex F-ٽائل ڊسپلي پورٽ ٽرانسيور ڪلاڪنگ اسڪيم
ٽيبل 5. ڪلاڪنگ اسڪيم سگنلز
| ڊاگرام ۾ گھڙي |
وصف |
| SysPLL refclk | F-ٽائل سسٽم PLL حوالو گھڙي جيڪا ڪا به گھڙي فريڪئنسي ٿي سگھي ٿي جيڪا سسٽم PLL پاران ان آئوٽ فريڪوئنسي لاءِ ورهائي سگھجي ٿي. هن ڊزائن ۾ اڳوڻيample، system_pll_clk_link ۽ rx/tx refclk_link ساڳيا 150 MHz SysPLL refclk حصيداري ڪريو. |
| ڊاگرام ۾ گھڙي | وصف |
| اهو لازمي طور تي هلندڙ ڪلاڪ هجڻ گهرجي جيڪو هڪ وقف ٽرانسيور ريفرنس ڪلاڪ پن مان ڳنڍيل آهي ان پٽ ڪلاڪ پورٽ آف ريفرنس ۽ سسٽم PLL ڪلوڪس IP سان، لاڳاپيل آئوٽ پٽ پورٽ کي DisplayPort Phy Top سان ڳنڍڻ کان اڳ. نوٽ: هن ڊزائن لاءِ example، ترتيب ڏيو ڪلاڪ ڪنٽرولر GUI Si5391A OUT6 کان 150 MHz تائين. |
|
| سسٽم pll clk لنڪ | سڀ DisplayPort جي شرح کي سپورٽ ڪرڻ لاءِ گھٽ ۾ گھٽ سسٽم PLL آئوٽ پُٽ فریکوئنسي 320 MHz آھي. هي ڊزائن اڳوڻيample هڪ 900 MHz (سڀ کان وڌيڪ) آئوٽ پُٽ فريڪوئنسي استعمال ڪري ٿو ته جيئن SysPLL refclk rx/tx refclk_link سان شيئر ڪري سگهجي جيڪا 150 MHz آهي. |
| rx_cdr_refclk_link / tx_pll_refclk_link | Rx CDR ۽ Tx PLL لنڪ refclk جيڪو 150 MHz تي مقرر ڪيو ويو آھي سڀني DisplayPort ڊيٽا جي شرح کي سپورٽ ڪرڻ لاءِ. |
| rx_ls_clkout / tx_ls_clkout | DisplayPort لنڪ اسپيڊ ڪلاڪ کي ڪلاڪ ڪرڻ لاءِ DisplayPort IP ڪور. فريڪوئنسي برابر آهي ڊيٽا جي شرح ورهائڻ سان متوازي ڊيٽا جي چوٽي سان. Exampاليزي: تعدد = ڊيٽا جي شرح / ڊيٽا جي چوٽي = 8.1G (HBR3) / 40 بِٽ = 202.5 MHz |
2.3. تخليق ٽيسٽ بينچ
تخليق ٽيسٽ بينچ DisplayPort TX سيريل لوپ بيڪ کي RX ڏانهن نقل ڪري ٿو.
شڪل 9. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench Block Diagram
ٽيبل 6. ٽيسٽ بينچ اجزاء
| جزو | وصف |
| وڊيو پيٽرن جنريٽر | هي جنريٽر ٺاهي ٿو رنگ بار نمونن جيڪي توهان ترتيب ڏئي سگهو ٿا. توھان وڊيو فارميٽ جي وقت کي ترتيب ڏئي سگھو ٿا. |
| ٽيسٽ بينچ ڪنٽرول | هي بلاڪ تخليق جي ٽيسٽ جي ترتيب کي ڪنٽرول ڪري ٿو ۽ TX ڪور ڏانهن ضروري محرڪ سگنل پيدا ڪري ٿو. ٽيسٽ بينچ ڪنٽرول بلاڪ پڻ CRC قدر پڙهي ٿو ٻنهي ذريعن ۽ سنڪ کان موازنہ ڪرڻ لاءِ. |
| RX لنڪ اسپيڊ ڪلاڪ فريڪوئنسي چيڪ ڪندڙ | هي چيڪ ڪندڙ تصديق ڪري ٿو ته ڇا RX ٽرانسيور بحال ٿيل گھڙي جي تعدد مطلوب ڊيٽا جي شرح سان ملي ٿي. |
| TX لنڪ اسپيڊ ڪلاڪ فريڪوئنسي چيڪ ڪندڙ | هي چيڪ ڪندڙ تصديق ڪري ٿو ته ڇا TX ٽرانسيور بحال ٿيل گھڙي جي تعدد مطلوب ڊيٽا جي شرح سان ملي ٿي. |
تخليق ٽيسٽ بينچ هيٺين تصديق ڪري ٿو:
ٽيبل 7. ٽيسٽ بينچ جي تصديق
| ٽيسٽ جا معيار |
تصديق |
| • ڊيٽا جي شرح HBR3 تي لنڪ ٽريننگ • چيڪ ڪرڻ لاءِ DPCD رجسٽر پڙهو ته ڇا DP اسٽيٽس ٻنهي TX ۽ RX لنڪ اسپيڊ فريڪوئنسي کي سيٽ ۽ ماپ ڪري ٿو. |
ڳنڍڻ جي رفتار کي ماپڻ لاءِ فريڪوئنسي چيڪ ڪندڙ کي ضم ڪري ٿو TX ۽ RX ٽرانسيور کان گھڙي جي فریکوئنسي آئوٽ. |
| • TX کان RX تائين وڊيو نموني هلائي. • CRC جي تصديق ڪريو ماخذ ۽ سنڪ ٻنهي لاءِ ته ڇا اهي ملن ٿا |
• وڊيو پيٽرن جنريٽر کي DisplayPort ماخذ سان ڳنڍي ٿو وڊيو نمونو پيدا ڪرڻ لاءِ. • ٽيسٽ بينچ ڪنٽرول اڳتي هلي ڊي پي ٽي ايڪس ۽ ڊي پي آر ايڪس رجسٽرز مان ماخذ ۽ سنڪ CRC ٻنهي کي پڙهي ٿو ۽ انهي کي يقيني بڻائڻ لاءِ ته ٻئي CRC قدر هڪجهڙا آهن. نوٽ: پڪ ڪرڻ لاءِ CRC جي حساب سان، توهان کي فعال ڪرڻ گهرجي سپورٽ CTS ٽيسٽ آٽوميشن پيٽرول. |
F-Tile DisplayPort Intel FPGA IP Design Ex. جي لاءِ دستاويز جي نظرثاني جي تاريخampلي يوزر گائيڊ
| دستاويزي نسخو | Intel Quartus Prime نسخو | IP نسخو | تبديليون |
| 2022.09.02 | 22. | 20.0.1 | • DisplayPort Intel Agilex F-Tile FPGA IP Design Ex کان دستاويز جو عنوان تبديل ڪيو ويوampلي يوزر گائيڊ لاءِ F-Tile DisplayPort Intel FPGA IP Design Exampلي يوزر گائيڊ. • فعال AXIS وڊيو ڊيزائن Example variant. • اسٽيٽڪ ريٽ ڊيزائن کي هٽايو ۽ ان کي ملٽي ريٽ ڊيزائن Ex سان تبديل ڪيوampلي. • DisplayPort Intel FPGA IP ڊيزائن Ex ۾ نوٽ هٽايو ويوample Quick Start Guide جيڪو چوي ٿو Intel Quartus Prime 21.4 سافٽ ويئر ورزن صرف سپورٽ ڪري ٿو ابتدائي ڊيزائن Examples. • ڊاريڪٽري جي جوڙجڪ جي شڪل کي درست شڪل سان تبديل ڪيو. • شامل ڪيو ويو سيڪشن Regenerating ELF File ڊزائين کي گڏ ڪرڻ ۽ جانچڻ جي تحت. • اضافي هارڊويئر شامل ڪرڻ لاءِ هارڊويئر ۽ سافٽ ويئر گهربل سيڪشن کي اپڊيٽ ڪيو گهرجون. |
| 2021.12.13 | 21. | 20.0.0 | شروعاتي ڇڏڻ. |
Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن.
* ٻيا نالا ۽ برانڊ ٻين جي ملڪيت جي طور تي دعوي ڪري سگھن ٿا.
ISO 9001:2015 رجسٽر ٿيل
آن لائين ورجن
موٽ موڪليو
يو جي-20347
ID: 709308
نسخو: 2022.09.02
دستاويز / وسيلا
 |
Intel F-Tile DisplayPort FPGA IP ڊيزائن Example [pdf] استعمال ڪندڙ ھدايت F-Tile DisplayPort FPGA IP ڊيزائن Example, F-Tile DisplayPort, DisplayPort, FPGA IP Design Exampلي، IP ڊيزائن Example، UG-20347، 709308 |
