intel AN 522 нь дэмжигдсэн FPGA төхөөрөмжийн гэр бүлүүдэд автобусны LVDS интерфейсийг хэрэгжүүлэх

Автобус LVDS (BLVDS) нь LVDS цэгээс цэг рүү харилцах боломжийг олон цэгийн тохиргоонд өргөжүүлдэг. Multipoint BLVDS нь олон цэгийн арын самбарын хэрэглээний үр дүнтэй шийдлийг санал болгодог.

Intel FPGA төхөөрөмжүүдэд BLVDS хэрэгжүүлэх дэмжлэг

Та жагсаасан I/O стандартуудыг ашиглан эдгээр Intel төхөөрөмжүүдэд BLVDS интерфейсийг хэрэгжүүлэх боломжтой.

Жич:
Эдгээр төхөөрөмжүүдийн программчлагдах хөтчийн хүч чадал, эргэлтийн хурдны онцлогууд нь танд олон цэгийн системийг хамгийн их гүйцэтгэлтэй болгох боломжийг олгодог. Дэмжигдсэн өгөгдлийн хамгийн дээд хурдыг тодорхойлохын тулд өөрийн системийн тохиргоо болон програм дээр үндэслэн симуляци эсвэл хэмжилт хийнэ үү.
BLVDS дууссанview 4-р хуудсанд
Intel төхөөрөмжүүдийн BLVDS технологи 6-р хуудас
BLVDS-ийн эрчим хүчний хэрэглээ 9-р хуудас
BLVDS Design Examp10 -р хуудсан дээр
Гүйцэтгэлийн шинжилгээ 17-р хуудас
AN 522-д зориулсан баримт бичгийн засварын түүх: Дэмжигдсэн Intel FPGA төхөөрөмжийн гэр бүлд автобусны LVDS интерфейсийг хэрэгжүүлэх нь 25-р хуудас
Холбогдох мэдээлэл
Intel FPGA төхөөрөмжүүдийн BLVDS интерфейсийн I/O стандартууд 7-р хуудас

BLVDS дууссанview

Ердийн олон цэгийн BLVDS систем нь автобусанд холбогдсон хэд хэдэн дамжуулагч ба хүлээн авагч хосоос (дамжуулах төхөөрөмж) бүрдэнэ.
Олон цэгийн BLVDSӨмнөх зураг дээрх тохиргоо нь хоёр чиглэлтэй хагас дуплекс харилцаа холбоог хангаж, харилцан холболтын нягтралыг багасгадаг. Аливаа дамжуулагч нь дамжуулагчийн үүргийг гүйцэтгэж, үлдсэн дамжуулагч нь хүлээн авагчийн үүргийг гүйцэтгэдэг (нэг удаад зөвхөн нэг дамжуулагч идэвхтэй байж болно). Автобусанд жолоочийн маргаанаас зайлсхийхийн тулд протокол эсвэл техник хангамжийн шийдлээр дамжуулан автобусны хөдөлгөөний хяналтыг ихэвчлэн шаарддаг. Олон цэгийн BLVDS-ийн гүйцэтгэлд автобусны багтаамжийн ачаалал болон төгсгөл ихээхэн нөлөөлдөг.
Дизайнтай холбоотой анхаарах зүйлс
Сайн олон цэгийн загвар нь илүү сайн дохионы бүрэн бүтэн байдлыг олж авахын тулд автобусны багтаамжийн ачаалал ба төгсгөлийг харгалзан үзэх ёстой. Бага зүү багтаамжтай дамжуулагч, бага багтаамжтай холбогчийг сонгож, уртыг богино байлгах замаар ачааллын багтаамжийг багасгаж болно. Олон цэгийн BLVDS дизайныг анхаарч үзэх нэг зүйл бол бүрэн ачаалалтай автобусны үр дүнтэй дифференциал эсэргүүцэл ба автобусаар дамжин тархах саатал юм. Олон цэгийн BLVDS-ийн дизайны бусад анхаарах зүйлд бүтэлгүйтлийн аюулгүй хэвийлт, холбогчийн төрөл ба холболт, ПХБ-ийн автобусны байршлын байршил, драйверийн захын хурдны үзүүлэлтүүд орно.
Үр дүнтэй эсэргүүцэл
Үр дүнтэй эсэргүүцэл нь автобусны ул мөрийн эсэргүүцлийн Zo ба автобусны багтаамжийн ачааллаас хамаарна. Холбогч, залгах карт дээрх stub, сав баглаа боодол, хүлээн авагчийн оролтын багтаамж зэрэг нь багтаамжийн ачаалалд хувь нэмэр оруулдаг бөгөөд энэ нь автобусны үр дүнтэй эсэргүүцлийг бууруулдаг.
Тэгшитгэл 1. Эффектийн дифференциал эсэргүүцлийн тэгшитгэл
Ачаалагдсан автобусны (Zeff) үр дүнтэй дифференциал эсэргүүцлийг ойролцоогоор тооцоолохын тулд энэ тэгшитгэлийг ашиглана уу.Хаана:

• Zdiff (Ω) ≈ 2 × Zo = автобусны дифференциал шинж чанарын эсэргүүцэл
•  Co (pF/inch) = автобусны уртын нэгжид ногдох шинж чанарын багтаамж
• CL (pF) = ачаалал бүрийн багтаамж
•  N = автобусны ачааллын тоо
•  H (инч) = d × N = автобусны нийт урт
•  d (инч) = залгаастай карт бүрийн хоорондох зай
•  Cd (pF/inch) = CL/d = автобусны уртын нэгжид хуваарилагдсан багтаамж

Ачааллын багтаамжийн өсөлт эсвэл залгах картуудын хоорондох зай ойртох нь үр дүнтэй эсэргүүцлийг бууруулдаг. Системийн гүйцэтгэлийг оновчтой болгохын тулд бага багтаамжтай дамжуулагч болон холбогчийг сонгох нь чухал юм. Холбогч болон дамжуулагчийн оролт гаралтын зүү хоорондын хүлээн авагчийн урт тус бүрийг аль болох богино байлгах хэрэгтэй.
Нормчилсан үр дүнтэй эсэргүүцэл Cd/Co
Энэ зураг нь тархсан багтаамжийн хэвийн үр дүнтэй эсэргүүцэл дээр үзүүлэх нөлөөг харуулж байна.Өгөгдөл нь хоёр чиглэлд урсах үед автобусны төгсгөл бүрт зогсоох шаардлагатай. Автобусны тусгал болон дуугаралтыг багасгахын тулд та төгсгөлийн эсэргүүцлийг үр дүнтэй эсэргүүцэлтэй тааруулах ёстой. Cd/Co = 3-тай системийн хувьд үр дүнтэй эсэргүүцэл нь Zdiff-ээс 0.5 дахин их байна. Автобусанд давхар төгсгөлтэй бол жолооч Zdiff-ээс 0.25 дахин их ачааллыг хардаг; улмаар хүлээн авагчийн оролтууд дээрх дохионы хэлбэлзэл болон ялгавартай дуу чимээний хязгаарыг бууруулдаг (хэрэв стандарт LVDS драйвер ашигладаг бол). BLVDS драйвер нь ижил хэмжээтэй хүрэхийн тулд хөтөчийн гүйдлийг нэмэгдүүлэх замаар энэ асуудлыг шийддэгtage хүлээн авагчийн оролтууд дээр савлуур.
Тархалтын саатал
Тархалтын саатал (tPD = Zo × Co) нь нэгж урт тутамд дамжуулах шугамаар дамжин өнгөрөх хугацааны саатал юм. Энэ нь шинж чанарын эсэргүүцэл ба шинж чанараас хамаарна
автобусны багтаамж.
Үр дүнтэй тархалтын саатал
Ачаалал ихтэй автобусны хувьд үр дүнтэй тархалтын саатлыг энэ тэгшитгэлээр тооцоолж болно. Та драйвер А-аас В хүлээн авагч руу дохио тархах хугацааг tPDEFF × A драйвер ба хүлээн авагч B хоорондох шугамын уртаар тооцоолж болно.

Intel төхөөрөмжүүдийн BLVDS технологи

Дэмжигдсэн Intel төхөөрөмжүүдийн хувьд BLVDS интерфэйс нь 1.8 В (Intel Arria 10 ба Intel Cyclone 10 GX төхөөрөмжүүд) эсвэл 2.5 В (бусад дэмжигдсэн төхөөрөмжүүд) VCCIO-оор тэжээгддэг ямар ч мөр, баганын I/ банкуудад дэмжигддэг. Эдгээр I/O банкуудад интерфэйс нь дифференциал оролт/гаралтын зүү дээр дэмжигддэг боловч тусгай цагны оролт эсвэл гаралтын зүү дээр биш юм. Гэсэн хэдий ч Intel Arria 10 болон Intel Cyclone 10 GX төхөөрөмжүүдэд BLVDS интерфэйсийг ерөнхий I/O болгон ашигладаг тусгай цагны зүү дээр дэмждэг.

•  BLVDS дамжуулагч нь урвуу байдлаар програмчлагдсан хоёр дахь гаралтын буфертэй нэг төгсгөлтэй хоёр гаралтын буфер ашигладаг.
•  BLVDS хүлээн авагч нь тусгай зориулалтын LVDS оролтын буфер ашигладаг.

Дэмжигдсэн төхөөрөмжүүдийн BLVDS I/O буферХэрэглээний төрлөөс хамааран өөр өөр оролт эсвэл гаралтын буфер ашиглах:

• Multidrop програм - төхөөрөмж нь драйвер эсвэл хүлээн авагчийн үйл ажиллагаанд зориулагдсан эсэхээс хамааран оролт эсвэл гаралтын буферийг ашиглана.
• Олон цэгийн програм-гаралтын буфер ба оролтын буфер нь ижил оролт гаралтын зүүг хуваалцдаг. LVDS гаралтын буфер дохио илгээхгүй байх үед түүнийг гурван төлөвт оруулахын тулд гаралтыг идэвхжүүлэх (oe) дохио шаардлагатай.
•  Гаралтын буферийн чип дээрх цуврал төгсгөлийг (RS OCT) бүү идэвхжүүл.
• Залгуурын карт дээрх stub-д эсэргүүцэл тааруулахын тулд гаралтын буфер дээр гадны резисторуудыг ашиглана.
• Дифференциал оролтын буферийн чип дээрх дифференциал төгсгөлийг (RD OCT) идэвхжүүлж болохгүй, учир нь автобусны төгсгөлийг ихэвчлэн автобусны хоёр төгсгөлд гаднах төгсгөлийн резистор ашиглан гүйцэтгэдэг.

Intel FPGA төхөөрөмжүүдийн BLVDS интерфейсийн I/O стандартууд
Та холбогдох I/O стандартууд болон дэмжигдсэн Intel төхөөрөмжүүдийн одоогийн хүч чадлын шаардлагыг ашиглан BLVDS интерфейсийг хэрэгжүүлэх боломжтой.
Дэмжигдсэн Intel төхөөрөмжүүдийн BLVDS интерфейсийн I/O стандарт ба онцлогуудын дэмжлэг

1.  DIFFIO_TX зүү нь жинхэнэ LVDS дифференциал хүлээн авагчийг дэмждэггүй.

Дэлгэрэнгүй мэдээллийг холбогдох мэдээллийн хэсэгт жагсаасан төхөөрөмжийн холбогдох баримт бичгээс авна уу.

• Тэмдэглэгээний хуваарилалтын талаарх мэдээллийг төхөөрөмжийн залгах хэсгээс үзнэ үү files.
• I/O стандартын онцлогуудыг төхөөрөмжийн гарын авлагын I/O бүлгээс үзнэ үү.
•  Цахилгааны техникийн үзүүлэлтүүдийг төхөөрөмжийн өгөгдлийн хуудас эсвэл тогтмол гүйдлийн болон сэлгэн залгах шинж чанарын баримт бичигт харна уу.

Холбогдох мэдээлэл

•  Intel Stratix 10 Pin-Out Files
•  Stratix V Pin-Out Files
• Stratix IV Pin-Out Files
•  Stratix III төхөөрөмжийн залгуур гаралт Files
•  Intel Arria 10 төхөөрөмжийн залгуур гаралт Files
•  Arria V төхөөрөмжийн залгах Files
•  Arria II GX төхөөрөмжийн залгуур гаралт Files
• Intel Cyclone 10 GX Device Pin-Out Files
• Intel Cyclone 10 LP Device Pin-Out Files
• Cyclone V төхөөрөмжийн залгах Files
•  Циклон IV төхөөрөмжийн залгах Files
• Cyclone III төхөөрөмжийн залгах Files
• Intel MAX 10 төхөөрөмжийн залгуур гаралт Files
• Intel Stratix 10 ерөнхий зориулалтын оролт гаралтын хэрэглэгчийн гарын авлага
•  Stratix V төхөөрөмжүүдийн оролт/гаралтын онцлогууд
•  Stratix IV төхөөрөмж дээрх оролт гаралтын онцлогууд
•  Stratix III төхөөрөмжийн оролт гаралтын онцлогууд
• Stratix V төхөөрөмжүүдийн оролт/гаралтын онцлогууд
•  Stratix IV төхөөрөмж дээрх оролт гаралтын онцлогууд
•  Stratix III төхөөрөмжийн оролт гаралтын онцлогууд
•  Intel Arria 10 төхөөрөмжүүдийн оролт ба өндөр хурдны оролт гаралт
•  Arria V төхөөрөмжүүдийн оролт гаралтын онцлогууд
• Arria II төхөөрөмжүүдийн оролт/гаралтын онцлогууд
•  Intel Cyclone 10 GX төхөөрөмжүүдийн оролт/гаралт ба өндөр хурдны оролт/гаралт
•  Intel Cyclone 10 LP төхөөрөмжүүдийн оролт/гаралт ба өндөр хурдны оролт/гаралт
• Cyclone V төхөөрөмжүүдийн оролт/гаралтын онцлогууд
• Циклон IV төхөөрөмжүүдийн оролт гаралтын онцлогууд
•  Циклон III төхөөрөмжийн гэр бүлийн оролт/гаралтын онцлогууд
• Intel MAX 10 ерөнхий зориулалтын оролт гаралтын хэрэглэгчийн гарын авлага
•  Intel Stratix 10 төхөөрөмжийн мэдээллийн хуудас
• Stratix V төхөөрөмжийн мэдээллийн хуудас
•  Stratix IV төхөөрөмжүүдийн тогтмол гүйдлийн болон шилжих шинж чанарууд
•  Stratix III төхөөрөмжийн мэдээллийн хуудас: DC ба сэлгэн залгах шинж чанарууд
•  Intel Arria 10 төхөөрөмжийн мэдээллийн хуудас
•  Arria V төхөөрөмжийн мэдээллийн хуудас
• Arria II төхөөрөмжүүдийн төхөөрөмжийн мэдээллийн хуудас
• Intel Cyclone 10 GX төхөөрөмжийн мэдээллийн хуудас
•  Intel Cyclone 10 LP төхөөрөмжийн мэдээллийн хуудас
•  Cyclone V төхөөрөмжийн мэдээллийн хуудас
•  Циклон IV төхөөрөмжийн мэдээллийн хуудас
• Cyclone III төхөөрөмжийн мэдээллийн хуудас
• Intel MAX 10 төхөөрөмжийн мэдээллийн хуудас

BLVDS эрчим хүчний хэрэглээ

• Загвараа төхөөрөмжид хэрэгжүүлэхээсээ өмнө BLVDS I/O-ийн эрчим хүчний хэрэглээний тооцоолсон хэмжээг авахын тулд дэмждэг төхөөрөмждөө Excel-д суурилсан EPE ашиглана уу.
•  Оролтын болон хоёр чиглэлтэй пинүүдийн хувьд BLVDS оролтын буфер үргэлж идэвхждэг. BLVDS оролтын буфер нь автобусанд шилжих үйл ажиллагаа байгаа тохиолдолд эрчим хүч зарцуулдаг (жишээ ньample, бусад дамжуулагч нь өгөгдөл илгээж, хүлээн авч байгаа боловч Cyclone III төхөөрөмж нь зориулалтын хүлээн авагч биш юм).
•  Хэрэв та BLVDS-ийг multidrop-д оролтын буфер болгон эсвэл олон цэгийн програмуудад хоёр чиглэлтэй буфер болгон ашигладаг бол Intel нь зөвхөн Intel төхөөрөмжийн BLVDS оролтын буферт зориулагдсан үйлдлүүд биш, автобус дээрх бүх үйлдлийг багтаасан сэлгэх хурдыг оруулахыг зөвлөж байна.

ExampEPE дахь BLVDS I/O Data Entry-ийн le
Энэ зураг нь Cyclone III EPE дахь BLVDS I/O оруулгыг харуулж байна. Бусад дэмжигдсэн Intel төхөөрөмжүүдийн EPE-д оролт/гаралтын стандартыг сонгохын тулд холбогдох мэдээллийг үзнэ үү.Дизайнаа хийж дууссаны дараа BLVDS I/O чадлын шинжилгээг үнэн зөв хийхийн тулд Intel Quartus Prime Power Analyzer хэрэгслийг ашиглахыг Intel зөвлөж байна. Power Analyzer хэрэгсэл нь байршил, маршрут дууссаны дараа дизайны онцлогт үндэслэн хүчийг тооцдог. Power Analyzer хэрэгсэл нь хэрэглэгчийн оруулсан, симуляциас үүдэлтэй, тооцоолсон дохионы үйлдлүүдийг хослуулан ашигладаг бөгөөд энэ нь нарийвчилсан хэлхээний загваруудтай хослуулан эрчим хүчний маш нарийн тооцооллыг өгдөг.
Холбогдох мэдээлэл

• Эрчим хүчний шинжилгээний бүлэг, Intel Quartus Prime Pro Edition гарын авлага
  Intel Stratix 10, Intel Arria 10, Intel Cyclone 10 GX төхөөрөмжүүдийн гэр бүлд зориулсан Intel Quartus Prime Pro Edition Power Analyzer хэрэгслийн талаар нэмэлт мэдээлэл өгнө.
• Эрчим хүчний шинжилгээний бүлэг, Intel Quartus Prime стандарт хувилбарын гарын авлага
  Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III, болон Intel-д зориулсан Intel Quartus Prime Standard Edition Power Analyzer хэрэгслийн талаар нэмэлт мэдээлэл өгнө. MAX 10 төхөөрөмжийн гэр бүл.
• Эрт эрчим хүчний тооцоологч (EPE) болон эрчим хүчний анализаторын хуудас
  EPE болон Intel Quartus Prime Power Analyzer хэрэгслийн талаар нэмэлт мэдээлэл өгнө.
• Дэмжигдсэн Intel FPGA төхөөрөмжийн гэр бүлүүдэд автобусны LVDS интерфейсийг хэрэгжүүлэх нь 3-р хуудас
  BLVDS эрчим хүчний хэрэглээг тооцоолохын тулд EPE-д сонгох оролт/гаралтын стандартуудыг жагсаав.

BLVDS Design Example
Дизайны өмнөхample нь Intel Quartus Prime програм хангамжийн холбогдох ерөнхий зориулалтын I/O (GPIO) IP цөм бүхий дэмжигдсэн төхөөрөмжүүдэд BLVDS I/O буферийг хэрхэн үүсгэхийг харуулж байна.

•  Intel Stratix 10, Intel Arria 10, Intel Cyclone 10 GX төхөөрөмжүүд нь GPIO Intel FPGA IP цөмийг ашигладаг.
•  Intel MAX 10 төхөөрөмжүүд—GPIO Lite Intel FPGA IP цөмийг ашиглана.
•  Бусад бүх дэмжигдсэн төхөөрөмжүүд—ALTIOBUF IP цөмийг ашиглана.

Та дизайны өмнөх хувилбарыг татаж авах боломжтойampХолбогдох мэдээлэл дэх холбоосоос le. BLVDS I/O буферийн хувьд Intel дараах зүйлсийг санал болгож байна:

•  Дифференциал горимыг асаасан үед GPIO IP цөмийг хоёр чиглэлтэй горимд хэрэгжүүлээрэй.
•  Оролт/гаралтын стандартыг хоёр чиглэлтэй тээглүүрүүдэд оноох:
•  BLVDS—Intel Cyclone 10 LP, Cyclone IV, Cyclone III, Intel MAX 10 төхөөрөмжүүд.
•  Дифференциал SSTL-2 Ангилал I буюу Ангилал II—Stratix V, Stratix IV, Stratix III, Arria V, Arria II, болон Cyclone V төхөөрөмжүүд.
• Дифференциал SSTL-18 Ангилал I буюу Ангилал II—Intel Stratix 10, Intel Arria 10, Intel Cyclone 10 GX төхөөрөмжүүд.

Бичих, унших үйлдлүүдийн үед оролт эсвэл гаралтын буферийн ажиллагаа

• Oe порт нь нэг төгсгөлтэй гаралтын буферийг идэвхжүүлэх эсвэл идэвхгүй болгохын тулд төхөөрөмжийн цөмөөс oe дохиог хүлээн авдаг.
•  Унших ажиллагааны явцад гаралтын буферийг гурван төлөвт оруулахын тулд oe дохиог бага байлгана.
•  AND хаалганы үүрэг нь дамжуулагдсан дохиог төхөөрөмжийн цөм рүү буцаан орохыг зогсоох явдал юм. Дифференциал оролтын буфер үргэлж идэвхждэг.

Холбогдох мэдээлэл

•  I/O Buffer (ALTIOBUF) IP үндсэн хэрэглэгчийн гарын авлага
•  GPIO IP үндсэн хэрэглэгчийн гарын авлага
•  Intel MAX 10 I/O хэрэгжүүлэх гарын авлага
• Intel FPGA IP цөмүүдийн танилцуулга
• Дизайн ExampAN 522-д зориулсан les

Intel Quartus Prime дизайныг өгдөгampЭнэ хэрэглээний тэмдэглэлд ашигласан les.
Дизайн Example Intel Stratix 10 төхөөрөмжүүдийн удирдамж
Эдгээр алхмуудыг зөвхөн Intel Stratix 10 төхөөрөмжид ашиглах боломжтой. Та GPIO Intel FPGA IP цөмийг ашиглаж байгаа эсэхээ шалгаарай.

1. Хоёр чиглэлтэй оролт гаралтын буферийг дэмжих боломжтой GPIO Intel FPGA IP цөмийг үүсгэнэ үү:
   • а. GPIO Intel FPGA IP цөмийг үүсгэнэ үү.
   • б. Өгөгдлийн чиглэлээс Bidir-ийг сонгоно уу.
   • в. Өгөгдлийн өргөн хэсэгт 1 гэж оруулна.
   • г. Дифференциал буфер ашиглахыг асаана уу.
   • д. Бүртгүүлэх горимд аль нь ч биш гэдгийг сонгоно уу.
2. Дараах зурагт үзүүлсэн шиг модулиуд болон оролт гаралтын портуудыг холбоно уу.
   Оролт гаралтын портуудын холболт Жишээ ньampIntel Stratix 10 төхөөрөмжүүдэд зориулсан le
3. Assignment Editor-д дараах зурагт үзүүлсэн шиг холбогдох I/O стандартыг оноож өгнө үү. Та мөн одоогийн хүч чадал, эргэлтийн хурдны сонголтыг тохируулж болно. Үгүй бол Intel Quartus Prime програм хангамж нь анхдагч тохиргоог авдаг.
   Intel Stratix 10 төхөөрөмжүүдийн Intel Quartus Prime даалгавар засварлагч дахь BLVDS I/O даалгавар
4. ModelSim* – Intel FPGA Edition программ хангамжийг ашиглан функциональ симуляцийг эмхэтгэж, гүйцэтгэнэ.

Холбогдох мэдээлэл

• ModelSim - Intel FPGA Edition програм хангамжийн дэмжлэг
  ModelSim – Intel FPGA Edition программ хангамжийн талаар нэмэлт мэдээлэл өгөх ба суулгах, ашиглах, алдааг олж засварлах зэрэг сэдвүүдийн янз бүрийн холбоосыг агуулсан.
• Intel FPGA төхөөрөмжүүдийн BLVDS интерфейсийн I/O стандартууд 7-р хуудас
  BLVDS програмуудад зориулсан дэмжигдсэн Intel FPGA төхөөрөмжүүдэд гараар оноож болох зүү болон I/O стандартуудыг жагсаав.
• Дизайн ExampAN 522-д зориулсан les
  Intel Quartus Prime дизайныг өгдөгampЭнэ хэрэглээний тэмдэглэлд ашигласан les.

Дизайн Example Intel Arria 10 төхөөрөмжүүдийн удирдамж
Эдгээр алхмуудыг зөвхөн Intel Quartus Prime Standard Edition ашигладаг Intel Arria 10 төхөөрөмжүүдэд ашиглах боломжтой. Та GPIO Intel FPGA IP цөмийг ашиглаж байгаа эсэхээ шалгаарай.

1. StratixV_blvds.qar-г нээнэ үү file Stratix V загварыг импортлохын тулд өмнөхampIntel Quartus Prime Standard Edition программ хангамж руу оруулна уу.
2. Дизайныг шилжүүлээрэйampGPIO Intel FPGA IP цөмийг ашиглахын тулд:
   • а. Цэсээс Project ➤ Upgrade IP Components командыг сонгоно.
   • б. "ALIOBUF" дээр давхар товшино уу.
     ALTIOBUF IP цөмд зориулсан MegaWizard Plug-In Manager цонх гарч ирнэ.
   • в. Тохирох төсөл/өгөгдмөл тохиргоог унтраа.
   • г. Одоогоор сонгосон төхөөрөмжийн бүлгээс Arria 10-г сонгоно уу.
   • д. Finish дээр дараад дахин Finish дээр дарна уу.
   • е. Гарч ирэх харилцах цонхонд OK дарна уу.
     Intel Quartus Prime Pro Edition програм хангамж нь шилжих процессыг гүйцэтгэж, дараа нь GPIO IP параметрийн засварлагчийг харуулна.
3. Хоёр чиглэлтэй оролт гаралтын буферийг дэмжихийн тулд GPIO Intel FPGA IP цөмийг тохируулна уу:
   • а. Өгөгдлийн чиглэлээс Bidir-ийг сонгоно уу.
   • б. Data width хэсэгт 1 гэж оруулна.
   • в. Дифференциал буфер ашиглахыг асаана уу.
   • г. Finish дээр дарж, IP цөмийг үүсгэнэ үү.
4. Дараах зурагт үзүүлсэн шиг модулиуд болон оролт гаралтын портуудыг холбоно уу.
   Оролт гаралтын портуудын холболт Жишээ ньampIntel Arria 10 төхөөрөмжүүдэд зориулсан le
5. Assignment Editor-д дараах зурагт үзүүлсэн шиг холбогдох I/O стандартыг оноож өгнө үү. Та мөн одоогийн хүч чадал, эргэлтийн хурдны сонголтыг тохируулж болно. Үгүй бол Intel Quartus Prime Standard Edition программ хангамж нь Intel Arria 10 төхөөрөмжүүдийн өгөгдмөл тохиргоог авч үздэг - Дифференциал SSTL-18 Ангилал I эсвэл II Ангилал I/O стандарт.
   Intel Arria 10 төхөөрөмжүүдийн Intel Quartus Prime даалгавар засварлагч дахь BLVDS I/O даалгаварЖич:
   Intel Arria 10 төхөөрөмжүүдийн хувьд та LVDS пинүүдийн p болон n pin байршлыг томилох засварлагчаар гараар зааж өгч болно.
6. ModelSim – Intel FPGA Edition программ хангамжийг ашиглан функциональ симуляцийг эмхэтгэж, гүйцэтгэнэ.

Холбогдох мэдээлэл

• ModelSim - Intel FPGA Edition програм хангамжийн дэмжлэг
  ModelSim – Intel FPGA Edition программ хангамжийн талаар нэмэлт мэдээлэл өгөх ба суулгах, ашиглах, алдааг олж засварлах зэрэг сэдвүүдийн янз бүрийн холбоосыг агуулсан.
• Intel FPGA төхөөрөмжүүдийн BLVDS интерфейсийн I/O стандартууд 7-р хуудас
  BLVDS програмуудад зориулсан дэмжигдсэн Intel FPGA төхөөрөмжүүдэд гараар оноож болох зүү болон I/O стандартуудыг жагсаав.
• Дизайн ExampAN 522-д зориулсан les
  Intel Quartus Prime дизайныг өгдөгampЭнэ хэрэглээний тэмдэглэлд ашигласан les.

Дизайн Example Intel MAX 10 төхөөрөмжүүдийн удирдамж
Эдгээр алхмуудыг зөвхөн Intel MAX 10 төхөөрөмжид ашиглах боломжтой. Та GPIO Lite Intel FPGA IP цөмийг ашиглаж байгаа эсэхээ шалгаарай.

1. Хоёр чиглэлтэй оролт гаралтын буферийг дэмжих боломжтой GPIO Lite Intel FPGA IP цөмийг үүсгэнэ үү:
   • а. GPIO Lite Intel FPGA IP цөмийг үүсгэнэ үү.
   • б. Өгөгдлийн чиглэлээс Bidir-ийг сонгоно уу.
   • в. Өгөгдлийн өргөн хэсэгт 1 гэж оруулна.
   • г. Псевдо дифференциал буфер ашиглахыг идэвхжүүлнэ үү.
   • д. Бүртгэлийн горимд Bypass-г сонгоно уу.
2. Дараах зурагт үзүүлсэн шиг модулиуд болон оролт гаралтын портуудыг холбоно уу.
    Оролт гаралтын портуудын холболт Жишээ ньampIntel MAX 10 төхөөрөмжүүдэд зориулсан le
3. Assignment Editor-д дараах зурагт үзүүлсэн шиг холбогдох I/O стандартыг оноож өгнө үү. Та мөн одоогийн хүч чадал, эргэлтийн хурдны сонголтыг тохируулж болно. Үгүй бол Intel Quartus Prime програм хангамж нь анхдагч тохиргоог авдаг.
   Intel MAX 10 төхөөрөмжүүдийн Intel Quartus Prime даалгавар засварлагч дахь BLVDS I/O даалгавар
4. ModelSim – Intel FPGA Edition программ хангамжийг ашиглан функциональ симуляцийг эмхэтгэж, гүйцэтгэнэ.

Холбогдох мэдээлэл

• ModelSim - Intel FPGA Edition програм хангамжийн дэмжлэг
  ModelSim – Intel FPGA Edition программ хангамжийн талаар нэмэлт мэдээлэл өгөх ба суулгах, ашиглах, алдааг олж засварлах зэрэг сэдвүүдийн янз бүрийн холбоосыг агуулсан.
• Intel FPGA төхөөрөмжүүдийн BLVDS интерфейсийн I/O стандартууд 7-р хуудас
  BLVDS програмуудад зориулсан дэмжигдсэн Intel FPGA төхөөрөмжүүдэд гараар оноож болох зүү болон I/O стандартуудыг жагсаав.
• Дизайн ExampAN 522-д зориулсан les
  Intel Quartus Prime дизайныг өгдөгampЭнэ хэрэглээний тэмдэглэлд ашигласан les.

Дизайн Example Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10-аас бусад бүх дэмжигдсэн төхөөрөмжүүдийн удирдамж

Эдгээр алхмууд нь Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10-аас бусад дэмжигдсэн бүх төхөөрөмжид хамаарна. ALTIOBUF IP цөмийг ашиглаж байгаа эсэхээ шалгаарай.

1.  Хоёр чиглэлтэй оролт, гаралтын буферийг дэмжих боломжтой ALTIOBUF IP цөмийг үүсгэнэ үү:
   • а. ALTIOBUF IP цөмийг үүсгэнэ үү.
   • б. Модулийг хоёр чиглэлтэй буфер болгон тохируулна уу.
   • в. Хэмжээ үүсгэх буферийн тоо хэд вэ гэсэн хэсэгт 1 гэж оруулна.
   • г. Дифференциал горимыг ашиглана уу.
2. Дараах зурагт үзүүлсэн шиг модулиуд болон оролт гаралтын портуудыг холбоно уу.
    Оролт гаралтын портуудын холболт Жишээ ньampIntel Arria 10, Intel Cyclone 10 GX, Intel MAX 10 төхөөрөмжүүдээс бусад бүх дэмжигдсэн төхөөрөмжүүдэд зориулагдсан.
3. Assignment Editor-д дараах зурагт үзүүлсэн шиг холбогдох I/O стандартыг төхөөрөмжийнхөө дагуу оноож өгнө үү. Та мөн одоогийн хүч чадал, эргэлтийн хурдны сонголтыг тохируулж болно. Үгүй бол Intel Quartus Prime програм хангамж нь анхдагч тохиргоог авдаг.
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III, болон Cyclone III LS төхөөрөмжүүд нь дараах зурагт үзүүлсэн шиг хоёр чиглэлтэй p болон n тээглүүрүүдийн BLVDS I/O стандарт юм.
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II болон Cyclone V төхөөрөмжүүд—Дифференциал SSTL-2 Ангилал I буюу II ангиллын I/O стандарт.
     Intel Quartus Prime даалгавар засварлагч дахь BLVDS I/O даалгаварЖич: Та Даалгавар засварлагчийн тусламжтайгаар дэмжигдсэн төхөөрөмж бүрийн p болон n зүү байршлыг хоёуланг нь гараар оноож болно. Дэмжигдсэн төхөөрөмжүүд болон гараар тохируулах боломжтой тээглүүрүүдийн талаар холбогдох мэдээллийг үзнэ үү.
4. ModelSim – Intel FPGA Edition программ хангамжийг ашиглан функциональ симуляцийг эмхэтгэж, гүйцэтгэнэ.

ExampФункциональ загварчлалын үр дүнгийн le
Oe дохиог баталгаажуулах үед BLVDS бичих үйлдлийн горимд байна. Oe дохио идэвхгүй болсон үед BLVDS унших горимд байна.Жич:
Verilog HDL ашиглан загварчлал хийхийн тулд та холбогдох загварт багтсан blvds_tb.v testbench ашиглаж болно.ample.
Холбогдох мэдээлэл

• ModelSim - Intel FPGA Edition програм хангамжийн дэмжлэг
  ModelSim – Intel FPGA Edition программ хангамжийн талаар нэмэлт мэдээлэл өгөх ба суулгах, ашиглах, алдааг олж засварлах зэрэг сэдвүүдийн янз бүрийн холбоосыг агуулсан.
• Intel FPGA төхөөрөмжүүдийн BLVDS интерфейсийн I/O стандартууд 7-р хуудас
  BLVDS програмуудад зориулсан дэмжигдсэн Intel FPGA төхөөрөмжүүдэд гараар оноож болох зүү болон I/O стандартуудыг жагсаав.
• Дизайн ExampAN 522-д зориулсан les
  Intel Quartus Prime дизайныг өгдөгampЭнэ хэрэглээний тэмдэглэлд ашигласан les.

Гүйцэтгэлийн шинжилгээ

Олон цэгийн BLVDS гүйцэтгэлийн шинжилгээ нь автобусны зогсолт, ачаалал, жолооч ба хүлээн авагчийн шинж чанар, жолоочоос хүлээн авагчийн байршлын системд үзүүлэх нөлөөг харуулдаг. Та өгөгдсөн BLVDS загварыг ашиглаж болноampолон цэгийн програмын гүйцэтгэлд дүн шинжилгээ хийх:

•  Cyclone III BLVDS дизайн өмнөхample-энэ загвар өмнөхample нь бүх дэмжигдсэн Stratix, Arria болон Cyclone төхөөрөмжүүдийн цувралд хамаарна. Intel Arria 10 эсвэл Intel Cyclone 10 GX төхөөрөмжийн гэр бүлийн хувьд та дизайны өмнөх хувилбарыг шилжүүлэх шаардлагатай.ampТа үүнийг ашиглахаасаа өмнө эхлээд тухайн төхөөрөмжийн гэр бүлд хандана уу.
• Intel MAX 10 BLVDS дизайн өмнөхample-энэ загвар өмнөхample нь Intel MAX 10 төхөөрөмжийн гэр бүлд хамаарна.
• Intel Stratix 10 BLVDS дизайн өмнөхample-энэ загвар өмнөхample нь Intel Stratix 10 төхөөрөмжийн гэр бүлд хамаарна.

Жич:
Энэ хэсгийн олон цэгийн BLVDS-ийн гүйцэтгэлийн шинжилгээ нь HyperLynx* дээрх Cyclone III BLVDS оролт/гаралтын буферийн мэдээллийн тодорхойлолт (IBIS) загварын симуляцид суурилсан болно.
Intel нь эдгээр Intel IBIS загваруудыг симуляцид ашиглахыг зөвлөж байна:

• Stratix III, Stratix IV болон Stratix V төхөөрөмжүүд—төхөөрөмжид зориулагдсан дифференциал SSTL-2 IBIS загвар
• Intel Stratix 10, Intel Arria 10(2) болон Intel Cyclone 10 GX төхөөрөмжүүд:
  •  Гаралтын буфер—Дифференциал SSTL-18 IBIS загвар
  • Оролтын буфер—LVDS IBIS загвар

Холбогдох мэдээлэл

• Intel FPGA IBIS загварын хуудас
  Intel FPGA төхөөрөмжийн загваруудыг татаж авах боломжийг олгодог.
•  Дизайн ExampAN 522-д зориулсан les
  Intel Quartus Prime дизайныг өгдөгampЭнэ хэрэглээний тэмдэглэлд ашигласан les.

Системийн тохиргоо

 Cyclone III BLVDS дамжуулагчтай олон цэгийн BLVDS
Энэ зурагт 1 Cyclone III BLVDS дамжуулагч (U10-ээс UXNUMX гэж нэрлэдэг) бүхий олон цэгийн топологийн схемийг харуулж байна.Автобусны дамжуулах шугам нь дараахь шинж чанартай байх ёстой.

•  Туузан шугам
•  50 Ом-ын онцлог эсэргүүцэл
• Нэг инч тутамд 3.6 pF багтаамжтай шинж чанар
•  10 инч урт
• Intel Arria 10 IBIS загварууд нь урьдчилсан загвар бөгөөд Intel IBIS загварт байхгүй. web хуудас. Хэрэв танд эдгээр урьдчилсан Intel Arria 10 IBIS загвар хэрэгтэй бол Intel-тэй холбогдоно уу.
• Автобусны дифференциал эсэргүүцэл нь ойролцоогоор 100 Ом байна
•  Дамжуулагч бүрийн хоорондох зай 1 инч байна
• Автобус хоёр төгсгөлд төгсгөлийн резистор RT-ээр төгссөн

• Анхдагч хөтөчийн хүч 12 мА
• Анхдагчаар удаашруулах хурдны тохиргоо
• Дамжуулагч бүрийн багтаамж 6 pF байна
•  BLVDS дамжуулагч бүрийн стюб нь 1 Ом-ын эсэргүүцэлтэй, нэг инч тутамд 50 pF багтаамжтай 3 инчийн микро зурвас юм.
•  Transceiver тус бүрийн автобус руу холбох багтаамжийг (холбогч, дэвсгэр ба ПХБ-ээр дамжуулан) 2 pF гэж үзнэ.
• Ачаалал бүрийн нийт багтаамж нь ойролцоогоор 11 pF байна

1 инчийн ачааллын зайны хувьд тархсан багтаамж нь инч тутамд 11 pF-тэй тэнцүү байна. Хажуунаас үүссэн тусгалыг багасгах, мөн гарч буй дохиог сулруулах
Драйверын хувьд дамжуулагч бүрийн гаралт дээр 50 Ом резистор RS-тэй тохирч буй эсэргүүцлийг байрлуулна.

Автобусны зогсолт
Хэрэв та автобусны шинж чанарын багтаамж болон тохируулгын нэгжийн уртад хуваарилагдсан багтаамжийг үр дүнтэй дифференциал эсэргүүцлийн тэгшитгэлд орлуулах юм бол бүрэн ачаалалтай автобусны үр дүнтэй эсэргүүцэл нь 52 Ом байна. Дохионы бүрэн бүтэн байдлыг хангахын тулд та RT-ийг 52 Ом-той тааруулах ёстой. Дараах зургууд нь хүлээн авагчийн оролтын зүү дээрх дифференциал долгионы хэлбэрт (VID) таарсан, дутуу, хэт төгсгөлийн нөлөөллийг харуулж байна. Өгөгдлийн хурд нь 100 Mbps байна. Эдгээр тоон дээр дутуу дуусгавар болох (RT = 25 Ом) нь тусгал үүсгэж, дуу чимээний хязгаарыг мэдэгдэхүйц бууруулдаг. Зарим тохиолдолд, дуусгавар дор бүр хүлээн авагчийн босгыг зөрчсөн (VTH = ± 100 мВ). RT-ийг 50 Ом болгож өөрчлөхөд VTH-ийн хувьд дуу чимээний хэмжээ их байх ба тусгал нь үл тоомсорлодог.

Автобус зогссоны нөлөө (U1 дэх жолооч, U2 дахь хүлээн авагч)
Энэ зурагт U1 нь дамжуулагчийн үүрэг гүйцэтгэдэг бөгөөд U2-оос U10 хүртэл хүлээн авагч юм.

Автобус зогссоны нөлөө (U1 дэх жолооч, U10 дахь хүлээн авагч)
Энэ зурагт U1 нь дамжуулагчийн үүрэг гүйцэтгэдэг бөгөөд U2-оос U10 хүртэл хүлээн авагч юм.

Автобус зогссоны нөлөө (U5 дэх жолооч, U6 дахь хүлээн авагч)
Энэ зураг дээр U5 нь дамжуулагч, бусад нь хүлээн авагч юм.

Автобус зогссоны нөлөө (U5 дэх жолооч, U10 дахь хүлээн авагч)
Энэ зураг дээр U5 нь дамжуулагч, бусад нь хүлээн авагч юм.Автобусны жолооч болон хүлээн авагчийн харьцангуй байрлал нь хүлээн авсан дохионы чанарт нөлөөлдөг. Драйверт хамгийн ойр байгаа хүлээн авагч нь дамжуулах шугамын хамгийн муу нөлөөг мэдэрдэг, учир нь энэ байршилд захын хурд хамгийн хурдан байдаг. Жолооч нь автобусны голд байрладаг бол энэ нь улам дорддог.
Жишээ ньample, 16-р хуудасны 20-р зураг болон 18-р хуудасны 21-р зургийг харьцуулна уу. U6 хүлээн авагч дээрх VID (U5 дээрх драйвер) хүлээн авагч U2 (U1 дээрх жолооч) дээрхээс илүү том дуугаралтыг харуулж байна. Нөгөөтэйгүүр, хүлээн авагч нь жолоочоос хол зайд байрлах үед ирмэгийн хурд удааширдаг. Жолооч нь автобусны нэг төгсгөлд (U1.14), хүлээн авагч нь нөгөө төгсгөлд (U1) байрладаг бол хамгийн том өсөлтийн хугацаа нь 10 нс байна.

Бутны урт
Урт урт нь жолоочоос хүлээн авагч хүртэлх нислэгийн хугацааг уртасгаад зогсохгүй ачааллын багтаамжийг ихэсгэдэг бөгөөд энэ нь илүү их тусгал үүсгэдэг.

Бариулын уртыг нэмэгдүүлэх нөлөө (U1-д жолооч, U10-д хүлээн авагч)
Энэ зураг нь тулгуурын уртыг нэг инчээс хоёр инч хүртэл нэмэгдүүлж, жолооч U10 дээр байх үед U1-ийн VID-ийг харьцуулсан болно.

Баримт бичгийг цуцлах
Та драйверын эсэргүүцлийг stub шинж чанарын эсэргүүцэлтэй тааруулах ёстой. Жолоочийн гаралт дээр RS цуврал төгсгөлийн резисторыг байрлуулах нь урт шон, хурдан ирмэгийн хурдаас үүдэлтэй дамжуулах шугамын сөрөг нөлөөллийг ихээхэн бууруулдаг. Нэмж дурдахад, хүлээн авагчийн үзүүлэлтийг хангахын тулд VID-ийг сулруулахын тулд RS-ийг өөрчилж болно.

Баримт бичгийг цуцлах нөлөө (U1 дэх жолооч, U2 ба U10 дахь хүлээн авагч)
Энэ зураг нь U2 дамжуулж байх үеийн U10 ба U1 дээрх VID-ийг харьцуулсан болно.

Жолоочийн эргэлтийн хурд
Хурдан эргэлтийн хурд нь ялангуяа жолоочоос хамгийн хол зайд байгаа хүлээн авагчийн өсөлтийн хугацааг сайжруулахад тусалдаг. Гэсэн хэдий ч илүү хурдан эргэх хурд нь тусгалын улмаас хонхны дууг ихэсгэдэг.

Driver Edge Rate-ийн нөлөө (U1 дэх драйвер, U2 болон U10 дахь хүлээн авагч)
Энэ зураг нь жолоочийн эргэлтийн хурдны нөлөөг харуулж байна. 12 мА хөтчийн хүч чадалтай удаан ба хурдан эргэлтийн хурдыг харьцуулж үздэг. Жолооч U1 дээр байгаа ба U2 ба U10 дээрх дифференциал долгионы хэлбэрийг шалгана.

Системийн ерөнхий гүйцэтгэл

Олон цэгийн BLVDS-ийн дэмждэг хамгийн өндөр өгөгдлийн хурдыг жолоочоос хамгийн алслагдсан хүлээн авагчийн нүдний диаграммыг хараад тодорхойлно. Энэ байршилд дамжуулагдсан дохио нь хамгийн удаан ирмэгийн хурдтай бөгөөд нүдийг нээхэд нөлөөлдөг. Хэдийгээр хүлээн авсан дохионы чанар болон дуу чимээний хязгаарын зорилго нь програмуудаас хамаардаг боловч нүдийг илүү өргөн нээх тусам илүү сайн байдаг. Гэсэн хэдий ч та драйвертай хамгийн ойр байгаа хүлээн авагчийг шалгах хэрэгтэй, учир нь хүлээн авагч нь жолоочтой ойрхон байвал дамжуулах шугамын нөлөө улам дордох хандлагатай байдаг.
Зураг 23. 400 Mbps хурдтай нүдний диаграмм (U1-д драйвер, U2 ба U10-д хүлээн авагч)
Энэ зураг нь U2 (улаан муруй) ба U10 (цэнхэр муруй) дээр 400 Mbps хурдтай өгөгдлийн хурдны нүдний диаграммыг харуулж байна. Загварчлалд 1% нэгж интервалын санамсаргүй чичиргээ гэж үздэг. Драйвер нь өгөгдмөл одоогийн хүч болон эргэлтийн хурдны тохиргоотой U1 дээр байна. Автобус нь хамгийн оновчтой RT = 50 Ом-оор бүрэн ачаалалтай байна. Нүдний хамгийн жижиг нүх нь U10-ээс хамгийн алслагдсан U1 хэсэгт байдаг. Нүдний өндөр samp0.5 нэгж интервалд удирдуулсан нь U692 ба U543-д тус тус 2 мВ ба 10 мВ байна. Хоёр тохиолдолд VTH = ± 100 мВ-ын хувьд дуу чимээ ихтэй байна.

AN 522-д зориулсан баримт бичгийн засварын түүх: Дэмжигдсэн Intel FPGA төхөөрөмжийн гэр бүлүүдэд автобусны LVDS интерфейсийг нэвтрүүлэх

Баримт бичиг / нөөц

intel AN 522 нь дэмжигдсэн FPGA төхөөрөмжийн гэр бүлүүдэд автобусны LVDS интерфейсийг хэрэгжүүлэх [pdf] Хэрэглэгчийн гарын авлага AN 522 дэмжигдсэн FPGA төхөөрөмжийн гэр бүлүүдэд автобусны LVDS интерфэйсийг хэрэгжүүлэх, AN 522, дэмжигдсэн FPGA төхөөрөмжийн гэр бүлүүдэд автобусны LVDS интерфэйсийг хэрэгжүүлэх, дэмжигдсэн FPGA төхөөрөмжийн гэр бүл дэх интерфейс, FPGA төхөөрөмжийн гэр бүлүүдэд автобусны LVDS интерфэйсийг хэрэгжүүлэх.

Лавлагаа

• Хэрэглэгчийн гарын авлага