intel AN 522 Қолдау көрсетілетін FPGA құрылғыларының отбасыларында автобус LVDS интерфейсін енгізу

Шина LVDS (BLVDS) LVDS нүктеден нүктеге байланыстың мүмкіндігін көп нүктелі конфигурацияға дейін кеңейтеді. Multipoint BLVDS көп нүктелі артқы панель қолданбалары үшін тиімді шешім ұсынады.

Intel FPGA құрылғыларында BLVDS енгізуді қолдау

BLVDS интерфейстерін осы Intel құрылғыларында тізімделген енгізу/шығару стандарттарын пайдалана отырып енгізуге болады.

Ескерту:
Бұл құрылғылардағы бағдарламаланатын жетек күші мен айналу жылдамдығы мүмкіндіктері максималды өнімділік үшін көп нүктелі жүйені теңшеуге мүмкіндік береді. Қолдау көрсетілетін ең жоғары деректер жылдамдығын анықтау үшін арнайы жүйе орнатуы мен қолданбасы негізінде модельдеу немесе өлшеуді орындаңыз.
BLVDS аяқталдыview 4-бетте
Intel құрылғыларындағы BLVDS технологиясы 6-бетте
BLVDS қуат тұтынуы 9-бетте
BLVDS Design Examp10 бетте
Өнімділік талдауы 17-бетте
AN 522 үшін құжатты қайта қарау тарихы: қолдау көрсетілетін Intel FPGA құрылғыларының отбасыларында автобус LVDS интерфейсін енгізу 25-бетте
Қатысты ақпарат
Intel FPGA құрылғыларындағы BLVDS интерфейсіне арналған енгізу/шығару стандарттары 7-бетте

BLVDS аяқталдыview

Әдеттегі көп нүктелі BLVDS жүйесі шинаға қосылған бірнеше таратқыш пен қабылдағыш жұптарынан (трансиверлер) тұрады.
Көп нүктелі BLVDSАлдыңғы суреттегі конфигурация қосбағытты жартылай дуплексті байланысты қамтамасыз етеді, сонымен бірге өзара байланыс тығыздығын азайтады. Кез келген қабылдағыш таратқыш рөлін қабылдай алады, қалған қабылдағыштар қабылдағыш ретінде әрекет етеді (бір уақытта тек бір таратқыш белсенді болуы мүмкін). Автобустағы трафикті басқару, әдетте, автобустағы драйверлердің дауын болдырмау үшін хаттама немесе аппараттық шешім арқылы қажет. Көп нүктелі BLVDS өнімділігіне шинаға сыйымдылық жүктелуі және аяқталуы қатты әсер етеді.
Дизайнды қарастыру
Жақсы көп нүктелі дизайн жақсырақ сигнал тұтастығын алу үшін шинаның сыйымдылық жүктемесін және аяқталуын ескеруі керек. Істік сыйымдылығы төмен қабылдағышты, сыйымдылығы төмен коннекторды таңдау және тірек ұзындығын қысқа ұстау арқылы жүк сыйымдылығын азайтуға болады. Көп нүктелі BLVDS дизайнын қарастырудың бірі тиімді кедергі деп аталатын толық жүктелген шинаның тиімді дифференциалды кедергісі және шина арқылы таралу кешігуі болып табылады. Басқа көп нүктелі BLVDS дизайнын қарастыратын мәселелерге қатеге қарсы ығысу, қосқыш түрі және түйреуіш, ПХД шинасының орналасуы және драйвер жиегі жылдамдығының сипаттамалары кіреді.
Тиімді кедергі
Тиімді кедергі шина ізінің сипаттамалық кедергісі Zo және шинаға сыйымдылық жүктемесіне байланысты. Коннекторлар, қосылатын модуль картасындағы түтік, қаптама және қабылдағыштың кіріс сыйымдылығы барлығы шинаның тиімді кедергісін төмендететін сыйымдылықты жүктеуге ықпал етеді.
Теңдеу 1. Тиімді дифференциалдық кедергі теңдеуі
Жүктелген шинаның (Zeff) тиімді дифференциалды кедергісін жуықтау үшін осы теңдеуді пайдаланыңыз.Қайда:

• Zdiff (Ω) ≈ 2 × Zo = шинаның дифференциалды сипаттамалық кедергісі
•  Co (pF/дюйм) = шинаның бірлік ұзындығына тән сыйымдылық
• CL (pF) = әрбір жүктің сыйымдылығы
•  N = автобустағы жүктердің саны
•  H (дюйм) = d × N = автобустың жалпы ұзындығы
•  d (дюйм) = әрбір қосылатын модуль картасы арасындағы қашықтық
•  Cd (pF/дюйм) = CL/d = шинаның ұзындығы бірлігіне бөлінген сыйымдылық

Жүктеме сыйымдылығының ұлғаюы немесе қосылатын карталар арасындағы жақынырақ қашықтық тиімді кедергіні азайтады. Жүйе өнімділігін оңтайландыру үшін сыйымдылығы төмен қабылдағыш пен қосқышты таңдау маңызды. Коннектор мен трансивердің енгізу/шығару істікшесі арасындағы әрбір қабылдағыштың ұзындығын мүмкіндігінше қысқа ұстаңыз.
Нормаланған тиімді кедергі Cd/Co қарсы
Бұл сурет үлестірілген сыйымдылықтың нормаланған тиімді кедергіге әсерін көрсетеді.Деректер екі бағытта ағыны кезінде автобустың әр ұшында тоқтату қажет. Шинадағы шағылысу мен қоңырауды азайту үшін тоқтату резисторын тиімді кедергіге сәйкестендіру керек. Cd/Co = 3 болатын жүйе үшін тиімді кедергі Zdiff-тен 0.5 есе көп. Автобуста екі рет тоқтау кезінде жүргізуші Zdiff-тің 0.25 еселенген баламалы жүктемесін көреді; және осылайша қабылдағыш кірістеріндегі сигналдардың ауытқуын және дифференциалды шу шегін азайтады (стандартты LVDS драйвері пайдаланылса). BLVDS драйвері осы мәселені ұқсас көлемге жету үшін жетек тогын арттыру арқылы шешедіtage ресивер кірістерінде бұрылыңыз.
Таралудың кешігуі
Таралудың кешігуі (tPD = Zo × Co) - бірлік ұзындыққа электр беру желісі арқылы өтетін уақыттың кешігуі. Бұл сипаттамалық кедергі мен сипаттамаға байланысты
автобустың сыйымдылығы.
Тиімді таралу кешігуі
Жүктелген автобус үшін осы теңдеу арқылы тиімді таралу кідірісін есептей аласыз. Сигналдың А драйверінен В қабылдағышқа таралу уақытын tPDEFF × А драйвері мен В қабылдағыш арасындағы сызықтың ұзындығы ретінде есептей аласыз.

Intel құрылғыларындағы BLVDS технологиясы

Қолдау көрсетілетін Intel құрылғыларында BLVDS интерфейсіне 1.8 В (Intel Arria 10 және Intel Cyclone 10 GX құрылғылары) немесе 2.5 В (басқа қолдау көрсетілетін құрылғылар) VCCIO арқылы қуат беретін кез келген жол немесе баған I/ банктерінде қолдау көрсетіледі. Бұл енгізу/шығару банктерінде интерфейс дифференциалды енгізу/шығару түйреуіштерінде қолдау көрсетеді, бірақ арнайы кіріс немесе такті шығару істікшелерінде емес. Дегенмен, Intel Arria 10 және Intel Cyclone 10 GX құрылғыларында BLVDS интерфейсіне жалпы енгізу/шығару ретінде пайдаланылатын арнайы сағат түйреуіштерінде қолдау көрсетіледі.

•  BLVDS таратқышы инверттелген ретінде бағдарламаланған екінші шығыс буферімен екі бір жақты шығыс буферін пайдаланады.
•  BLVDS қабылдағышы арнайы LVDS кіріс буферін пайдаланады.

Қолдау көрсетілетін құрылғылардағы BLVDS I/O буферлеріҚолданба түріне байланысты әртүрлі кіріс немесе шығыс буферлерін пайдаланыңыз:

• Multidrop қолданбасы — құрылғы драйвер немесе қабылдағыш жұмысына арналғанына байланысты кіріс немесе шығыс буферін пайдаланыңыз.
• Көп нүктелі қолданба—шығыс буфері мен кіріс буфері бірдей енгізу/шығару түйреуіштерін ортақ пайдаланады. LVDS шығыс буфері сигналдарды жібермей тұрғанда үш күйге келтіру үшін шығысты қосу (oe) сигналы қажет.
•  Шығыс буфері үшін чиптегі серияларды тоқтатуды (RS OCT) қоспаңыз.
• Қосылатын модуль картасындағы тірекке кедергінің сәйкестігін қамтамасыз ету үшін шығыс буферлеріндегі сыртқы резисторларды пайдаланыңыз.
• Дифференциалды кіріс буфері үшін чиптегі дифференциалды тоқтатуды (RD OCT) қоспаңыз, себебі шинаны тоқтату әдетте шинаның екі жағындағы сыртқы тоқтату резисторлары арқылы жүзеге асырылады.

Intel FPGA құрылғыларындағы BLVDS интерфейсіне арналған енгізу/шығару стандарттары
BLVDS интерфейсін тиісті енгізу/шығару стандарттары мен қолдау көрсетілетін Intel құрылғыларына арналған ағымдағы күш талаптарын пайдаланып енгізуге болады.
Қолдау көрсетілетін Intel құрылғыларындағы BLVDS интерфейсіне енгізу/шығару стандарты және мүмкіндіктер қолдауы

1.  DIFFIO_TX пин шын LVDS дифференциалды қабылдағыштарына қолдау көрсетпейді.

Қосымша ақпарат алу үшін қатысты ақпарат бөлімінде тізімделген сәйкес құрылғы құжаттамасын қараңыз:

• PIN тағайындау туралы ақпаратты құрылғының түйреуіш шығысынан қараңыз files.
• Енгізу/шығару стандарттарының мүмкіндіктерін құрылғы анықтамалығының енгізу/шығару тарауын қараңыз.
•  Электрлік сипаттамалар үшін құрылғының деректер парағын немесе тұрақты ток және коммутация сипаттамалары құжатын қараңыз.

Қатысты ақпарат

•  Intel Stratix 10 Pin-Out Files
•  Stratix V pin шығысы Files
• Stratix IV Pin-Out Files
•  Stratix III құрылғысының шығуы Files
•  Intel Arria 10 құрылғысының шығуы Files
•  Arria V құрылғысының шығуы Files
•  Arria II GX құрылғысының шығуы Files
• Intel Cyclone 10 GX құрылғысының шығуы Files
• Intel Cyclone 10 LP құрылғысының шығуы Files
• Cyclone V құрылғысының шығуы Files
•  Циклон IV құрылғысының шығуы Files
• Cyclone III құрылғысының шығуы Files
• Intel MAX 10 құрылғысының шығуы Files
• Intel Stratix 10 жалпы мақсаттағы енгізу/шығару пайдаланушы нұсқаулығы
•  Stratix V құрылғыларындағы енгізу/шығару мүмкіндіктері
•  Stratix IV құрылғысындағы енгізу/шығару мүмкіндіктері
•  Stratix III құрылғысының енгізу/шығару мүмкіндіктері
• Stratix V құрылғыларындағы енгізу/шығару мүмкіндіктері
•  Stratix IV құрылғысындағы енгізу/шығару мүмкіндіктері
•  Stratix III құрылғысының енгізу/шығару мүмкіндіктері
•  Intel Arria 10 құрылғыларындағы енгізу/шығару және жоғары жылдамдықты енгізу/шығару
•  Arria V құрылғыларындағы енгізу/шығару мүмкіндіктері
• Arria II құрылғыларындағы енгізу/шығару мүмкіндіктері
•  Intel Cyclone 10 GX құрылғыларындағы енгізу/шығару және жоғары жылдамдықты енгізу/шығару
•  Intel Cyclone 10 LP құрылғыларындағы енгізу/шығару және жоғары жылдамдықты енгізу/шығару
• Cyclone V құрылғыларындағы енгізу/шығару мүмкіндіктері
• Cyclone IV құрылғыларындағы енгізу/шығару мүмкіндіктері
•  Cyclone III құрылғылар тобындағы енгізу/шығару мүмкіндіктері
• Intel MAX 10 жалпы мақсаттағы енгізу/шығару пайдаланушы нұсқаулығы
•  Intel Stratix 10 құрылғысының деректер парағы
• Stratix V құрылғысының деректер парағы
•  Stratix IV құрылғыларына арналған тұрақты ток және коммутация сипаттамалары
•  Stratix III құрылғысының деректер парағы: тұрақты ток және коммутация сипаттамалары
•  Intel Arria 10 құрылғысының деректер парағы
•  Arria V құрылғысының деректер парағы
• Arria II құрылғыларына арналған құрылғы деректер парағы
• Intel Cyclone 10 GX құрылғысының деректер парағы
•  Intel Cyclone 10 LP құрылғысының деректер парағы
•  Cyclone V құрылғысының деректер парағы
•  Cyclone IV құрылғысының деректер парағы
• Cyclone III құрылғысының деректер парағы
• Intel MAX 10 құрылғысының деректер парағы

BLVDS қуат тұтынуы

• Дизайныңызды құрылғыға енгізбес бұрын, BLVDS I/O қуат тұтынуының шамаланған шамасын алу үшін қолданатын қолдау көрсетілетін құрылғы үшін Excel негізіндегі EPE пайдаланыңыз.
•  Кіріс және екі бағытты істікшелер үшін BLVDS кіріс буфері әрқашан қосулы болады. BLVDS кіріс буфері шинада ауысу әрекеті болса, қуатты тұтынады (мысалыample, басқа қабылдағыштар деректерді жіберу және қабылдауда, бірақ Cyclone III құрылғысы жоспарланған алушы емес).
•  BLVDS-ті көп нүктелі қолданбаларда кіріс буфері ретінде немесе көп нүктелі қолданбаларда екі бағытты буфер ретінде пайдалансаңыз, Intel компаниясы Intel құрылғысының BLVDS кіріс буферіне арналған әрекеттерді ғана емес, автобустағы барлық әрекеттерді қамтитын ауысу жылдамдығын енгізуді ұсынады.

ExampEPE ішіндегі BLVDS I/O деректерін енгізу
Бұл сурет Циклон III EPE ішіндегі BLVDS I/O жазбасын көрсетеді. Басқа қолдау көрсетілетін Intel құрылғыларының EPE жүйесінде таңдау үшін енгізу/шығару стандарттарын қатысты ақпаратты қараңыз.Intel компаниясы дизайнды аяқтағаннан кейін дәл BLVDS енгізу/шығару қуатын талдауды орындау үшін Intel Quartus Prime қуат талдау құралын пайдалануды ұсынады. Қуат анализаторы құралы қуатты орын мен маршрут аяқталғаннан кейін жобаның ерекшеліктеріне қарай бағалайды. Power Analyzer құралы егжей-тегжейлі схема үлгілерімен үйлескенде өте дәл қуат бағалауларын беретін пайдаланушы енгізген, модельдеу арқылы алынған және болжалды сигнал әрекеттерінің тіркесімін қолданады.
Қатысты ақпарат

• Қуатты талдау тарауы, Intel Quartus Prime Pro Edition нұсқаулығы
  Intel Stratix 10, Intel Arria 10 және Intel Cyclone 10 GX құрылғыларының отбасыларына арналған Intel Quartus Prime Pro Edition Power Analyzer құралы туралы қосымша ақпарат береді.
• Қуатты талдау тарауы, Intel Quartus Prime стандартты шығарылым анықтамалығы
  Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III және Intel үшін Intel Quartus Prime Standard Edition Power Analyzer құралы туралы қосымша ақпарат береді. MAX 10 құрылғы отбасы.
• Early Power Etimators (EPE) және Power Analyzer беті
  EPE және Intel Quartus Prime Power Analyzer құралы туралы қосымша ақпарат береді.
• Қолдау көрсетілетін Intel FPGA құрылғыларының отбасыларында автобус LVDS интерфейсін енгізу 3-бетте
  BLVDS қуат тұтынуын бағалау үшін EPE ішінде таңдау үшін енгізу/шығару стандарттарын тізімдейді.

BLVDS Design Example
Дизайн бұрынғыample Intel Quartus Prime бағдарламалық құралындағы сәйкес жалпы мақсаттағы енгізу/шығару (GPIO) IP ядролары бар қолдау көрсетілетін құрылғыларда BLVDS енгізу/шығару буферін жасау жолын көрсетеді.

•  Intel Stratix 10, Intel Arria 10 және Intel Cyclone 10 GX құрылғылары GPIO Intel FPGA IP ядросын пайдаланады.
•  Intel MAX 10 құрылғылары — GPIO Lite Intel FPGA IP ядросын пайдаланыңыз.
•  Барлық басқа қолдау көрсетілетін құрылғылар — ALTIOBUF IP өзегін пайдаланыңыз.

Сіз бұрынғы дизайнды жүктей аласызample байланысты ақпараттағы сілтемеден. BLVDS I/O буфер данасы үшін Intel келесі элементтерді ұсынады:

•  GPIO IP өзегін дифференциалды режим қосулы екі бағытты режимде іске қосыңыз.
•  Енгізу/шығару стандартын екі бағытты түйреуіштерге тағайындаңыз:
•  BLVDS—Intel Cyclone 10 LP, Cyclone IV, Cyclone III және Intel MAX 10 құрылғылары.
•  Дифференциалды SSTL-2 класс I немесе II класс — Stratix V, Stratix IV, Stratix III, Arria V, Arria II және Cyclone V құрылғылары.
• Дифференциалды SSTL-18 класс I немесе II класс — Intel Stratix 10, Intel Arria 10 және Intel Cyclone 10 GX құрылғылары.

Жазу және оқу әрекеттері кезіндегі енгізу немесе шығару буферлерінің жұмысы

• Oe порты бір жақты шығыс буферлерін қосу немесе өшіру үшін құрылғы өзегінен oe сигналын қабылдайды.
•  Оқу әрекеті кезінде шығыс буферлерін үш күйге келтіру үшін oe сигналын төмен ұстаңыз.
•  ЖӘНЕ қақпасының қызметі жіберілген сигналдың құрылғының өзегіне кері өтуін тоқтату болып табылады. Дифференциалды кіріс буфері әрқашан қосулы.

Қатысты ақпарат

•  I/O буфері (ALTIOBUF) IP негізгі пайдаланушы нұсқаулығы
•  GPIO IP негізгі пайдаланушы нұсқаулығы
•  Intel MAX 10 енгізу/шығару нұсқаулығы
• Intel FPGA IP ядроларына кіріспе
• Дизайн ExampAN 522 үшін

Intel Quartus Prime дизайнын қамтамасыз етедіampБұл қолданба ескертпесінде пайдаланылады.
Дизайн ExampIntel Stratix 10 құрылғыларына арналған нұсқаулықтар
Бұл қадамдар тек Intel Stratix 10 құрылғыларына қатысты. GPIO Intel FPGA IP өзегін пайдаланғаныңызға көз жеткізіңіз.

1. Екі жақты кіріс және шығыс буферін қолдайтын GPIO Intel FPGA IP өзегін жасаңыз:
   • а. GPIO Intel FPGA IP ядросын іске қосыңыз.
   • б. Деректер бағыты ішінде Bidir таңдаңыз.
   • в. Деректер еніне 1 енгізіңіз.
   • d. Дифференциалды буферді пайдалану параметрін қосыңыз.
   • e. Тіркеу режимінде ешқайсысын таңдаңыз.
2. Модульдерді және кіріс және шығыс порттарын келесі суретте көрсетілгендей қосыңыз:
   Кіріс және шығыс порттарын қосу ExampIntel Stratix 10 құрылғыларына арналған
3. Тағайындау редакторында келесі суретте көрсетілгендей сәйкес енгізу/шығару стандартын тағайындаңыз. Сондай-ақ, ағымдағы күш пен айналдыру жылдамдығы опцияларын орнатуға болады. Әйтпесе, Intel Quartus Prime бағдарламалық құралы әдепкі параметрлерді қабылдайды.
   Intel Stratix 10 құрылғыларына арналған Intel Quartus Prime тағайындау өңдегішіндегі BLVDS енгізу/шығару тағайындауы
4. ModelSim* – Intel FPGA Edition бағдарламалық құралымен функционалдық модельдеуді құрастырыңыз және орындаңыз.

Қатысты ақпарат

• ModelSim – Intel FPGA Edition бағдарламалық құралын қолдау
  ModelSim – Intel FPGA Edition бағдарламалық құралы туралы қосымша ақпарат береді және орнату, пайдалану және ақаулықтарды жою сияқты тақырыптарға әртүрлі сілтемелерді қамтиды.
• Intel FPGA құрылғыларындағы BLVDS интерфейсіне арналған енгізу/шығару стандарттары 7-бетте
  BLVDS қолданбалары үшін қолдау көрсетілетін Intel FPGA құрылғыларында қолмен тағайындауға болатын түйреуіштер мен енгізу/шығару стандарттарын тізімдейді.
• Дизайн ExampAN 522 үшін
  Intel Quartus Prime дизайнын қамтамасыз етедіampБұл қолданба ескертпесінде пайдаланылады.

Дизайн Example Intel Arria 10 құрылғыларына арналған нұсқаулықтар
Бұл қадамдар тек Intel Quartus Prime Standard Edition пайдаланатын Intel Arria 10 құрылғыларына қолданылады. GPIO Intel FPGA IP өзегін пайдаланғаныңызға көз жеткізіңіз.

1. StratixV_blvds.qar ашыңыз file Stratix V дизайнын импорттау үшін, мысалыampIntel Quartus Prime Standard Edition бағдарламалық құралына кіріңіз.
2. Дизайнды көшіру бұрынғыampGPIO Intel FPGA IP ядросын пайдалану үшін:
   • а. Мәзірде Project ➤ Upgrade IP Components тармағын таңдаңыз.
   • б. «ALIOBUF» нысанын екі рет басыңыз.
     ALTIOBUF IP ядросына арналған MegaWizard Plug-In Manager терезесі пайда болады.
   • в. Сәйкес жоба/әдепкі параметрді өшіріңіз.
   • d. Қазіргі таңдалған құрылғылар тобында Arria 10 таңдаңыз.
   • e. Аяқтау түймесін басыңыз, содан кейін Дайын түймесін басыңыз.
   • f. Пайда болған диалогтық терезеде OK түймесін басыңыз.
     Intel Quartus Prime Pro Edition бағдарламалық құралы тасымалдау процесін орындайды, содан кейін GPIO IP параметр өңдегішін көрсетеді.
3. GPIO Intel FPGA IP өзегін екі бағытты кіріс және шығыс буферін қолдау үшін конфигурациялаңыз:
   • а. Деректер бағыты ішінде Bidir таңдаңыз.
   • б. Деректер еніне 1 енгізіңіз.
   • в. Дифференциалды буферді пайдалану параметрін қосыңыз.
   • d. Аяқтау түймесін басып, IP өзегін жасаңыз.
4. Модульдерді және кіріс және шығыс порттарын келесі суретте көрсетілгендей қосыңыз:
   Кіріс және шығыс порттарын қосу ExampIntel Arria 10 құрылғыларына арналған
5. Тағайындау редакторында келесі суретте көрсетілгендей сәйкес енгізу/шығару стандартын тағайындаңыз. Сондай-ақ, ағымдағы күш пен айналдыру жылдамдығы опцияларын орнатуға болады. Әйтпесе, Intel Quartus Prime Standard Edition бағдарламалық құралы Intel Arria 10 құрылғыларының әдепкі параметрлерін қабылдайды — дифференциалды SSTL-18 I класс немесе II класс енгізу/шығару стандарты.
   Intel Arria 10 құрылғыларына арналған Intel Quartus Prime тағайындау өңдегішіндегі BLVDS енгізу/шығару тағайындауыЕскерту:
   Intel Arria 10 құрылғылары үшін Assignment Editor көмегімен LVDS түйреуіштері үшін p және n істікшелерінің екеуін де қолмен тағайындауға болады.
6. ModelSim – Intel FPGA Edition бағдарламалық құралымен функционалдық модельдеуді құрастырыңыз және орындаңыз.

Қатысты ақпарат

• ModelSim – Intel FPGA Edition бағдарламалық құралын қолдау
  ModelSim – Intel FPGA Edition бағдарламалық құралы туралы қосымша ақпарат береді және орнату, пайдалану және ақаулықтарды жою сияқты тақырыптарға әртүрлі сілтемелерді қамтиды.
• Intel FPGA құрылғыларындағы BLVDS интерфейсіне арналған енгізу/шығару стандарттары 7-бетте
  BLVDS қолданбалары үшін қолдау көрсетілетін Intel FPGA құрылғыларында қолмен тағайындауға болатын түйреуіштер мен енгізу/шығару стандарттарын тізімдейді.
• Дизайн ExampAN 522 үшін
  Intel Quartus Prime дизайнын қамтамасыз етедіampБұл қолданба ескертпесінде пайдаланылады.

Дизайн Example Intel MAX 10 құрылғыларына арналған нұсқаулықтар
Бұл қадамдар тек Intel MAX 10 құрылғыларына қатысты. GPIO Lite Intel FPGA IP ядросын пайдаланғаныңызға көз жеткізіңіз.

1. Екі жақты кіріс және шығыс буферін қолдайтын GPIO Lite Intel FPGA IP өзегін жасаңыз:
   • а. GPIO Lite Intel FPGA IP ядросын іске қосыңыз.
   • б. Деректер бағыты ішінде Bidir таңдаңыз.
   • в. Деректер еніне 1 енгізіңіз.
   • г. Псевдо дифференциалды буферді пайдалануды қосыңыз.
   • e. Тіркеу режимінде Айналып өту опциясын таңдаңыз.
2. Модульдерді және кіріс және шығыс порттарын келесі суретте көрсетілгендей қосыңыз:
    Кіріс және шығыс порттарын қосу ExampIntel MAX 10 құрылғыларына арналған
3. Тағайындау редакторында келесі суретте көрсетілгендей сәйкес енгізу/шығару стандартын тағайындаңыз. Сондай-ақ, ағымдағы күш пен айналдыру жылдамдығы опцияларын орнатуға болады. Әйтпесе, Intel Quartus Prime бағдарламалық құралы әдепкі параметрлерді қабылдайды.
   Intel MAX 10 құрылғыларына арналған Intel Quartus Prime тағайындау өңдегішіндегі BLVDS I/O тағайындауы
4. ModelSim – Intel FPGA Edition бағдарламалық құралымен функционалдық модельдеуді құрастырыңыз және орындаңыз.

Қатысты ақпарат

• ModelSim – Intel FPGA Edition бағдарламалық құралын қолдау
  ModelSim – Intel FPGA Edition бағдарламалық құралы туралы қосымша ақпарат береді және орнату, пайдалану және ақаулықтарды жою сияқты тақырыптарға әртүрлі сілтемелерді қамтиды.
• Intel FPGA құрылғыларындағы BLVDS интерфейсіне арналған енгізу/шығару стандарттары 7-бетте
  BLVDS қолданбалары үшін қолдау көрсетілетін Intel FPGA құрылғыларында қолмен тағайындауға болатын түйреуіштер мен енгізу/шығару стандарттарын тізімдейді.
• Дизайн ExampAN 522 үшін
  Intel Quartus Prime дизайнын қамтамасыз етедіampБұл қолданба ескертпесінде пайдаланылады.

Дизайн ExampIntel Arria 10, Intel Cyclone 10 GX және Intel MAX 10 қоспағанда, барлық қолдау көрсетілетін құрылғыларға арналған нұсқаулықтар

Бұл қадамдар Intel Arria 10, Intel Cyclone 10 GX және Intel MAX 10 қоспағанда, барлық қолдау көрсетілетін құрылғыларға қатысты. ALTIOBUF IP өзегін пайдаланғаныңызға көз жеткізіңіз.

1.  Екі жақты кіріс және шығыс буферін қолдайтын ALTIOBUF IP өзегін жасаңыз:
   • а. ALTIOBUF IP өзегін іске қосыңыз.
   • б. Модульді екі бағытты буфер ретінде теңшеңіз.
   • в. Жасалатын буферлердің саны қандай жолға 1 енгізіңіз.
   • г. Дифференциалды режимді пайдалануды қосыңыз.
2. Модульдерді және кіріс және шығыс порттарын келесі суретте көрсетілгендей қосыңыз:
    Кіріс және шығыс порттарын қосу ExampIntel Arria 10, Intel Cyclone 10 GX және Intel MAX 10 құрылғыларынан басқа барлық қолдау көрсетілетін құрылғылар үшін
3. Assignment Editor қолданбасында құрылғыңызға сәйкес келесі суретте көрсетілгендей сәйкес енгізу/шығару стандартын тағайындаңыз. Сондай-ақ, ағымдағы күш пен айналдыру жылдамдығы опцияларын орнатуға болады. Әйтпесе, Intel Quartus Prime бағдарламалық құралы әдепкі параметрлерді қабылдайды.
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III және Cyclone III LS құрылғылары — келесі суретте көрсетілгендей екі бағытты p және n істікшелеріне арналған BLVDS I/O стандарты.
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II және Cyclone V құрылғылары — дифференциалды SSTL-2 класс I немесе II класс енгізу/шығару стандарты.
     Intel Quartus Prime тағайындау өңдегішіндегі BLVDS I/O тағайындауыЕскерту: Әр қолдау көрсетілетін құрылғы үшін p және n істікшелерінің екеуін де тағайындау өңдегішімен қолмен тағайындауға болады. Қолдау көрсетілетін құрылғылар мен қолмен тағайындауға болатын түйреуіштер үшін қатысты ақпаратты қараңыз.
4. ModelSim – Intel FPGA Edition бағдарламалық құралымен функционалдық модельдеуді құрастырыңыз және орындаңыз.

ExampФункционалды модельдеу нәтижелерінің le
Oe сигналы бекітілгенде, BLVDS жазу жұмыс режимінде болады. Oe сигналы өшірілгенде, BLVDS оқу жұмыс режимінде болады.Ескерту:
Verilog HDL көмегімен модельдеу үшін сәйкес дизайнға енгізілген blvds_tb.v сынақ үстелін пайдалануға болады.ampле.
Қатысты ақпарат

• ModelSim – Intel FPGA Edition бағдарламалық құралын қолдау
  ModelSim – Intel FPGA Edition бағдарламалық құралы туралы қосымша ақпарат береді және орнату, пайдалану және ақаулықтарды жою сияқты тақырыптарға әртүрлі сілтемелерді қамтиды.
• Intel FPGA құрылғыларындағы BLVDS интерфейсіне арналған енгізу/шығару стандарттары 7-бетте
  BLVDS қолданбалары үшін қолдау көрсетілетін Intel FPGA құрылғыларында қолмен тағайындауға болатын түйреуіштер мен енгізу/шығару стандарттарын тізімдейді.
• Дизайн ExampAN 522 үшін
  Intel Quartus Prime дизайнын қамтамасыз етедіampБұл қолданба ескертпесінде пайдаланылады.

Өнімділікті талдау

Көп нүктелі BLVDS өнімділігін талдау шинаның тоқтатылуының, жүктеудің, драйвер мен қабылдағыш сипаттамаларының және жүргізушіден қабылдағыштың жүйеге орналасуының әсерін көрсетеді. Сіз қосылған BLVDS дизайнын пайдалана аласыз, мысалыampкөп нүктелі қолданбаның өнімділігін талдау үшін:

•  Cyclone III BLVDS дизайны бұрынғыample — бұл дизайн бұрынғыample барлық қолдау көрсетілетін Stratix, Arria және Cyclone құрылғылар серияларына қолданылады. Intel Arria 10 немесе Intel Cyclone 10 GX құрылғылар тобы үшін бұрынғы дизайнды көшіру керек.ampоны қолданар алдында алдымен тиісті құрылғы тобына өтіңіз.
• Intel MAX 10 BLVDS дизайны бұрынғыample — бұл дизайн бұрынғыample Intel MAX 10 құрылғылар тобына қолданылады.
• Intel Stratix 10 BLVDS дизайны бұрынғыample — бұл дизайн бұрынғыample Intel Stratix 10 құрылғылар тобына қолданылады.

Ескерту:
Осы бөлімдегі көп нүктелі BLVDS өнімділігін талдау HyperLynx* жүйесіндегі Cyclone III BLVDS кіріс/шығыс буферінің ақпарат спецификациясы (IBIS) моделінің модельдеуіне негізделген.
Intel осы Intel IBIS үлгілерін модельдеу үшін пайдалануды ұсынады:

• Stratix III, Stratix IV және Stratix V құрылғылары — құрылғыға тән дифференциалды SSTL-2 IBIS үлгісі
• Intel Stratix 10, Intel Arria 10(2) және Intel Cyclone 10 GX құрылғылары:
  •  Шығыс буфері — дифференциалды SSTL-18 IBIS үлгісі
  • Кіріс буфері — LVDS IBIS үлгісі

Қатысты ақпарат

• Intel FPGA IBIS үлгісі беті
  Intel FPGA құрылғы үлгілерін жүктеп алуды қамтамасыз етеді.
•  Дизайн ExampAN 522 үшін
  Intel Quartus Prime дизайнын қамтамасыз етедіampБұл қолданба ескертпесінде пайдаланылады.

Жүйені орнату

 Cyclone III BLVDS трансиверлері бар көп нүктелі BLVDS
Бұл суретте он Cyclone III BLVDS трансиверлері бар көп нүктелі топологияның схемасы көрсетілген (U1 - U10 деп аталады).Автобустың электр беру желісі келесі сипаттамаларға ие деп есептеледі:

•  Жолақ сызығы
•  Сипаттамалық кедергі 50 Ом
• Бір дюймге 3.6 пФ сипаттамалық сыйымдылық
•  Ұзындығы 10 дюйм
• Intel Arria 10 IBIS үлгілері алдын ала болып табылады және Intel IBIS үлгісінде қолжетімді емес. web бет. Егер сізге осы алдын ала Intel Arria 10 IBIS үлгілері қажет болса, Intel компаниясына хабарласыңыз.
• Шамамен 100 Ом шинаның дифференциалды сипаттамалық кедергісі
•  Әрбір трансивер арасындағы аралық 1 дюйм
• Шина екі ұшында RT резисторымен аяқталды

• Әдепкі жетек күші 12 мА
• Әдепкі бойынша баяу жылдамдық параметрлері
• Әрбір трансивердің түйреуіш сыйымдылығы 6 пФ
•  Әрбір BLVDS қабылдағышындағы тіреуіш 1 Ом және дюймге 50 пФ сыйымдылығы бар 3 дюймдік микрожолақ болып табылады.
•  Әрбір трансивердің шинаға қосылу сыйымдылығы (қосқыш, төсем және ПХД арқылы) 2 пФ деп қабылданады.
• Әрбір жүктеменің жалпы сыйымдылығы шамамен 11 пФ құрайды

1 дюймдік жүктеме аралығы үшін бөлінген сыйымдылық бір дюймге 11 pF тең. Түтіктерден туындаған шағылыстыруды азайту, сондай-ақ шығатын сигналдарды әлсірету үшін
драйвері үшін әрбір қабылдағыштың шығысында RS резисторы 50 Ом сәйкес келетін кедергі орналастырылған.

Автобусты тоқтату
Толық жүктелген шинаның тиімді кедергісі 52 Ом болады, егер сіз шинаның сипаттамалық сыйымдылығын және орнату ұзындығы бірлігіне бөлінген сыйымдылықты тиімді дифференциалдық кедергі теңдеуіне ауыстырсаңыз. Сигналдың оңтайлы тұтастығы үшін RT мәнін 52 Ом мәніне сәйкестендіру керек. Төмендегі суреттер қабылдағыштың кіріс түйреуіштеріндегі дифференциалды толқын пішініне (VID) сәйкес келетін, төмен және артық аяқталу әсерін көрсетеді. Деректер жылдамдығы 100 Мбит/с. Бұл сандарда жеткіліксіз тоқтату (RT = 25 Ω) шағылысуға және шу маржасының айтарлықтай төмендеуіне әкеледі. Кейбір жағдайларда тоқтату кезінде қабылдағыштың шегін бұзады (VTH = ±100 мВ). RT 50 Ом-ге өзгертілгенде, VTH-ге қатысты айтарлықтай шу маржасы бар және шағылысу шамалы.

Автобусты тоқтатудың әсері (U1-дегі жүргізуші, U2-дегі қабылдаушы)
Бұл суретте U1 таратқыш ретінде әрекет етеді және U2 - U10 қабылдағыш болып табылады.

Автобусты тоқтатудың әсері (U1-дегі жүргізуші, U10-дегі қабылдаушы)
Бұл суретте U1 таратқыш ретінде әрекет етеді және U2 - U10 қабылдағыш болып табылады.

Автобусты тоқтатудың әсері (U5-дегі жүргізуші, U6-дегі қабылдаушы)
Бұл суретте U5 таратқыш, ал қалғандары қабылдағыш болып табылады.

Автобусты тоқтатудың әсері (U5-дегі жүргізуші, U10-дегі қабылдаушы)
Бұл суретте U5 таратқыш, ал қалғандары қабылдағыш болып табылады.Жүргізуші мен қабылдағыштың автобустағы өзара орналасуы да қабылданған сигнал сапасына әсер етеді. Драйверге ең жақын қабылдағыш электр беру желісінің ең нашар әсерін сезінеді, себебі бұл жерде жиек жылдамдығы ең жылдам. Бұл жүргізуші автобустың ортасында болғанда нашарлайды.
Мысалыample, 16-беттегі 20-сурет пен 18-беттегі 21-суретті салыстырыңыз. U6 ресиверіндегі VID (драйвер U5) U2 қабылдағышындағыдан (U1-дегі драйвер) қарағанда үлкенірек қоңырауды көрсетеді. Екінші жағынан, ресивер драйверден алыс орналасқанда жиек жылдамдығы баяулайды. Тіркелген ең үлкен көтерілу уақыты жүргізуші автобустың бір ұшында (U1.14) және қабылдағыш екінші жағында (U1) орналасқанда 10 нс құрайды.

Түтік ұзындығы
Ұзынырақ ұзындық жүргізушіден қабылдағышқа дейін ұшу уақытын ұлғайтып қана қоймайды, сонымен қатар үлкен шағылуды тудыратын үлкен жүктеме сыйымдылығына әкеледі.

Түтік ұзындығын ұлғайту әсері (U1-дегі драйвер, U10-дағы қабылдағышы)
Бұл көрсеткіш түтік ұзындығы бір дюймден екі дюймге дейін ұлғайған кезде және драйвер U10-де болғанда, U1-дағы VID-ді салыстырады.

Түйінді тоқтату
Драйвердің кедергісін тіректік сипаттамалық кедергіге сәйкестендіру керек. Драйвер шығысында RS сериялы тоқтату резисторын орналастыру ұзын саңылаулар мен жылдам жиектер жылдамдығынан туындаған электр беру желісінің жағымсыз әсерін айтарлықтай азайтады. Сонымен қатар, ресивердің спецификациясына сәйкес VID әлсірету үшін RS өзгертілуі мүмкін.

Түйінді тоқтатудың әсері (U1-дегі драйвер, U2-дегі және U10-дағы қабылдағышы)
Бұл көрсеткіш U2 таратқан кезде U10 және U1 кезіндегі VID салыстырады.

Драйвердің айналу жылдамдығы
Жылдам айналдыру жылдамдығы көтерілу уақытын жақсартуға көмектеседі, әсіресе драйверден ең алыс ресиверде. Дегенмен, жылдамырақ айналдыру жылдамдығы шағылысқан қоңырауды да үлкейтеді.

Driver Edge Rate әсері (Driver U1, Reciver U2 және U10)
Бұл сурет драйверді бұру жылдамдығының әсерін көрсетеді. Салыстыру 12 мА жетек күші бар баяу және жылдам айналдыру жылдамдығы арасында жүргізіледі. Драйвер U1-де, ал U2 және U10-дағы дифференциалды толқын пішіндері зерттеледі.

Жалпы жүйе өнімділігі

Көп нүктелі BLVDS қолдайтын ең жоғары деректер жылдамдығы драйверден ең алыс қабылдағыштың көз диаграммасын қарау арқылы анықталады. Бұл жерде жіберілетін сигнал ең баяу жиек жылдамдығына ие және көздің ашылуына әсер етеді. Қабылданған сигналдың сапасы мен шу деңгейінің мақсаты қолданбаларға байланысты болса да, көзді ашу неғұрлым кең болса, соғұрлым жақсы болады. Дегенмен, сіз драйверге жақын орналасқан ресиверді де тексеруіңіз керек, өйткені ресивер драйверге жақын орналасса, беру желісінің әсерлері нашаррақ болады.
Сурет 23. Көз диаграммасы 400 Мбит/с (Драйвер U1, қабылдағыш U2 және U10)
Бұл сурет 2 Мбит/с деректер жылдамдығы үшін U10 (қызыл қисық) және U400 (көк қисық) нүктелеріндегі көз диаграммаларын көрсетеді. Модельдеуде 1% бірлік интервалдың кездейсоқ дірілдері қабылданады. Драйвер әдепкі ток күші мен айналу жылдамдығы параметрлері бар U1 деңгейінде. Автобус оңтайлы RT = 50 Оммен толығымен жүктелген. Көздің ең кішкентай ашылуы U10 нүктесінде, ол U1-ден ең алыс. Көздің биіктігі samp0.5 бірлік интервалында led U692 және U543 үшін сәйкесінше 2 мВ және 10 мВ. Екі жағдайда да VTH = ±100 мВ қатысты айтарлықтай шу шегі бар.

AN 522 үшін құжатты қайта қарау тарихы: қолдау көрсетілетін Intel FPGA құрылғыларының отбасыларында автобус LVDS интерфейсін енгізу

Құжаттар / Ресурстар

intel AN 522 Қолдау көрсетілетін FPGA құрылғыларының отбасыларында автобус LVDS интерфейсін енгізу [pdf] Пайдаланушы нұсқаулығы AN 522 Қолдау көрсетілетін FPGA құрылғыларының отбасыларында автобус LVDS интерфейсін енгізу, AN 522, қолдау көрсетілетін FPGA құрылғылар отбасыларында автобус LVDS интерфейсін енгізу, қолдау көрсетілетін FPGA құрылғыларының отбасыларында интерфейс, FPGA құрылғыларының отбасыларында

Анықтамалар

• Пайдаланушы нұсқаулығы