intel AN 522 Dəstəklənən FPGA Cihaz Ailələrində Avtobus LVDS İnterfeysinin Tətbiq edilməsi

Avtobus LVDS (BLVDS) LVDS nöqtədən nöqtəyə rabitə imkanlarını çoxnöqtəli konfiqurasiyaya genişləndirir. Multipoint BLVDS çox nöqtəli arxa plan tətbiqləri üçün səmərəli həll təklif edir.

Intel FPGA Cihazlarında BLVDS Tətbiqinə Dəstək

Siz sadalanan I/O standartlarından istifadə edərək bu Intel cihazlarında BLVDS interfeyslərini tətbiq edə bilərsiniz.

Qeyd:
Bu cihazlarda proqramlaşdırıla bilən sürücü gücü və fırlanma sürəti xüsusiyyətləri sizə maksimum performans üçün çoxnöqtəli sisteminizi fərdiləşdirməyə imkan verir. Dəstəklənən maksimum məlumat sürətini müəyyən etmək üçün xüsusi sistem quraşdırmanıza və tətbiqinizə əsaslanaraq simulyasiya və ya ölçmə həyata keçirin.
BLVDS Bitdiview səhifə 4
Intel Cihazlarında BLVDS Texnologiyası səhifə 6
BLVDS Enerji İstehlakı səhifə 9-da
BLVDS Design Exampsəhifə 10 -da
Performans təhlili səhifə 17
AN 522 üçün Sənədin Təftiş Tarixçəsi: Dəstəklənən Intel FPGA Cihaz Ailələrində Avtobus LVDS İnterfeysinin Tətbiq edilməsi səhifə 25
Əlaqədar Məlumat
Intel FPGA Cihazlarında BLVDS İnterfeysi üçün I/O Standartları səhifə 7

BLVDS Bitdiview

Tipik çoxnöqtəli BLVDS sistemi avtobusa qoşulmuş bir sıra ötürücü və qəbuledici cütlərdən (qəbuledicilərdən) ibarətdir.
Çox nöqtəli BLVDSƏvvəlki şəkildəki konfiqurasiya qarşılıqlı əlaqə sıxlığını minimuma endirməklə iki istiqamətli yarım dupleks rabitə təmin edir. İstənilən ötürücü ötürücü rolunu öz üzərinə götürə bilər, qalan ötürücülər isə qəbuledici rolunu oynayır (bir anda yalnız bir ötürücü aktiv ola bilər). Avtobusda sürücü mübahisəsinin qarşısını almaq üçün adətən protokol və ya aparat həlli vasitəsilə avtobus hərəkətinə nəzarət tələb olunur. Çoxnöqtəli BLVDS-nin performansı avtobusda kapasitiv yükləmə və dayandırmadan çox təsirlənir.
Dizayn Mülahizələri
Yaxşı bir çox nöqtəli dizayn daha yaxşı siqnal bütövlüyü əldə etmək üçün avtobusun kapasitiv yükünü və dayandırılmasını nəzərə almalıdır. Siz aşağı pin tutumu olan ötürücü, aşağı tutumlu konnektor seçmək və stub uzunluğunu qısa saxlamaqla yük tutumunu minimuma endirə bilərsiniz. Çoxnöqtəli BLVDS dizaynında nəzərə alınan məsələlərdən biri tam yüklənmiş avtobusun effektiv diferensial empedansı, effektiv empedans adlanır və avtobusda yayılma gecikməsidir. Digər çoxnöqtəli BLVDS dizayn mülahizələrinə uğursuzluqdan qorunma, birləşdirici tip və pin-çıxış, PCB avtobus izləmə sxemi və sürücünün kənar sürətinin spesifikasiyası daxildir.
Effektiv Empedans
Effektiv empedans avtobusun izi xarakterik empedansı Zo və avtobusun kapasitiv yüklənməsindən asılıdır. Bağlayıcılar, qoşulma kartındakı stend, qablaşdırma və qəbuledicinin giriş tutumu hamısı avtobusun effektiv empedansını azaldan kapasitiv yüklənməyə kömək edir.
Tənlik 1. Effektiv Diferensial Empedans Tənliyi
Yüklənmiş avtobusun (Zeff) effektiv diferensial empedansını təxmini etmək üçün bu tənlikdən istifadə edin.Harada:

• Zdiff (Ω) ≈ 2 × Zo = avtobusun diferensial xarakteristik empedansı
•  Co (pF/inch) = avtobusun vahid uzunluğu üçün xarakterik tutum
• CL (pF) = hər bir yükün tutumu
•  N = avtobusdakı yüklərin sayı
•  H (düym) = d × N = avtobusun ümumi uzunluğu
•  d (düym) = hər bir qoşulma kartı arasındakı boşluq
•  Cd (pF/inch) = CL/d = avtobus boyu vahid uzunluğa paylanmış tutum

Yük tutumunun artması və ya qoşulma kartları arasında daha yaxın məsafə effektiv empedansı azaldır. Sistemin performansını optimallaşdırmaq üçün aşağı tutumlu ötürücü və konnektor seçmək vacibdir. Konnektor və ötürücü giriş/çıxış pin arasında hər qəbuledicinin uzunluğunu mümkün qədər qısa saxlayın.
Normallaşdırılmış Effektiv Empedans Cd/Co
Bu rəqəm paylanmış tutumun normallaşdırılmış effektiv empedansa təsirlərini göstərir.Məlumatların hər iki istiqamətdə hərəkəti zamanı avtobusun hər bir ucunda xitam tələb olunur. Avtobusda əksi və zəngi azaltmaq üçün xitam rezistorunu effektiv empedansa uyğunlaşdırmalısınız. Cd/Co = 3 olan bir sistem üçün effektiv empedans Zdiff-dən 0.5 dəfə çoxdur. Avtobusda ikiqat sonlanma ilə sürücü Zdiff-dən 0.25 dəfə ekvivalent yük görür; və beləliklə, qəbuledici girişləri arasında siqnalların yelləncəklərini və diferensial səs-küy marjasını azaldır (standart LVDS sürücüsü istifadə olunarsa). BLVDS sürücüsü oxşar həcm əldə etmək üçün sürücü cərəyanını artıraraq bu problemi həll edirtage qəbuledicinin girişlərində yellənir.
Yayılma gecikməsi
Yayılma gecikməsi (tPD = Zo × Co) vahid uzunluğa görə ötürücü xəttdən keçən vaxt gecikməsidir. Bu, xarakterik empedans və xarakteristikaya bağlıdır
avtobusun tutumu.
Effektiv Yayılma Gecikməsi
Yüklənmiş bir avtobus üçün bu tənliklə effektiv yayılma gecikməsini hesablaya bilərsiniz. Siqnalın A sürücüsündən B qəbuledicisinə yayılması vaxtını tPDEFF × A sürücüsü ilə qəbuledici B arasındakı xəttin uzunluğu kimi hesablaya bilərsiniz.

Intel Cihazlarında BLVDS Texnologiyası

Dəstəklənən Intel cihazlarında BLVDS interfeysi 1.8 V (Intel Arria 10 və Intel Cyclone 10 GX cihazları) və ya 2.5 V (digər dəstəklənən cihazlar) VCCIO ilə təchiz edilmiş istənilən sətir və ya sütun I/banklarında dəstəklənir. Bu giriş/çıxış banklarında interfeys diferensial giriş/çıxış pinlərində dəstəklənir, lakin xüsusi saat giriş və ya saat çıxış sancaqlarında deyil. Bununla belə, Intel Arria 10 və Intel Cyclone 10 GX cihazlarında BLVDS interfeysi ümumi I/O kimi istifadə olunan xüsusi saat sancaqlarında dəstəklənir.

•  BLVDS ötürücüsü ters çevrilmiş kimi proqramlaşdırılmış ikinci çıxış buferi ilə iki tək uclu çıxış buferindən istifadə edir.
•  BLVDS qəbuledicisi xüsusi LVDS giriş buferindən istifadə edir.

Dəstəklənən Cihazlarda BLVDS I/O BuferləriTətbiq növündən asılı olaraq müxtəlif giriş və ya çıxış tamponlarından istifadə edin:

• Multidrop tətbiqi—cihazın sürücü və ya qəbuledicinin işləməsi üçün nəzərdə tutulmasından asılı olaraq giriş və ya çıxış buferindən istifadə edin.
• Çoxnöqtəli proqram-çıxış buferi və giriş buferi eyni I/O pinlərini paylaşır. LVDS çıxış buferi siqnal göndərmədikdə onu üç vəziyyətə gətirmək üçün çıxışı aktivləşdirmə (oe) siqnalı tələb olunur.
•  Çıxış buferi üçün on-chip seriyasının dayandırılmasını (RS OCT) aktiv etməyin.
• Çıxış buferlərində xarici rezistorlardan istifadə edərək, qoşulma kartındakı stub ilə empedans uyğunluğunu təmin edin.
• Diferensial giriş buferi üçün çip üzərində diferensial sonlandırmanı (RD OCT) işə salmayın, çünki avtobusun dayandırılması adətən avtobusun hər iki ucundakı xarici dayandırma rezistorlarından istifadə etməklə həyata keçirilir.

Intel FPGA Cihazlarında BLVDS İnterfeysi üçün I/O Standartları
Dəstəklənən Intel cihazları üçün müvafiq I/O standartlarından və cari güc tələblərindən istifadə edərək BLVDS interfeysini həyata keçirə bilərsiniz.
Dəstəklənən Intel Cihazlarında BLVDS İnterfeysi üçün I/O Standartı və Xüsusiyyətlər Dəstəyi

1.  DIFFIO_TX pin həqiqi LVDS diferensial qəbuledicilərini dəstəkləmir.

Əlavə məlumat üçün müvafiq məlumat bölməsində sadalanan müvafiq cihaz sənədlərinə baxın:

• Pin təyinatları haqqında məlumat üçün cihazın pin-çıxışına baxın files.
• Giriş/çıxış standartlarının xüsusiyyətləri üçün cihaz təlimatının I/O fəslinə baxın.
•  Elektrik spesifikasiyası üçün cihazın məlumat cədvəlinə və ya DC və keçid xüsusiyyətləri sənədinə baxın.

Əlaqədar Məlumat

•  Intel Stratix 10 Pin-Out Files
•  Stratix V Pin-Out Files
• Stratix IV Pin-Out Files
•  Stratix III Cihaz Çıxışı Files
•  Intel Arria 10 Device Pin-Out Files
•  Arria V Cihazı Çıxış Files
•  Arria II GX Cihazının Çıxışı Files
• Intel Cyclone 10 GX Device Pin-Out Files
• Intel Cyclone 10 LP Device Pin-Out Files
• Cyclone V Cihazı Çıxış Files
•  Cyclone IV Device Pin-Out Files
• Cyclone III Cihazı Çıxış Files
• Intel MAX 10 Cihaz Çıxışı Files
• Intel Stratix 10 Ümumi Məqsədli I/O İstifadəçi Təlimatı
•  Stratix V Cihazlarında I/O Xüsusiyyətləri
•  Stratix IV Cihazında I/O Xüsusiyyətləri
•  Stratix III Cihaz I/O Xüsusiyyətləri
• Stratix V Cihazlarında I/O Xüsusiyyətləri
•  Stratix IV Cihazında I/O Xüsusiyyətləri
•  Stratix III Cihaz I/O Xüsusiyyətləri
•  Intel Arria 10 Cihazlarında I/O və Yüksək Sürətli I/O
•  Arria V Cihazlarında I/O xüsusiyyətləri
• Arria II Cihazlarında I/O xüsusiyyətləri
•  Intel Cyclone 10 GX Cihazlarında I/O və Yüksək Sürətli I/O
•  Intel Cyclone 10 LP Cihazlarında I/O və Yüksək Sürətli I/O
• Cyclone V Cihazlarında I/O xüsusiyyətləri
• Cyclone IV Cihazlarında I/O xüsusiyyətləri
•  Cyclone III Cihaz Ailəsində I/O Xüsusiyyətləri
• Intel MAX 10 Ümumi Məqsədli I/O İstifadəçi Təlimatı
•  Intel Stratix 10 Cihaz Məlumat Vərəqi
• Stratix V Cihaz Məlumat Vərəqi
•  Stratix IV Cihazları üçün DC və Kommutasiya Xüsusiyyətləri
•  Stratix III Cihaz Məlumat Vərəqi: DC və Kommutasiya Xüsusiyyətləri
•  Intel Arria 10 Cihaz Məlumat Vərəqi
•  Arria V Cihaz məlumat cədvəli
• Arria II Cihazları üçün Cihaz Məlumat Vərəqi
• Intel Cyclone 10 GX Device Datasheet
•  Intel Cyclone 10 LP cihaz məlumat cədvəli
•  Cyclone V Cihaz Məlumat Vərəqi
•  Cyclone IV Cihaz Məlumat Vərəqi
• Cyclone III Cihaz Məlumat Vərəqi
• Intel MAX 10 Cihaz Məlumat Vərəqi

BLVDS Enerji İstehlakı

• Dizaynınızı cihaza tətbiq etməzdən əvvəl BLVDS I/O enerji istehlakının təxmini böyüklüyünü əldə etmək üçün istifadə etdiyiniz dəstəklənən cihaz üçün Excel əsaslı EPE-dən istifadə edin.
•  Giriş və iki istiqamətli sancaqlar üçün BLVDS giriş buferi həmişə aktivdir. BLVDS giriş buferi avtobusda keçid fəaliyyəti olduqda enerji istehlak edir (məsample, digər ötürücülər məlumat göndərir və qəbul edir, lakin Cyclone III cihazı nəzərdə tutulan alıcı deyil).
•  Əgər siz BLVDS-ni çox nöqtəli proqramlarda giriş buferi kimi və ya çoxnöqtəli proqramlarda ikiistiqamətli bufer kimi istifadə edirsinizsə, Intel təkcə Intel cihazının BLVDS giriş buferi üçün nəzərdə tutulan fəaliyyətləri deyil, avtobusdakı bütün fəaliyyətləri ehtiva edən keçid sürətini daxil etməyi tövsiyə edir.

ExampEPE-də BLVDS I/O Data Girişi
Bu rəqəm Cyclone III EPE-də BLVDS I/O girişini göstərir. Digər dəstəklənən Intel cihazlarının EPE-də seçmək üçün I/O standartları üçün müvafiq məlumatlara baxın.Intel dizaynınızı tamamladıqdan sonra dəqiq BLVDS I/O güc analizini yerinə yetirmək üçün Intel Quartus Prime Power Analyzer Alətindən istifadə etməyi tövsiyə edir. Güc Analiz Aləti yer və marşrut tamamlandıqdan sonra dizaynın xüsusiyyətlərinə əsasən gücü təxmin edir. Güc Analiz Aləti istifadəçi tərəfindən daxil edilmiş, simulyasiyadan əldə edilən və təxmin edilən siqnal fəaliyyətlərinin kombinasiyasını tətbiq edir, bu da təfərrüatlı dövrə modelləri ilə birlikdə çox dəqiq güc təxminləri verir.
Əlaqədar Məlumat

• Güc Analizi bölməsi, Intel Quartus Prime Pro Edition Təlimat Kitabı
  Intel Stratix 10, Intel Arria 10 və Intel Cyclone 10 GX cihaz ailələri üçün Intel Quartus Prime Pro Edition Power Analyzer aləti haqqında ətraflı məlumat verir.
• Güc Analizi bölməsi, Intel Quartus Prime Standard Edition Təlimat Kitabı
  Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III və Intel üçün Intel Quartus Prime Standard Edition Power Analyzer aləti haqqında ətraflı məlumat verir. MAX 10 cihaz ailəsi.
• Erkən Güc Təxminçiləri (EPE) və Güc Analizatoru səhifəsi
  EPE və Intel Quartus Prime Power Analyzer aləti haqqında ətraflı məlumat verir.
• Dəstəklənən Intel FPGA Cihaz Ailələrində Avtobus LVDS İnterfeysinin tətbiqi səhifə 3
  BLVDS enerji istehlakını qiymətləndirmək üçün EPE-də seçiləcək I/O standartlarını sadalayır.

BLVDS Design Example
Dizayn keçmişample sizə dəstəklənən cihazlarda BLVDS I/O buferini Intel Quartus Prime proqramında müvafiq ümumi təyinatlı I/O (GPIO) İP nüvələri ilə necə yaratacağınızı göstərir.

•  Intel Stratix 10, Intel Arria 10 və Intel Cyclone 10 GX cihazları—GPIO Intel FPGA IP nüvəsindən istifadə edir.
•  Intel MAX 10 cihazları—GPIO Lite Intel FPGA IP nüvəsindən istifadə edin.
•  Bütün digər dəstəklənən cihazlar—ALTIOBUF IP nüvəsindən istifadə edin.

Siz köhnə dizaynı yükləyə bilərsinizample əlaqədar məlumatdakı linkdən. BLVDS I/O bufer nümunəsi üçün Intel aşağıdakı elementləri tövsiyə edir:

•  Diferensial rejimi işə salınmış halda GPIO IP nüvəsini iki istiqamətli rejimdə həyata keçirin.
•  I/O standartını iki istiqamətli pinlərə təyin edin:
•  BLVDS—Intel Cyclone 10 LP, Cyclone IV, Cyclone III və Intel MAX 10 cihazları.
•  Diferensial SSTL-2 Class I və ya Class II—Stratix V, Stratix IV, Stratix III, Arria V, Arria II və Cyclone V cihazları.
• Diferensial SSTL-18 Class I və ya Class II—Intel Stratix 10, Intel Arria 10 və Intel Cyclone 10 GX cihazları.

Yazma və oxuma əməliyyatları zamanı giriş və ya çıxış tamponlarının işləməsi

• Oe portu birtərəfli çıxış buferlərini işə salmaq və ya söndürmək üçün cihazın nüvəsindən oe siqnalını alır.
•  Oxu əməliyyatı zamanı çıxış buferlərini üç vəziyyətə gətirmək üçün oe siqnalını aşağı saxlayın.
•  AND qapısının funksiyası ötürülən siqnalın cihazın nüvəsinə geri qayıtmasını dayandırmaqdır. Diferensial giriş buferi həmişə aktivdir.

Əlaqədar Məlumat

•  I/O Bufer (ALTIOBUF) IP Əsas İstifadəçi Təlimatı
•  GPIO IP Əsas İstifadəçi Təlimatı
•  Intel MAX 10 I/O Tətbiq Təlimatları
• Intel FPGA IP nüvələrinə giriş
• Dizayn ExampAN 522 üçün

Intel Quartus Prime dizaynını təqdim ediramples bu proqram qeydində istifadə olunur.
Dizayn Example Intel Stratix 10 Cihazları üçün Təlimatlar
Bu addımlar yalnız Intel Stratix 10 cihazlarına aiddir. GPIO Intel FPGA IP nüvəsindən istifadə etdiyinizə əmin olun.

1. İki istiqamətli giriş və çıxış buferini dəstəkləyə bilən GPIO Intel FPGA IP nüvəsi yaradın:
   • a. GPIO Intel FPGA IP nüvəsini işə salın.
   • b. Məlumat İstiqamətində Bidir seçin.
   • c. Məlumat genişliyinə 1 daxil edin.
   • d. Diferensial buferdən istifadəni yandırın.
   • e. Qeydiyyat rejimində heç birini seçin.
2. Aşağıdakı şəkildə göstərildiyi kimi modulları və giriş və çıxış portlarını birləşdirin:
   Giriş və Çıxış Portları Əlaqəsi ExampIntel Stratix 10 Cihazları üçün
3. Tapşırıq redaktorunda aşağıdakı şəkildə göstərildiyi kimi müvafiq I/O standartını təyin edin. Siz həmçinin cari güc və fırlanma sürəti seçimlərini təyin edə bilərsiniz. Əks halda, Intel Quartus Prime proqramı standart parametrləri qəbul edir.
   Intel Stratix 10 Cihazları üçün Intel Quartus Prime Təyinat Redaktorunda BLVDS I/O Təyinatı
4. ModelSim* – Intel FPGA Edition proqramı ilə funksional simulyasiyanı tərtib edin və yerinə yetirin.

Əlaqədar Məlumat

• ModelSim – Intel FPGA Edition Proqram Dəstəyi
  ModelSim – Intel FPGA Edition proqramı haqqında daha çox məlumat verir və quraşdırma, istifadə və problemlərin aradan qaldırılması kimi mövzulara müxtəlif keçidləri ehtiva edir.
• Intel FPGA Cihazlarında BLVDS İnterfeysi üçün I/O Standartları səhifə 7
  BLVDS tətbiqləri üçün dəstəklənən Intel FPGA cihazlarında əl ilə təyin edə biləcəyiniz sancaqlar və I/O standartlarını sadalayır.
• Dizayn ExampAN 522 üçün
  Intel Quartus Prime dizaynını təqdim ediramples bu proqram qeydində istifadə olunur.

Dizayn Example Intel Arria 10 Cihazları üçün Təlimatlar
Bu addımlar yalnız Intel Quartus Prime Standard Edition istifadə edən Intel Arria 10 cihazlarına şamil edilir. GPIO Intel FPGA IP nüvəsindən istifadə etdiyinizə əmin olun.

1. StratixV_blvds.qar açın file Stratix V dizaynını idxal etmək üçün məsələnampIntel Quartus Prime Standard Edition proqram təminatına daxil olun.
2. Dizaynı köçürünampGPIO Intel FPGA IP nüvəsindən istifadə etmək üçün:
   • a. Menyuda Layihə ➤ IP Komponentlərini Təkmilləşdirin.
   • b. “ALIOBUF” obyektinə iki dəfə klikləyin.
     ALTIOBUF IP nüvəsi üçün MegaWizard Plug-In Manager pəncərəsi görünür.
   • c. Layihə/defolt uyğunluğu söndürün.
   • d. Hazırda seçilmiş cihaz ailəsində Arria 10 seçin.
   • e. Finish düyməsini basın və sonra yenidən Finish düyməsini basın.
   • f. Görünən dialoq qutusunda OK düyməsini basın.
     Intel Quartus Prime Pro Edition proqramı miqrasiya prosesini həyata keçirir və sonra GPIO IP parametr redaktorunu göstərir.
3. İki istiqamətli giriş və çıxış buferini dəstəkləmək üçün GPIO Intel FPGA IP nüvəsini konfiqurasiya edin:
   • a. Məlumat İstiqamətində Bidir seçin.
   • b. Məlumat genişliyinə 1 daxil edin.
   • c. Diferensial buferdən istifadəni yandırın.
   • d. Finish düyməsini basın və IP nüvəsini yaradın.
4. Aşağıdakı şəkildə göstərildiyi kimi modulları və giriş və çıxış portlarını birləşdirin:
   Giriş və Çıxış Portları Əlaqəsi ExampIntel Arria 10 Cihazları üçün
5. Tapşırıq redaktorunda aşağıdakı şəkildə göstərildiyi kimi müvafiq I/O standartını təyin edin. Siz həmçinin cari güc və fırlanma sürəti seçimlərini təyin edə bilərsiniz. Əks halda, Intel Quartus Prime Standard Edition proqramı Intel Arria 10 cihazları üçün standart parametrləri qəbul edir—Diferensial SSTL-18 Class I və ya Class II I/O standartı.
   Intel Arria 10 Cihazları üçün Intel Quartus Prime Təyinat Redaktorunda BLVDS I/O TəyinatıQeyd:
   Intel Arria 10 cihazları üçün siz Təyinat Redaktoru ilə LVDS pinləri üçün həm p, həm də n pin yerlərini əl ilə təyin edə bilərsiniz.
6. ModelSim – Intel FPGA Edition proqramı ilə funksional simulyasiyanı tərtib edin və yerinə yetirin.

Əlaqədar Məlumat

• ModelSim – Intel FPGA Edition Proqram Dəstəyi
  ModelSim – Intel FPGA Edition proqramı haqqında daha çox məlumat verir və quraşdırma, istifadə və problemlərin aradan qaldırılması kimi mövzulara müxtəlif keçidləri ehtiva edir.
• Intel FPGA Cihazlarında BLVDS İnterfeysi üçün I/O Standartları səhifə 7
  BLVDS tətbiqləri üçün dəstəklənən Intel FPGA cihazlarında əl ilə təyin edə biləcəyiniz sancaqlar və I/O standartlarını sadalayır.
• Dizayn ExampAN 522 üçün
  Intel Quartus Prime dizaynını təqdim ediramples bu proqram qeydində istifadə olunur.

Dizayn Example Intel MAX 10 Cihazları üçün Təlimatlar
Bu addımlar yalnız Intel MAX 10 cihazlarına aiddir. GPIO Lite Intel FPGA IP nüvəsindən istifadə etdiyinizə əmin olun.

1. İki istiqamətli giriş və çıxış buferini dəstəkləyə bilən GPIO Lite Intel FPGA IP nüvəsi yaradın:
   • a. GPIO Lite Intel FPGA IP nüvəsini işə salın.
   • b. Məlumat İstiqamətində Bidir seçin.
   • c. Məlumat genişliyinə 1 daxil edin.
   • d. Pseudo diferensial buferdən istifadəni yandırın.
   • e. Qeydiyyat rejimində Bypass seçin.
2. Aşağıdakı şəkildə göstərildiyi kimi modulları və giriş və çıxış portlarını birləşdirin:
    Giriş və Çıxış Portları Əlaqəsi ExampIntel MAX 10 Cihazları üçün
3. Tapşırıq redaktorunda aşağıdakı şəkildə göstərildiyi kimi müvafiq I/O standartını təyin edin. Siz həmçinin cari güc və fırlanma sürəti seçimlərini təyin edə bilərsiniz. Əks halda, Intel Quartus Prime proqramı standart parametrləri qəbul edir.
   Intel MAX 10 Cihazları üçün Intel Quartus Prime Təyinat Redaktorunda BLVDS I/O Təyinatı
4. ModelSim – Intel FPGA Edition proqramı ilə funksional simulyasiyanı tərtib edin və yerinə yetirin.

Əlaqədar Məlumat

• ModelSim – Intel FPGA Edition Proqram Dəstəyi
  ModelSim – Intel FPGA Edition proqramı haqqında daha çox məlumat verir və quraşdırma, istifadə və problemlərin aradan qaldırılması kimi mövzulara müxtəlif keçidləri ehtiva edir.
• Intel FPGA Cihazlarında BLVDS İnterfeysi üçün I/O Standartları səhifə 7
  BLVDS tətbiqləri üçün dəstəklənən Intel FPGA cihazlarında əl ilə təyin edə biləcəyiniz sancaqlar və I/O standartlarını sadalayır.
• Dizayn ExampAN 522 üçün
  Intel Quartus Prime dizaynını təqdim ediramples bu proqram qeydində istifadə olunur.

Dizayn ExampIntel Arria 10, Intel Cyclone 10 GX və Intel MAX 10 istisna olmaqla, bütün dəstəklənən cihazlar üçün təlimatlar

Bu addımlar Intel Arria 10, Intel Cyclone 10 GX və Intel MAX 10 istisna olmaqla, bütün dəstəklənən cihazlara aiddir. ALTIOBUF IP nüvəsindən istifadə etdiyinizə əmin olun.

1.  İki istiqamətli giriş və çıxış buferini dəstəkləyə bilən ALTIOBUF IP nüvəsi yaradın:
   • a. ALTIOBUF IP nüvəsini işə salın.
   • b. Modulu iki istiqamətli bufer kimi konfiqurasiya edin.
   • c. Instantasiya ediləcək buferlərin sayı nədir, 1 daxil edin.
   • d. Diferensial rejimdən istifadəni yandırın.
2. Aşağıdakı şəkildə göstərildiyi kimi modulları və giriş və çıxış portlarını birləşdirin:
    Giriş və Çıxış Portları Əlaqəsi ExampIntel Arria 10, Intel Cyclone 10 GX və Intel MAX 10 Cihazlarından başqa bütün dəstəklənən cihazlar üçün
3. Tapşırıq Redaktorunda cihazınıza uyğun olaraq aşağıdakı şəkildə göstərildiyi kimi müvafiq I/O standartını təyin edin. Siz həmçinin cari güc və fırlanma sürəti seçimlərini təyin edə bilərsiniz. Əks halda, Intel Quartus Prime proqramı standart parametrləri qəbul edir.
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III və Cyclone III LS cihazları—aşağıdakı şəkildə göstərildiyi kimi iki istiqamətli p və n sancaqlar üçün BLVDS I/O standartıdır.
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II və Cyclone V cihazları—Diferensial SSTL-2 Class I və ya Class II I/O standartı.
     Intel Quartus Prime Təyinat Redaktorunda BLVDS I/O TəyinatıQeyd: Siz Təyinat Redaktoru ilə dəstəklənən hər bir cihaz üçün həm p, həm də n pin yerlərini əl ilə təyin edə bilərsiniz. Dəstəklənən cihazlar və əl ilə təyin edə biləcəyiniz sancaqlar üçün müvafiq məlumatlara baxın.
4. ModelSim – Intel FPGA Edition proqramı ilə funksional simulyasiyanı tərtib edin və yerinə yetirin.

ExampFunksional Simulyasiya Nəticələri
Oe siqnalı təsdiq edildikdə, BLVDS yazma əməliyyat rejimindədir. Oe siqnalı söndürüldükdə, BLVDS oxunma iş rejimindədir.Qeyd:
Verilog HDL-dən istifadə edərək simulyasiya etmək üçün siz müvafiq dizayna daxil edilmiş blvds_tb.v testbenchindən istifadə edə bilərsiniz.ample.
Əlaqədar Məlumat

• ModelSim – Intel FPGA Edition Proqram Dəstəyi
  ModelSim – Intel FPGA Edition proqramı haqqında daha çox məlumat verir və quraşdırma, istifadə və problemlərin aradan qaldırılması kimi mövzulara müxtəlif keçidləri ehtiva edir.
• Intel FPGA Cihazlarında BLVDS İnterfeysi üçün I/O Standartları səhifə 7
  BLVDS tətbiqləri üçün dəstəklənən Intel FPGA cihazlarında əl ilə təyin edə biləcəyiniz sancaqlar və I/O standartlarını sadalayır.
• Dizayn ExampAN 522 üçün
  Intel Quartus Prime dizaynını təqdim ediramples bu proqram qeydində istifadə olunur.

Performans təhlili

Çox nöqtəli BLVDS performans təhlili avtobusun dayandırılması, yükləmə, sürücü və qəbuledici xüsusiyyətlərinin və sürücüdən qəbuledicinin yerləşməsinin sistemə təsirini nümayiş etdirir. Siz daxil edilmiş BLVDS dizaynından istifadə edə bilərsinizampçoxnöqtəli tətbiqin performansını təhlil etmək üçün:

•  Cyclone III BLVDS dizaynı, keçmişample—bu dizayn example bütün dəstəklənən Stratix, Arria və Cyclone cihaz seriyalarına şamil edilir. Intel Arria 10 və ya Intel Cyclone 10 GX cihaz ailəsi üçün keçmiş dizaynı köçürməlisiniz.ampistifadə etməzdən əvvəl müvafiq cihaz ailəsinə daxil olun.
• Intel MAX 10 BLVDS dizaynı keçmişample—bu dizayn example Intel MAX 10 cihaz ailəsinə aiddir.
• Intel Stratix 10 BLVDS dizaynı keçmişample—bu dizayn example Intel Stratix 10 cihaz ailəsinə aiddir.

Qeyd:
Bu bölmədə çoxnöqtəli BLVDS-nin performans təhlili HyperLynx*-də Cyclone III BLVDS giriş/çıxış bufer məlumat spesifikasiyasına (IBIS) model simulyasiyasına əsaslanır.
Intel simulyasiya üçün bu Intel IBIS modellərindən istifadə etməyi tövsiyə edir:

• Stratix III, Stratix IV və Stratix V cihazları—cihaza məxsus Diferensial SSTL-2 IBIS modeli
• Intel Stratix 10, Intel Arria 10(2) və Intel Cyclone 10 GX cihazları:
  •  Çıxış buferi - Diferensial SSTL-18 IBIS modeli
  • Giriş buferi - LVDS IBIS modeli

Əlaqədar Məlumat

• Intel FPGA IBIS Model səhifəsi
  Intel FPGA cihaz modellərinin endirilməsini təmin edir.
•  Dizayn ExampAN 522 üçün
  Intel Quartus Prime dizaynını təqdim ediramples bu proqram qeydində istifadə olunur.

Sistem Quraşdırma

 Cyclone III BLVDS ötürücüləri ilə çoxnöqtəli BLVDS
Bu rəqəm on Cyclone III BLVDS ötürücü (U1 - U10 adları) ilə çoxnöqtəli topologiyanın sxemini göstərir.Avtobus ötürücü xəttinin aşağıdakı xüsusiyyətlərə malik olduğu güman edilir:

•  Bir zolaq xətti
•  50 Ω xarakterik empedans
• Bir düym üçün 3.6 pF xarakterik tutum
•  Uzunluğu 10 düym
• Intel Arria 10 IBIS modelləri ilkindir və Intel IBIS modelində mövcud deyil web səhifə. Bu ilkin Intel Arria 10 IBIS modellərinə ehtiyacınız varsa, Intel ilə əlaqə saxlayın.
• Təxminən 100 Ω avtobusun diferensial xarakteristik empedansı
•  Hər ötürücü arasında 1 düym məsafə
• Avtobus hər iki ucdan RT rezistoru ilə bağlandı

• Varsayılan sürücü gücü 12 mA
• Defolt olaraq yavaş fırlanma dərəcəsi parametrləri
• 6 pF-lik hər ötürücünün pin tutumu
•  Hər bir BLVDS ötürücüsindəki stub 1 Ω xarakterik empedans və düym başına 50 pF xarakterik tutumlu 3 düymlük mikrostripdir.
•  Hər bir ötürücünün avtobusa qoşulmasının (konnektor, pad və PCB-də vasitəsilə) tutumu 2 pF qəbul edilir.
• Hər bir yükün ümumi tutumu təxminən 11 pF-dir

1 düymlük yük aralığı üçün paylanmış tutum düym başına 11 pF-ə bərabərdir. Köpüklərin yaratdığı əksi azaltmaq, həmçinin çıxan siqnalları zəiflətmək üçün
sürücü, hər ötürücünün çıxışında 50 Ω rezistor RS-ə uyğun bir empedans yerləşdirilir.

Avtobusun dayandırılması
Effektiv diferensial empedans tənliyinə avtobusun xarakterik tutumunu və quraşdırmanın vahid uzunluğuna paylanmış tutumu əvəz etsəniz, tam yüklənmiş avtobusun effektiv empedansı 52 Ω-dir. Optimal siqnal bütövlüyü üçün RT-ni 52 Ω-a uyğunlaşdırmalısınız. Aşağıdakı rəqəmlər qəbuledicinin giriş pinlərindəki diferensial dalğa formasına (VID) uyğunlaşdırılmış, aşağı və həddindən artıq sonlanmanın təsirlərini göstərir. Məlumat ötürmə sürəti 100 Mbit / s-dir. Bu rəqəmlərdə çatışmazlıq (RT = 25 Ω) əks olunması və səs-küy marjasının əhəmiyyətli dərəcədə azalması ilə nəticələnir. Bəzi hallarda, xitam altında hətta qəbuledici eşik (VTH = ± 100 mV) pozur. RT 50 Ω-a dəyişdirildikdə, VTH ilə bağlı əhəmiyyətli səs-küy marjası var və əksi əhəmiyyətsizdir.

Avtobusun dayandırılmasının təsiri (U1-də sürücü, U2-də qəbuledici)
Bu şəkildə U1 ötürücü rolunu oynayır və U2-dən U10-a qəbuledicidir.

Avtobusun dayandırılmasının təsiri (U1-də sürücü, U10-də qəbuledici)
Bu şəkildə U1 ötürücü rolunu oynayır və U2-dən U10-a qəbuledicidir.

Avtobusun dayandırılmasının təsiri (U5-də sürücü, U6-də qəbuledici)
Bu şəkildə U5 ötürücü, qalanları isə qəbuledicidir.

Avtobusun dayandırılmasının təsiri (U5-də sürücü, U10-də qəbuledici)
Bu şəkildə U5 ötürücü, qalanları isə qəbuledicidir.Sürücü və qəbuledicinin avtobusdakı nisbi mövqeyi də qəbul edilən siqnalın keyfiyyətinə təsir göstərir. Sürücüyə ən yaxın qəbuledici ən pis ötürmə xətti effektini yaşayır, çünki bu yerdə kənar sürət ən sürətlidir. Sürücü avtobusun ortasında olduqda bu daha da pisləşir.
məsələnample, 16-ci səhifədəki Şəkil 20-nı və 18-ci səhifədəki Şəkil 21-i müqayisə edin. U6 qəbuledicisindəki VID (U5-də sürücü) U2 qəbuledicisindəki (U1-dəki sürücü) ilə müqayisədə daha böyük zəngi göstərir. Digər tərəfdən, qəbuledici sürücüdən daha uzaqda olduqda kənar sürəti yavaşlayır. Sürücünün avtobusun bir ucunda (U1.14) və qəbuledicinin digər ucunda (U1) olması ilə qeydə alınmış ən böyük qalxma vaxtı 10 ns-dir.

Çubuq Uzunluğu
Daha uzun stend uzunluğu təkcə sürücüdən qəbulediciyə uçuş vaxtını artırmır, həm də daha böyük əks etdirməyə səbəb olan daha böyük yük tutumu ilə nəticələnir.

Dəstək Uzunluğunu Artırmanın Təsiri (U1-də Sürücü, U10-da Alıcı)
Bu rəqəm stub uzunluğu bir düymdən iki düymədək artırıldıqda və sürücü U10-də olduqda U1-da VID-i müqayisə edir.

Sapın dayandırılması
Sürücü empedansını stub xarakterik empedansına uyğunlaşdırmalısınız. Sürücü çıxışında RS seriyalı dayandırma rezistorunun yerləşdirilməsi uzun stub və sürətli kənar sürətlərin yaratdığı mənfi ötürmə xətti təsirini xeyli azaldır. Bundan əlavə, qəbuledicinin spesifikasiyasına cavab vermək üçün VID-i zəiflətmək üçün RS dəyişdirilə bilər.

Kəsmənin dayandırılmasının təsiri (U1-də sürücü, U2 və U10-da qəbuledici)
Bu rəqəm U2 ötürülməsi zamanı U10 və U1-da VID-i müqayisə edir.

Sürücü sürəti
Sürətli dönüş sürəti, xüsusən də sürücüdən ən uzaq qəbuledicidə yüksəlmə vaxtını yaxşılaşdırmağa kömək edir. Bununla belə, daha sürətli çevirmə sürəti də əks olunması səbəbindən zəngi artırır.

Driver Edge Rate effekti (U1-də sürücü, U2 və U10-da qəbuledici)
Bu rəqəm sürücünün dönüş sürətinin təsirini göstərir. 12 mA sürücü gücü ilə yavaş və sürətli dönüş sürəti arasında müqayisə aparılır. Sürücü U1-dədir və U2 və U10-da diferensial dalğa formaları yoxlanılır.

Ümumi Sistem Performansı

Çox nöqtəli BLVDS tərəfindən dəstəklənən ən yüksək məlumat sürəti sürücüdən ən uzaq qəbuledicinin göz diaqramına baxmaqla müəyyən edilir. Bu yerdə ötürülən siqnal ən yavaş kənar sürətə malikdir və gözün açılmasına təsir göstərir. Qəbul edilən siqnalın keyfiyyəti və səs-küy marjasının məqsədi tətbiqlərdən asılı olsa da, göz açılışı nə qədər geniş olsa, bir o qədər yaxşıdır. Bununla belə, siz həmçinin sürücüyə ən yaxın olan qəbuledicini də yoxlamalısınız, çünki qəbuledici sürücüyə daha yaxın yerləşərsə, ötürmə xəttinin təsiri daha pis olur.
Şəkil 23. 400 Mbps-də Göz Diaqramı (U1-də Sürücü, U2 və U10-da Qəbuledici)
Bu rəqəm 2 Mbit/s məlumat sürəti üçün U10 (qırmızı əyri) və U400 (mavi əyri) nöqtələrində göz diaqramlarını göstərir. Simulyasiyada 1% vahid intervalın təsadüfi titrəməsi qəbul edilir. Sürücü defolt cari güc və dönüş dərəcəsi parametrləri ilə U1-dir. Avtobus optimal RT = 50 Ω ilə tam yüklənib. Ən kiçik göz açılışı U10-dən ən uzaqda olan U1-dadır. Göz hündürlüyü samp0.5 vahid intervalında led U692 və U543 üçün müvafiq olaraq 2 mV və 10 mV-dir. Hər iki hal üçün VTH = ±100 mV ilə bağlı əhəmiyyətli səs-küy marjası var.

AN 522 üçün Sənədin Təftiş Tarixi: Dəstəklənən Intel FPGA Cihaz Ailələrində Avtobus LVDS İnterfeysinin Tətbiq edilməsi

Sənədlər / Resurslar

intel AN 522 Dəstəklənən FPGA Cihaz Ailələrində Avtobus LVDS İnterfeysinin Tətbiq edilməsi [pdf] İstifadəçi təlimatı AN 522 Dəstəklənən FPGA Cihaz Ailələrində Avtobus LVDS İnterfeysinin Tətbiq edilməsi, AN 522, Dəstəklənən FPGA Cihaz Ailələrində Avtobus LVDS İnterfeysinin Tətbiq edilməsi, Dəstəklənən FPGA Cihaz Ailələrində Interfeys, FPGA Cihaz Ailələrində

İstinadlar

• İstifadəçi təlimatı