intel AN 522 qo'llab-quvvatlanadigan FPGA qurilmalar oilalarida avtobus LVDS interfeysini amalga oshirish

Avtobus LVDS (BLVDS) LVDS nuqtadan nuqtaga aloqa imkoniyatlarini ko'p nuqtali konfiguratsiyaga kengaytiradi. Ko'p nuqtali BLVDS ko'p nuqtali orqa panelli ilovalar uchun samarali yechim taklif qiladi.

Intel FPGA qurilmalarida BLVDSni amalga oshirishni qo'llab-quvvatlash

Ushbu Intel qurilmalarida BLVDS interfeyslarini sanab o'tilgan I/U standartlari yordamida amalga oshirishingiz mumkin.

Eslatma:
Ushbu qurilmalardagi dasturlashtiriladigan haydovchi kuchi va aylanish tezligi xususiyatlari maksimal ishlash uchun ko'p nuqtali tizimingizni sozlash imkonini beradi. Qo'llab-quvvatlanadigan maksimal ma'lumot tezligini aniqlash uchun maxsus tizim sozlamalari va ilovangiz asosida simulyatsiya yoki o'lchovni bajaring.
BLVDS tugadiview 4-sahifada
Intel qurilmalaridagi BLVDS texnologiyasi 6-betda
BLVDS quvvat sarfi 9-sahifada
BLVDS Design Examp10 -sahifada
Ishlash tahlili 17-betda
AN 522 uchun hujjatlarni qayta ko‘rib chiqish tarixi: Qo‘llab-quvvatlanadigan Intel FPGA qurilmalari oilalarida avtobus LVDS interfeysini joriy qilish 25-betda
Tegishli ma'lumotlar
Intel FPGA qurilmalaridagi BLVDS interfeysi uchun I/U standartlari 7-betda

BLVDS tugadiview

Odatda ko'p nuqtali BLVDS tizimi avtobusga ulangan bir qancha uzatuvchi va qabul qiluvchi juftliklardan (transceiverlardan) iborat.
Ko'p nuqtali BLVDSOldingi rasmdagi konfiguratsiya o'zaro bog'lanish zichligini minimallashtirgan holda ikki tomonlama yarim dupleks aloqani ta'minlaydi. Har qanday qabul qiluvchi uzatuvchi rolini o'z zimmasiga olishi mumkin, qolgan qabul qiluvchilar qabul qiluvchi sifatida ishlaydi (bir vaqtning o'zida faqat bitta transmitter faol bo'lishi mumkin). Avtobus harakatini nazorat qilish, odatda, avtobusda haydovchilar nizosining oldini olish uchun protokol yoki apparat yechimi orqali talab qilinadi. Ko'p nuqtali BLVDS ning ishlashi avtobusdagi sig'imli yuklash va tugatishdan katta ta'sir ko'rsatadi.
Dizayn masalalari
Yaxshi ko'p nuqtali dizayn signalning yaxlitligini yaxshilash uchun avtobusdagi sig'imli yukni va tugatishni hisobga olishi kerak. PIN sig'imi past bo'lgan qabul qiluvchi-transiverni, past sig'imli ulagichni tanlash va stend uzunligini qisqa tutish orqali yuk sig'imini kamaytirishingiz mumkin. Ko'p nuqtali BLVDS dizaynini ko'rib chiqishdan biri bu to'liq yuklangan avtobusning samarali differentsial empedansi, samarali impedans deb ataladi va avtobus orqali tarqalish kechikishi. Boshqa ko'p nuqtali BLVDS dizayniga e'tibor qaratilishi mumkin bo'lgan xatoga yo'l qo'ymaslik, ulagich turi va pin-out, PCB avtobus izi tartibi va drayverning chekka tezligi spetsifikatsiyalarini o'z ichiga oladi.
Samarali empedans
Samarali impedans avtobus izining xarakteristik empedansi Zo va avtobusdagi sig'imli yukga bog'liq. Ulagichlar, plagin kartasidagi stub, qadoqlash va qabul qilgichning kirish sig'imi avtobusning samarali empedansini kamaytiradigan sig'imli yuklanishga yordam beradi.
Tenglama 1. Effektiv differensial empedans tenglamasi
Yuklangan avtobusning (Zeff) samarali differentsial empedansini taxmin qilish uchun ushbu tenglamadan foydalaning.Qayerda:

• Zdiff (Ō) ≈ 2 × Zo = avtobusning differentsial xarakteristik empedansi
•  Co (pF/dyuym) = avtobus uzunligi birligi uchun xarakterli sig'im
• CL (pF) = har bir yukning sig'imi
•  N = avtobusdagi yuklar soni
•  H (dyuym) = d × N = avtobusning umumiy uzunligi
•  d (dyuym) = har bir plagin karta orasidagi masofa
•  Cd (pF/dyuym) = CL/d = avtobus bo'ylab birlik uzunligi uchun taqsimlangan sig'im

Yuk sig'imini oshirish yoki plagin kartalari orasidagi masofani yaqinroq qilish samarali impedansni pasaytiradi. Tizimning ishlashini optimallashtirish uchun past sig'imli qabul qiluvchi va ulagichni tanlash muhimdir. Ulagich va qabul qiluvchining kirish/chiqarish pinlari orasidagi har bir qabul qiluvchining uzunligini iloji boricha qisqa tuting.
Normallashtirilgan samarali empedans Cd/Co
Ushbu rasm taqsimlangan sig'imning normallashtirilgan samarali empedansga ta'sirini ko'rsatadi.Ma'lumotlar har ikki yo'nalishda oqayotgan paytda avtobusning har bir uchida tugatish talab qilinadi. Avtobusda aks ettirish va jiringlashni kamaytirish uchun siz tugatish qarshiligini samarali empedansga moslashtirishingiz kerak. Cd/Co = 3 bo'lgan tizim uchun samarali impedans Zdiffning 0.5 barobariga teng. Avtobusda ikki tomonlama tugatish bilan haydovchi Zdiffning 0.25 barobari ekvivalent yukni ko'radi; va shu bilan qabul qiluvchining kirishlari bo'ylab signallarning tebranishini va differentsial shovqin chegarasini kamaytiradi (agar standart LVDS drayveri ishlatilsa). BLVDS drayveri shunga o'xshash hajmga erishish uchun haydovchi oqimini oshirish orqali ushbu muammoni hal qiladitage qabul qiluvchining kirishlarida tebranish.
Tarqatish kechikishi
Tarqatish kechikishi (tPD = Zo × Co) - bu birlik uzunligi uchun uzatish liniyasi orqali kechikish vaqti. Bu xarakterli empedans va xarakteristikaga bog'liq
avtobusning sig'imi.
Tarqatishning samarali kechikishi
Yuklangan avtobus uchun siz ushbu tenglama bilan samarali tarqalish kechikishini hisoblashingiz mumkin. Signalning A drayveridan B qabul qiluvchiga tarqalish vaqtini tPDEFF × A drayveri va B qabul qiluvchisi orasidagi chiziq uzunligi sifatida hisoblashingiz mumkin.

Intel qurilmalaridagi BLVDS texnologiyasi

Qo'llab-quvvatlanadigan Intel qurilmalarida BLVDS interfeysi 1.8 V (Intel Arria 10 va Intel Cyclone 10 GX qurilmalari) yoki 2.5 V (boshqa qo'llab-quvvatlanadigan qurilmalar) VCCIO bilan quvvatlanadigan har qanday qator yoki ustun I/banklarida qo'llab-quvvatlanadi. Ushbu I/U banklarida interfeys differentsial kiritish/chiqarish pinlarida qo'llab-quvvatlanadi, lekin maxsus kirish yoki soat chiqish pinlarida emas. Biroq, Intel Arria 10 va Intel Cyclone 10 GX qurilmalarida BLVDS interfeysi umumiy kiritish/chiqarish sifatida ishlatiladigan maxsus soat pinlarida qo'llab-quvvatlanadi.

•  BLVDS uzatuvchisi ikkita bitta uchli chiqish buferidan foydalanadi, ikkinchi chiqish buferi teskari sifatida dasturlashtirilgan.
•  BLVDS qabul qiluvchisi maxsus LVDS kirish buferidan foydalanadi.

Qo'llab-quvvatlanadigan qurilmalardagi BLVDS I/U buferlariIlova turiga qarab turli xil kirish yoki chiqish buferlaridan foydalaning:

• Multidrop ilovasi - qurilma drayver yoki qabul qiluvchining ishlashi uchun mo'ljallanganligiga qarab kirish yoki chiqish buferidan foydalaning.
• Ko'p nuqtali dastur - chiqish buferi va kirish buferi bir xil I/U pinlarini baham ko'radi. LVDS chiqish buferi signal yubormayotganda uni uch holatga keltirish uchun siz chiqishni yoqish (oe) signalini talab qilasiz.
•  Chiqish buferi uchun chipdagi seriyali tugatishni (RS OCT) yoqmang.
• Plagin kartasidagi stubga impedans mosligini ta'minlash uchun chiqish buferlarida tashqi rezistorlardan foydalaning.
• Differensial kirish buferi uchun chipdagi differentsial tugatishni (RD OCT) yoqmang, chunki avtobusni tugatish odatda avtobusning har ikki uchidagi tashqi tugatish rezistorlari yordamida amalga oshiriladi.

Intel FPGA qurilmalaridagi BLVDS interfeysi uchun I/U standartlari
Siz BLVDS interfeysini tegishli I/U standartlari va qo'llab-quvvatlanadigan Intel qurilmalari uchun joriy quvvat talablaridan foydalangan holda amalga oshirishingiz mumkin.
I/U standarti va qo'llab-quvvatlanadigan Intel qurilmalarida BLVDS interfeysi uchun xususiyatlarni qo'llab-quvvatlash

1.  DIFFIO_TX pin haqiqiy LVDS differensial qabul qiluvchilarni qo'llab-quvvatlamaydi.

Qo'shimcha ma'lumot olish uchun tegishli ma'lumotlar bo'limida keltirilgan tegishli qurilma hujjatlariga qarang:

• PIN-kodlarni belgilash haqida ma'lumot olish uchun qurilma pin-outiga qarang files.
• I/U standartlari funksiyalari uchun qurilma qoʻllanmasining I/U boʻlimiga qarang.
•  Elektr texnik xususiyatlari uchun qurilma ma'lumotlar varag'iga yoki DC va kommutatsiya xususiyatlari hujjatiga qarang.

Tegishli ma'lumotlar

•  Intel Stratix 10 pin-out Files
•  Stratix V PIN-Out Files
• Stratix IV pin-out Files
•  Stratix III Device Pin-out Files
•  Intel Arria 10 Device Pin-out Files
•  Arria V Device Pin-out Files
•  Arria II GX Device Pin-out Files
• Intel Cyclone 10 GX Device Pin-Out Files
• Intel Cyclone 10 LP Device Pin-Out Files
• Cyclone V Device Pin-Out Files
•  Cyclone IV Device Pin-out Files
• Cyclone III Device Pin-out Files
• Intel MAX 10 Device Pin-out Files
• Intel Stratix 10 Umumiy Maqsadli I/U foydalanuvchi qoʻllanmasi
•  Stratix V qurilmalaridagi kiritish/chiqarish xususiyatlari
•  Stratix IV qurilmasidagi kiritish/chiqarish xususiyatlari
•  Stratix III Device I/O xususiyatlari
• Stratix V qurilmalaridagi kiritish/chiqarish xususiyatlari
•  Stratix IV qurilmasidagi kiritish/chiqarish xususiyatlari
•  Stratix III Device I/O xususiyatlari
•  Intel Arria 10 qurilmalarida kiritish/chiqarish va yuqori tezlikdagi kiritish/chiqarish
•  Arria V qurilmalaridagi kiritish/chiqarish xususiyatlari
• Arria II qurilmalaridagi kiritish/chiqarish xususiyatlari
•  Intel Cyclone 10 GX qurilmalarida kiritish/chiqarish va yuqori tezlikdagi kiritish/chiqarish
•  Intel Cyclone 10 LP qurilmalarida kiritish/chiqarish va yuqori tezlikdagi kiritish/chiqish
• Cyclone V qurilmalaridagi kiritish/chiqarish xususiyatlari
• Cyclone IV qurilmalaridagi kiritish/chiqarish xususiyatlari
•  Cyclone III qurilmalar oilasidagi kiritish/chiqarish xususiyatlari
• Intel MAX 10 Umumiy Maqsadli I/U foydalanuvchi qoʻllanmasi
•  Intel Stratix 10 qurilmalari ma'lumotlar jadvali
• Stratix V Device ma'lumotlar jadvali
•  Stratix IV qurilmalari uchun DC va almashtirish xususiyatlari
•  Stratix III qurilmasi ma'lumotlar jadvali: DC va o'tish xususiyatlari
•  Intel Arria 10 qurilmasi ma'lumotlar jadvali
•  Arria V qurilma ma'lumotlar jadvali
• Arria II qurilmalari uchun qurilma ma'lumotlar jadvali
• Intel Cyclone 10 GX qurilmalari ma'lumotlar jadvali
•  Intel Cyclone 10 LP qurilmalari ma'lumotlar jadvali
•  Cyclone V qurilma ma'lumotlar jadvali
•  Cyclone IV qurilma ma'lumotlar jadvali
• Cyclone III qurilma ma'lumotlar jadvali
• Intel MAX 10 qurilma ma'lumotlar jadvali

BLVDS quvvat iste'moli

• Dizayningizni qurilmaga kiritishdan oldin, BLVDS I/U quvvat sarfining taxminiy hajmini olish uchun foydalanadigan qo'llab-quvvatlanadigan qurilma uchun Excelga asoslangan EPE dan foydalaning.
•  Kirish va ikki tomonlama pinlar uchun BLVDS kirish buferi har doim yoqilgan. BLVDS kirish buferi, agar avtobusda almashtirish faolligi mavjud bo'lsa, quvvat sarflaydi (masalanample, boshqa qabul qiluvchilar ma'lumotlarni jo'natmoqda va qabul qilmoqda, ammo Cyclone III qurilmasi mo'ljallangan qabul qiluvchi emas).
•  Agar siz BLVDS dan koʻp nuqtali ilovalarda kirish buferi sifatida yoki koʻp nuqtali ilovalarda ikki yoʻnalishli bufer sifatida foydalansangiz, Intel faqat Intel qurilmasi BLVDS kiritish buferi uchun moʻljallangan harakatlarni emas, balki avtobusdagi barcha amallarni oʻz ichiga olgan almashuv tezligini kiritishni tavsiya qiladi.

ExampEPEda BLVDS I/U ma'lumotlarini kiritish
Bu rasm Cyclone III EPEdagi BLVDS I/O yozuvini ko'rsatadi. Boshqa qo'llab-quvvatlanadigan Intel qurilmalarining EPE-da tanlash uchun I/U standartlari uchun tegishli ma'lumotlarga qarang.Dizaynni tugatganingizdan so'ng, BLVDS I/U quvvatini aniq tahlil qilish uchun Intel sizga Intel Quartus Prime Power Analyzer Toolidan foydalanishni tavsiya qiladi. Power Analyzer Tool joy va marshrut tugallangandan so'ng dizaynning o'ziga xos xususiyatlariga asoslanib quvvatni baholaydi. Power Analyzer Tool foydalanuvchi kiritgan, simulyatsiyadan kelib chiqadigan va taxminiy signal harakatlarining kombinatsiyasini qo'llaydi, ular batafsil sxema modellari bilan birgalikda juda aniq quvvat taxminlarini beradi.
Tegishli ma'lumotlar

• Quvvat tahlili bobi, Intel Quartus Prime Pro Edition qo'llanmasi
  Intel Stratix 10, Intel Arria 10 va Intel Cyclone 10 GX qurilmalar oilalari uchun Intel Quartus Prime Pro Edition Power Analyzer vositasi haqida ko'proq ma'lumot beradi.
• Quvvat tahlili bobi, Intel Quartus Prime standart nashri qoʻllanmasi
  Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III va Intel uchun Intel Quartus Prime Standard Edition Power Analyzer vositasi haqida ko'proq ma'lumot beradi. MAX 10 ta qurilma oilasi.
• Early Power Estimators (EPE) va Power Analyzer sahifasi
  EPE va Intel Quartus Prime Power Analyzer vositasi haqida ko'proq ma'lumot beradi.
• Qo'llab-quvvatlanadigan Intel FPGA qurilmalar oilalarida avtobus LVDS interfeysini qo'llash 3-betda
  BLVDS quvvat sarfini baholash uchun EPEda tanlash uchun kiritish/chiqarish standartlarini sanab o‘tadi.

BLVDS Design Example
Dizayn sobiqample sizga Intel Quartus Prime dasturida tegishli umumiy maqsadli I/U (GPIO) IP yadrolari bilan qo'llab-quvvatlanadigan qurilmalarda BLVDS I/U buferini qanday yaratishni ko'rsatadi.

•  Intel Stratix 10, Intel Arria 10 va Intel Cyclone 10 GX qurilmalari GPIO Intel FPGA IP yadrosidan foydalanadi.
•  Intel MAX 10 qurilmalari - GPIO Lite Intel FPGA IP yadrosidan foydalaning.
•  Boshqa barcha qo'llab-quvvatlanadigan qurilmalar - ALTIOBUF IP yadrosidan foydalaning.

Siz eski dizaynni yuklab olishingiz mumkinample tegishli ma'lumotdagi havoladan. BLVDS I/U bufer namunasi uchun Intel quyidagi elementlarni tavsiya qiladi:

•  Differensial rejim yoqilgan holda GPIO IP yadrosini ikki tomonlama rejimda amalga oshiring.
•  I/U standartini ikki tomonlama pinlarga tayinlang:
•  BLVDS—Intel Cyclone 10 LP, Cyclone IV, Cyclone III va Intel MAX 10 qurilmalari.
•  Differensial SSTL-2 sinf I yoki II sinf — Stratix V, Stratix IV, Stratix III, Arria V, Arria II va Cyclone V qurilmalari.
• Differensial SSTL-18 Class I yoki Class II—Intel Stratix 10, Intel Arria 10 va Intel Cyclone 10 GX qurilmalari.

Yozish va o'qish operatsiyalari paytida kirish yoki chiqish buferlarining ishlashi

• Oe porti bitta uchli chiqish buferlarini yoqish yoki o'chirish uchun qurilma yadrosidan oe signalini oladi.
•  O'qish jarayonida chiqish buferlarini uch holatga keltirish uchun oe signalini past tuting.
•  AND eshigining vazifasi uzatilgan signalning qurilma yadrosiga qaytishini to'xtatishdir. Differensial kirish buferi har doim yoqilgan.

Tegishli ma'lumotlar

•  I/U buferi (ALTIOBUF) IP asosiy foydalanuvchi qoʻllanmasi
•  GPIO IP asosiy foydalanuvchi qo'llanmasi
•  Intel MAX 10 kiritish/chiqarish bo'yicha qo'llanmalar
• Intel FPGA IP yadrolariga kirish
• Dizayn ExampAN 522 uchun

Intel Quartus Prime dizaynini taqdim etadiamples ushbu ilova eslatmasida ishlatiladi.
Dizayn Example Intel Stratix 10 qurilmalari uchun ko'rsatmalar
Ushbu qadamlar faqat Intel Stratix 10 qurilmalari uchun amal qiladi. GPIO Intel FPGA IP yadrosidan foydalanganingizga ishonch hosil qiling.

1. Ikki tomonlama kirish va chiqish buferini qo'llab-quvvatlaydigan GPIO Intel FPGA IP yadrosini yarating:
   • a. GPIO Intel FPGA IP yadrosini ishga tushiring.
   • b. Ma'lumotlar yo'nalishida Bidir-ni tanlang.
   • c. Ma'lumotlar kengligi bo'limiga 1 kiriting.
   • d. Differensial buferdan foydalanishni yoqing.
   • e. Ro'yxatdan o'tish rejimida hech birini tanlang.
2. Quyidagi rasmda ko'rsatilganidek, modullarni va kirish va chiqish portlarini ulang:
   Kirish va chiqish portlarini ulash ExampIntel Stratix 10 qurilmalari uchun
3. Tayinlash muharririda quyidagi rasmda ko'rsatilganidek, tegishli kiritish/chiqarish standartini belgilang. Shuningdek, siz joriy quvvat va aylanish tezligi parametrlarini o'rnatishingiz mumkin. Aks holda, Intel Quartus Prime dasturi standart sozlamalarni qabul qiladi.
   Intel Stratix 10 qurilmalari uchun Intel Quartus Prime tayinlash muharririda BLVDS I/U tayinlash
4. ModelSim* – Intel FPGA Edition dasturi yordamida funksional simulyatsiyani kompilyatsiya qiling va bajaring.

Tegishli ma'lumotlar

• ModelSim - Intel FPGA Edition dasturiy ta'minotini qo'llab-quvvatlash
  ModelSim – Intel FPGA Edition dasturiy ta'minoti haqida ko'proq ma'lumot beradi va o'rnatish, foydalanish va muammolarni bartaraf etish kabi mavzularga turli havolalarni o'z ichiga oladi.
• Intel FPGA qurilmalaridagi BLVDS interfeysi uchun I/U standartlari 7-betda
  BLVDS ilovalari uchun qoʻllab-quvvatlanadigan Intel FPGA qurilmalarida qoʻlda belgilashingiz mumkin boʻlgan pinlar va kiritish/chiqarish standartlari roʻyxati.
• Dizayn ExampAN 522 uchun
  Intel Quartus Prime dizaynini taqdim etadiamples ushbu ilova eslatmasida ishlatiladi.

Dizayn Example Intel Arria 10 qurilmalari uchun ko'rsatmalar
Ushbu qadamlar faqat Intel Quartus Prime Standard Edition-dan foydalanadigan Intel Arria 10 qurilmalariga tegishli. GPIO Intel FPGA IP yadrosidan foydalanganingizga ishonch hosil qiling.

1. StratixV_blvds.qarni oching file Stratix V dizaynini import qilish uchunampIntel Quartus Prime Standard Edition dasturiga kiring.
2. Eski dizaynni ko'chiringampGPIO Intel FPGA IP yadrosidan foydalanish uchun:
   • a. Menyuda Loyiha ➤ IP komponentlarini yangilash-ni tanlang.
   • b. "ALIOBUF" ob'ektini ikki marta bosing.
     ALTIOBUF IP yadrosi uchun MegaWizard Plug-In Manager oynasi paydo bo'ladi.
   • c. Loyihani moslashtirish/standartni o‘chirib qo‘ying.
   • d. Hozirda tanlangan qurilmalar oilasida Arria 10 ni tanlang.
   • e. Finish tugmasini bosing va yana Finish tugmasini bosing.
   • f. Ko'rsatilgan dialog oynasida OK tugmasini bosing.
     Intel Quartus Prime Pro Edition dasturi migratsiya jarayonini amalga oshiradi va keyin GPIO IP parametr muharririni ko'rsatadi.
3. Ikki tomonlama kirish va chiqish buferini qo‘llab-quvvatlash uchun GPIO Intel FPGA IP yadrosini sozlang:
   • a. Ma'lumotlar yo'nalishida Bidir-ni tanlang.
   • b. Ma'lumotlar kengligi bo'limiga 1 kiriting.
   • c. Differensial buferdan foydalanishni yoqing.
   • d. Finish tugmasini bosing va IP yadrosini yarating.
4. Quyidagi rasmda ko'rsatilganidek, modullarni va kirish va chiqish portlarini ulang:
   Kirish va chiqish portlarini ulash ExampIntel Arria 10 qurilmalari uchun
5. Tayinlash muharririda quyidagi rasmda ko'rsatilganidek, tegishli kiritish/chiqarish standartini belgilang. Shuningdek, siz joriy quvvat va aylanish tezligi parametrlarini o'rnatishingiz mumkin. Aks holda, Intel Quartus Prime Standard Edition dasturi Intel Arria 10 qurilmalari uchun standart sozlamalarni qabul qiladi - Differentsial SSTL-18 Class I yoki II Class I/U standarti.
   Intel Arria 10 qurilmalari uchun Intel Quartus Prime tayinlash muharririda BLVDS I/O tayinlashEslatma:
   Intel Arria 10 qurilmalari uchun tayinlash muharriri yordamida LVDS pinlari uchun p va n pin manzillarini qo‘lda belgilashingiz mumkin.
6. ModelSim – Intel FPGA Edition dasturi yordamida funksional simulyatsiyani kompilyatsiya qiling va bajaring.

Tegishli ma'lumotlar

• ModelSim - Intel FPGA Edition dasturiy ta'minotini qo'llab-quvvatlash
  ModelSim – Intel FPGA Edition dasturiy ta'minoti haqida ko'proq ma'lumot beradi va o'rnatish, foydalanish va muammolarni bartaraf etish kabi mavzularga turli havolalarni o'z ichiga oladi.
• Intel FPGA qurilmalaridagi BLVDS interfeysi uchun I/U standartlari 7-betda
  BLVDS ilovalari uchun qoʻllab-quvvatlanadigan Intel FPGA qurilmalarida qoʻlda belgilashingiz mumkin boʻlgan pinlar va kiritish/chiqarish standartlari roʻyxati.
• Dizayn ExampAN 522 uchun
  Intel Quartus Prime dizaynini taqdim etadiamples ushbu ilova eslatmasida ishlatiladi.

Dizayn Example Intel MAX 10 qurilmalari uchun ko'rsatmalar
Bu qadamlar faqat Intel MAX 10 qurilmalari uchun amal qiladi. GPIO Lite Intel FPGA IP yadrosidan foydalanganingizga ishonch hosil qiling.

1. Ikki tomonlama kirish va chiqish buferini qo'llab-quvvatlaydigan GPIO Lite Intel FPGA IP yadrosini yarating:
   • a. GPIO Lite Intel FPGA IP yadrosini ishga tushiring.
   • b. Ma'lumotlar yo'nalishida Bidir-ni tanlang.
   • c. Ma'lumotlar kengligi bo'limiga 1 kiriting.
   • d. Pseudo differentsial buferdan foydalanishni yoqing.
   • e. Ro'yxatdan o'tish rejimida chetlab o'tish-ni tanlang.
2. Quyidagi rasmda ko'rsatilganidek, modullarni va kirish va chiqish portlarini ulang:
    Kirish va chiqish portlarini ulash ExampIntel MAX 10 qurilmalari uchun
3. Tayinlash muharririda quyidagi rasmda ko'rsatilganidek, tegishli kiritish/chiqarish standartini belgilang. Shuningdek, siz joriy quvvat va aylanish tezligi parametrlarini o'rnatishingiz mumkin. Aks holda, Intel Quartus Prime dasturi standart sozlamalarni qabul qiladi.
   Intel MAX 10 qurilmalari uchun Intel Quartus Prime tayinlash muharririda BLVDS I/O tayinlash
4. ModelSim – Intel FPGA Edition dasturi yordamida funksional simulyatsiyani kompilyatsiya qiling va bajaring.

Tegishli ma'lumotlar

• ModelSim - Intel FPGA Edition dasturiy ta'minotini qo'llab-quvvatlash
  ModelSim – Intel FPGA Edition dasturiy ta'minoti haqida ko'proq ma'lumot beradi va o'rnatish, foydalanish va muammolarni bartaraf etish kabi mavzularga turli havolalarni o'z ichiga oladi.
• Intel FPGA qurilmalaridagi BLVDS interfeysi uchun I/U standartlari 7-betda
  BLVDS ilovalari uchun qoʻllab-quvvatlanadigan Intel FPGA qurilmalarida qoʻlda belgilashingiz mumkin boʻlgan pinlar va kiritish/chiqarish standartlari roʻyxati.
• Dizayn ExampAN 522 uchun
  Intel Quartus Prime dizaynini taqdim etadiamples ushbu ilova eslatmasida ishlatiladi.

Dizayn ExampIntel Arria 10, Intel Cyclone 10 GX va Intel MAX 10 dan tashqari barcha qo'llab-quvvatlanadigan qurilmalar uchun ko'rsatmalar

Ushbu qadamlar Intel Arria 10, Intel Cyclone 10 GX va Intel MAX 10 dan tashqari barcha qo‘llab-quvvatlanadigan qurilmalar uchun amal qiladi. ALTIOBUF IP yadrosidan foydalanganingizga ishonch hosil qiling.

1.  Ikki tomonlama kirish va chiqish buferini qo'llab-quvvatlaydigan ALTIOBUF IP yadrosini yarating:
   • a. ALTIOBUF IP yadrosini ishga tushiring.
   • b. Modulni ikki tomonlama bufer sifatida sozlang.
   • c. Instantsiya qilinadigan buferlar soni qancha bo'lsa, 1 ni kiriting.
   • d. Differensial rejimdan foydalanishni yoqing.
2. Quyidagi rasmda ko'rsatilganidek, modullarni va kirish va chiqish portlarini ulang:
    Kirish va chiqish portlarini ulash ExampIntel Arria 10, Intel Cyclone 10 GX va Intel MAX 10 qurilmalaridan tashqari barcha qo'llab-quvvatlanadigan qurilmalar uchun
3. Tayinlash muharririda qurilmangizga mos ravishda quyidagi rasmda ko'rsatilgandek tegishli kiritish/chiqarish standartini belgilang. Shuningdek, siz joriy quvvat va aylanish tezligi parametrlarini o'rnatishingiz mumkin. Aks holda, Intel Quartus Prime dasturi standart sozlamalarni qabul qiladi.
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III va Cyclone III LS qurilmalari - quyidagi rasmda ko'rsatilganidek, ikki tomonlama p va n pinlari uchun BLVDS I/U standarti.
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II va Cyclone V qurilmalari - Differentsial SSTL-2 sinf I yoki II sinf I/U standarti.
     Intel Quartus Prime tayinlash muharririda BLVDS I/O tayinlashEslatma: Tayinlash muharriri yordamida har bir qoʻllab-quvvatlanadigan qurilma uchun p va n pin manzillarini qoʻlda belgilashingiz mumkin. Qo'llab-quvvatlanadigan qurilmalar va siz qo'lda belgilashingiz mumkin bo'lgan pinlar uchun tegishli ma'lumotlarga qarang.
4. ModelSim – Intel FPGA Edition dasturi yordamida funksional simulyatsiyani kompilyatsiya qiling va bajaring.

ExampFunktsional simulyatsiya natijalari
Oe signali tasdiqlanganda, BLVDS yozish ish rejimida bo'ladi. OE signali o'chirilsa, BLVDS o'qish ish rejimida bo'ladi.Eslatma:
Verilog HDL yordamida simulyatsiya qilish uchun siz tegishli dizaynga kiritilgan blvds_tb.v test bench dan foydalanishingiz mumkin.ample.
Tegishli ma'lumotlar

• ModelSim - Intel FPGA Edition dasturiy ta'minotini qo'llab-quvvatlash
  ModelSim – Intel FPGA Edition dasturiy ta'minoti haqida ko'proq ma'lumot beradi va o'rnatish, foydalanish va muammolarni bartaraf etish kabi mavzularga turli havolalarni o'z ichiga oladi.
• Intel FPGA qurilmalaridagi BLVDS interfeysi uchun I/U standartlari 7-betda
  BLVDS ilovalari uchun qoʻllab-quvvatlanadigan Intel FPGA qurilmalarida qoʻlda belgilashingiz mumkin boʻlgan pinlar va kiritish/chiqarish standartlari roʻyxati.
• Dizayn ExampAN 522 uchun
  Intel Quartus Prime dizaynini taqdim etadiamples ushbu ilova eslatmasida ishlatiladi.

Ishlash tahlili

Ko'p nuqtali BLVDS unumdorligini tahlil qilish avtobusning tugashi, yuklash, haydovchi va qabul qiluvchi xususiyatlarining ta'sirini va haydovchidan qabul qiluvchining tizimga joylashishini ko'rsatadi. Siz kiritilgan BLVDS dizaynidan foydalanishingiz mumkinampko'p nuqtali ilovaning ishlashini tahlil qilish uchun:

•  Cyclone III BLVDS dizayni, masalanample - bu dizayn sobiqample barcha qo'llab-quvvatlanadigan Stratix, Arria va Cyclone qurilmalari uchun qo'llaniladi. Intel Arria 10 yoki Intel Cyclone 10 GX qurilmalar oilasi uchun siz eski dizaynni ko'chirishingiz kerak.ampUni ishlatishdan oldin tegishli qurilma oilasiga kiring.
• Intel MAX 10 BLVDS dizayni, masalanample - bu dizayn sobiqample Intel MAX 10 qurilmalar oilasiga tegishli.
• Intel Stratix 10 BLVDS dizayni, sobiqample - bu dizayn sobiqample Intel Stratix 10 qurilmalar oilasiga tegishli.

Eslatma:
Ushbu bo'limda ko'p nuqtali BLVDS ishlashi tahlili HyperLynx* da Cyclone III BLVDS kirish/chiqish buferi ma'lumotlar spetsifikatsiyasi (IBIS) modeli simulyatsiyasiga asoslangan.
Intel simulyatsiya uchun ushbu Intel IBIS modellaridan foydalanishni tavsiya qiladi:

• Stratix III, Stratix IV va Stratix V qurilmalari — qurilmaga xos Differensial SSTL-2 IBIS modeli
• Intel Stratix 10, Intel Arria 10(2) va Intel Cyclone 10 GX qurilmalari:
  •  Chiqish buferi - Differentsial SSTL-18 IBIS modeli
  • Kirish buferi - LVDS IBIS modeli

Tegishli ma'lumotlar

• Intel FPGA IBIS modeli sahifasi
  Intel FPGA qurilma modellarini yuklab olishni ta'minlaydi.
•  Dizayn ExampAN 522 uchun
  Intel Quartus Prime dizaynini taqdim etadiamples ushbu ilova eslatmasida ishlatiladi.

Tizimni sozlash

 Cyclone III BLVDS qabul qiluvchilar bilan ko'p nuqtali BLVDS
Ushbu rasmda o'nta Cyclone III BLVDS qabul qiluvchisi (U1 dan U10 gacha deb nomlanadi) bilan ko'p nuqtali topologiyaning sxemasi ko'rsatilgan.Avtobus uzatish liniyasi quyidagi xususiyatlarga ega deb hisoblanadi:

•  Chiziq chizig'i
•  Xarakterli impedans 50 Ō
• Bir dyuym uchun 3.6 pF xarakterli sig'im
•  Uzunligi 10 dyuym
• Intel Arria 10 IBIS modellari dastlabki hisoblanadi va Intel IBIS modelida mavjud emas. web sahifa. Agar sizga ushbu dastlabki Intel Arria 10 IBIS modellari kerak bo'lsa, Intel bilan bog'laning.
• Taxminan 100 Ō avtobus differensial xarakteristik empedansi
•  Har bir qabul qiluvchining orasidagi masofa 1 dyuym
• Avtobus ikkala uchida RT rezistori bilan tugatilgan

• Standart haydovchi kuchi 12 mA
• Sukut bo'yicha sekin aylanish tezligi sozlamalari
• Har bir qabul qiluvchining pin sig'imi 6 pF
•  Har bir BLVDS transmitteridagi stub 1 Ō xarakterli impedans va dyuym uchun 50 pF xarakterli sig'imga ega 3 dyuymli mikrotasmadir.
•  Har bir qabul qiluvchining avtobusga ulanishi (ulagich, prokladka va PCB orqali) sig'imi 2 pF deb qabul qilinadi.
• Har bir yukning umumiy sig'imi taxminan 11 pF ni tashkil qiladi

1 dyuymli yuk oralig'i uchun taqsimlangan sig'im dyuym uchun 11 pF ga teng. Qopqoqlardan kelib chiqadigan aks ettirishni kamaytirish, shuningdek, chiqadigan signallarni susaytirish uchun
haydovchi, har bir qabul qiluvchining chiqishiga 50 Ō rezistor RS mos keladigan empedans qo'yiladi.

Avtobusni to'xtatish
To'liq yuklangan avtobusning samarali empedansi 52 Ō ni tashkil qiladi, agar siz avtobusning xarakteristik sig'imi va o'rnatishning birlik uzunligi uchun taqsimlangan sig'imni samarali differentsial empedans tenglamasiga almashtirsangiz. Optimal signal yaxlitligi uchun siz RT ni 52 Ō ga moslashtirishingiz kerak. Quyidagi raqamlar mos keladigan, past va haddan tashqari tugatishning qabul qiluvchining kirish pinlaridagi differentsial to'lqin shakliga (VID) ta'sirini ko'rsatadi. Ma'lumot uzatish tezligi - 100 Mbit / s. Ushbu ko'rsatkichlarda, to'xtatib turish (RT = 25 Ō) aks ettirish va shovqin chegarasini sezilarli darajada kamaytirishga olib keladi. Ba'zi hollarda, tugatish ostida hatto qabul qiluvchining chegarasi buziladi (VTH = ± 100 mV). RT 50 Ō ga o'zgartirilganda, VTHga nisbatan sezilarli shovqin chegarasi mavjud va aks etish ahamiyatsiz.

Avtobusni toʻxtatish taʼsiri (U1da haydovchi, U2da qabul qiluvchi)
Bu rasmda U1 transmitter vazifasini bajaradi va U2 dan U10 gacha qabul qiluvchi hisoblanadi.

Avtobusni toʻxtatish taʼsiri (U1da haydovchi, U10da qabul qiluvchi)
Bu rasmda U1 transmitter vazifasini bajaradi va U2 dan U10 gacha qabul qiluvchi hisoblanadi.

Avtobusni toʻxtatish taʼsiri (U5da haydovchi, U6da qabul qiluvchi)
Ushbu rasmda U5 uzatuvchi, qolganlari esa qabul qiluvchilardir.

Avtobusni toʻxtatish taʼsiri (U5da haydovchi, U10da qabul qiluvchi)
Ushbu rasmda U5 uzatuvchi, qolganlari esa qabul qiluvchilardir.Avtobusdagi haydovchi va qabul qiluvchining o'zaro joylashuvi ham qabul qilingan signal sifatiga ta'sir qiladi. Haydovchiga eng yaqin qabul qiluvchi qurilma uzatish liniyasining eng yomon ta'sirini boshdan kechiradi, chunki bu joyda chekka tezligi eng tezdir. Bu haydovchi avtobusning o'rtasida joylashganida yomonlashadi.
Misol uchunample, 16-betdagi 20-rasm va 18-betdagi 21-rasmni solishtiring. U6 qabul qilgichidagi VID (haydovchi U5 da) U2 qabul qilgichdagi (U1 da drayv)dagidan kattaroq jiringlashni ko‘rsatadi. Boshqa tomondan, qabul qiluvchi haydovchidan uzoqroqda joylashganida chekka tezligi sekinlashadi. Ro'yxatga olingan eng katta ko'tarilish vaqti haydovchi avtobusning bir uchida (U1.14) va qabul qilgich boshqa uchida (U1) joylashganida 10 ns.

Tugma uzunligi
Uzunroq stend uzunligi nafaqat haydovchidan qabul qiluvchiga parvoz vaqtini oshiradi, balki kattaroq aks ettirishga olib keladigan katta yuk sig'imiga olib keladi.

Qopqoq uzunligini oshirish effekti (U1da haydovchi, U10da qabul qiluvchi)
Bu raqam stub uzunligi bir dyuymdan ikki dyuymgacha oshirilganda va haydovchi U10da bo'lganda, U1 da VIDni taqqoslaydi.

Tugatishni tugatish
Drayv empedansini stub xarakteristikasi empedansiga moslashtirishingiz kerak. Drayv chiqishiga RS seriyali tugatish rezistorini o'rnatish, uzoq stub va tez chekka tezligidan kelib chiqadigan salbiy uzatish liniyasi ta'sirini sezilarli darajada kamaytiradi. Bundan tashqari, RS qabul qiluvchining spetsifikatsiyasiga javob berish uchun VIDni susaytirish uchun o'zgartirilishi mumkin.

Tugatish effekti (U1da haydovchi, U2 va U10da qabul qiluvchi)
Bu raqam U2 uzatayotganda U10 va U1 da VIDni solishtiradi.

Haydovchi aylanish tezligi
Tez aylanish tezligi ko'tarilish vaqtini yaxshilashga yordam beradi, ayniqsa haydovchidan eng uzoqda joylashgan qabul qilgichda. Biroq, tezroq aylanish tezligi aks ettirish tufayli jiringlashni ham oshiradi.

Driver Edge Rate effekti (U1 da haydovchi, U2 va U10 da qabul qiluvchi)
Ushbu rasm haydovchining aylanish tezligi effektini ko'rsatadi. 12 mA haydovchi kuchi bilan sekin va tez aylanish tezligi o'rtasida taqqoslash amalga oshiriladi. Haydovchi U1 da, U2 va U10 da differentsial to'lqin shakllari tekshiriladi.

Umumiy tizim unumdorligi

Ko'p nuqtali BLVDS tomonidan qo'llab-quvvatlanadigan eng yuqori ma'lumot tezligi haydovchidan eng uzoqdagi qabul qiluvchining ko'z diagrammasiga qarab aniqlanadi. Ushbu joyda uzatiladigan signal eng sekin chekka tezligiga ega va ko'zning ochilishiga ta'sir qiladi. Qabul qilingan signalning sifati va shovqin chegarasi maqsadi ilovalarga bog'liq bo'lsa-da, ko'zning ochilishi qanchalik keng bo'lsa, shuncha yaxshi bo'ladi. Biroq, siz haydovchiga eng yaqin bo'lgan qabul qilgichni ham tekshirishingiz kerak, chunki qabul qiluvchi haydovchiga yaqinroq bo'lsa, uzatish liniyasining ta'siri yomonroq bo'ladi.
23-rasm. 400 Mbit/s tezlikda ko‘z diagrammasi (U1 da haydovchi, U2 va U10 da qabul qiluvchi)
Bu rasm U2 (qizil egri) va U10 (ko'k egri)dagi ko'z diagrammalarini 400 Mbit / s tezlikda ma'lumot uzatish tezligini ko'rsatadi. Simulyatsiyada 1% birlik oralig'idagi tasodifiy jitter qabul qilinadi. Drayv standart oqim kuchi va aylanish tezligi sozlamalari bilan U1 da. Avtobus optimal RT = 50 Ō bilan to'liq yuklangan. Ko'zning eng kichik ochilishi U10 dan eng uzoqda joylashgan U1 da joylashgan. Ko'z balandligi samp0.5 birlik oralig'ida led U692 va U543 uchun mos ravishda 2 mV va 10 mV. Ikkala holatda ham VTH = ± 100 mV ga nisbatan sezilarli shovqin chegarasi mavjud.

AN 522 uchun hujjatlarni qayta koʻrib chiqish tarixi: qoʻllab-quvvatlanadigan Intel FPGA qurilmalari oilalarida avtobus LVDS interfeysini joriy qilish

Hujjatlar / manbalar

intel AN 522 qo'llab-quvvatlanadigan FPGA qurilmalar oilalarida avtobus LVDS interfeysini amalga oshirish [pdf] Foydalanuvchi uchun qoʻllanma AN 522 qo'llab-quvvatlanadigan FPGA qurilmalar oilalarida avtobus LVDS interfeysini amalga oshirish, AN 522, qo'llab-quvvatlanadigan FPGA qurilmalar oilalarida avtobus LVDS interfeysini amalga oshirish, qo'llab-quvvatlanadigan FPGA qurilmalar oilalarida interfeys, FPGA qurilmalar oilalarida

Ma'lumotnomalar

• Foydalanuvchi uchun qo'llanma