intel Interlaken 2-р үеийн FPGA IP хувилбарын тэмдэглэл
Interlaken (2-р үеийн) Intel® FPGA IP хувилбарын тэмдэглэл
Хэрэв тодорхой IP үндсэн хувилбарт хувилбарын тэмдэглэл байхгүй бол IP цөмд тухайн хувилбарт өөрчлөлт ороогүй болно. v18.1 хүртэлх IP шинэчлэлтийн талаарх мэдээллийг Intel Quartus Prime Design Suite-ийн шинэчлэлтийн хувилбарын тэмдэглэлээс үзнэ үү. Intel® FPGA IP хувилбарууд нь v19.1 хүртэлх Intel Quartus® Prime Design Suite програм хангамжийн хувилбаруудтай таарч байна. Intel Quartus Prime Design Suite програм хангамжийн 19.2 хувилбараас эхлэн Intel FPGA IP нь шинэ хувилбарын схемтэй болсон. Intel FPGA IP хувилбарын (XYZ) дугаар нь Intel Quartus Prime програм хангамжийн хувилбар бүрээр өөрчлөгдөж болно. Өөрчлөлт:
- X нь IP-ийн томоохон засварыг харуулж байна. Хэрэв та Intel Quartus Prime программ хангамжийг шинэчлэх юм бол IP-г дахин үүсгэх ёстой.
- Y нь IP нь шинэ боломжуудыг агуулж байгааг харуулж байна. Эдгээр шинэ боломжуудыг оруулахын тулд өөрийн IP-г сэргээнэ үү.
- Z нь IP-д бага зэргийн өөрчлөлт орсон байгааг харуулж байна. Эдгээр өөрчлөлтүүдийг оруулахын тулд өөрийн IP-г сэргээнэ үү.
- Intel Quartus Prime Design Suite шинэчлэлтийн хувилбарын тэмдэглэл
- Interlaken (2-р үеийн) Intel FPGA IP хэрэглэгчийн гарын авлага
- Мэдлэгийн сан дахь Interlaken (2-р үеийн) Intel FPGA IP-д зориулсан алдаа
- Interlaken (2-р үе) Intel Stratix 10 FPGA IP дизайн Example хэрэглэгчийн гарын авлага
- Interlaken (2-р үе) Intel Agilex FPGA IP Design Example хэрэглэгчийн гарын авлага
- Intel FPGA IP цөмүүдийн танилцуулга
Interlaken (2-р үе) Intel FPGA IP v20.0.0
Хүснэгт 1. v20.0.0 2020.10.05
| Intel Quartus Prime хувилбар | Тодорхойлолт | Нөлөөлөл |
|
20.3 |
25.78125 Gbps өгөгдлийн хурдны дэмжлэгийг нэмсэн. | - |
| Дата хурдны дэмжлэгийг 25.3 Gbps-аас 25.28 Gbps болон 25.8 Gbps 25.78125 Gbps болгон өөрчилсөн. |
- |
Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel корпораци эсвэл түүний охин компаниудын худалдааны тэмдэг юм. Intel нь өөрийн FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг ч аливаа бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна.
Бусад нэр, брэндийг бусдын өмч гэж үзэж болно.
Interlaken (2-р үе) Intel FPGA IP v19.3.0
Хүснэгт 2. v19.3.0 2020.06.22
| Intel Quartus Prime хувилбар | Тодорхойлолт | Нөлөөлөл |
|
19.3.0 |
IP нь одоо Interlaken Look-side функцийг дэмждэг. | - |
| Шинээр нэмэгдсэн Interlaken-ийн хажуу тийш харах горимыг идэвхжүүлнэ IP параметрийн засварлагч дахь параметр. | Та IP-г Interlaken-ийн харагдах горимд тохируулах боломжтой. | |
| Дамжуулах горимын сонголт параметрийг Intel Quartus Prime програм хангамжийн одоогийн хувилбараас хассан. |
- |
|
| H-хавтан ба E-хавтан (NRZ горим) IP үндсэн хувилбаруудын 12.5 эгнээний тоонд 10 Gbps өгөгдлийн хурдны дэмжлэг нэмсэн. |
- |
|
| IP-ээс дараах дохиог устгасан:
• rx_pma_өгөгдөл • tx_pma_өгөгдөл • өлсөж байна • өлсөж байна |
- |
|
| Дараах шинэ дохиог нэмсэн:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit |
- |
|
| Бүртгэлийн газрын зургаас дараах хоёр офсетийг хасав:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
- |
|
| Загварын техник хангамжийн туршилт өмнөхample одоо Intel Agilex™ төхөөрөмжүүдэд ашиглах боломжтой. | Та дизайныг туршиж үзэх боломжтойampIntel Agilex F- цуврал Transceiver-SoC Development Kit дээр. | |
| Та Intel Stratix® 2 H-tile эсвэл E-tile төхөөрөмжид чиглэсэн Interlaken (10-р үеийн) IP инстанцын хувьд өгөгдлийн хурд болон дамжуулагчийн лавлах цагийн давтамжийг арай өөр утгууд болгон өөрчилж болно. Өгөгдлийн хурдыг хэрхэн өөрчлөх тухай мэдээллийг энэ KDB-ээс авна уу. |
Та хавтангаас хамааран өгөгдлийн хурдыг өөрчлөх боломжтой. |
Interlaken (2-р үе) Intel FPGA IP v19.2.1
Хүснэгт 3. v19.2.1 2019.09.27
| Intel Quartus Prime хувилбар | Тодорхойлолт | Нөлөөлөл |
|
19.3 |
Цахим хавтан дамжуулагч бүхий Intel Agilex төхөөрөмжүүдэд зориулсан олон нийтэд зориулсан хувилбар. | - |
| Interlaken (2-р үеийн) Intel Stratix 10 FPGA IP-г Interlaken (2-р үеийн) Intel FPGA IP болгон өөрчилсөн. |
- |
Interlaken (2-р үе) Intel Stratix 10 FPGA IP v18.1 Шинэчлэлт 1
Хүснэгт 4. Хувилбар 18.1 Шинэчлэлт 1 2019.03.15
| Тодорхойлолт | Нөлөөлөл |
| Олон сегментийн горимын дэмжлэгийг нэмсэн. | - |
| Нэмсэн Сегментийн тоо параметр. | - |
| • Дараах байдлаар эгнээ болон өгөгдлийн хурдны хослолын дэмжлэгийг нэмсэн:
— Intel Stratix 10 L хавтан төхөөрөмжүүдийн хувьд: • 4/12.5/25.3 Gbps хурдтай 25.8 эгнээ • 8 Gbps хурдтай 12.5 эгнээтэй — Intel Stratix 10 H-хавтантай төхөөрөмжүүдийн хувьд: • 4/12.5/25.3 Gbps хурдтай 25.8 эгнээ • 8/12.5/25.3 Gbps хурдтай 25.8 эгнээ • 10/25.3 Gbps хурдтай 25.8 эгнээ — Intel Stratix 10 E-tile (NRZ) төхөөрөмжүүдийн хувьд: • 4/6.25/12.5/25.3 Gbps хурдтай 25.8 эгнээ • 8/12.5/25.3 Gbps хурдтай 25.8 эгнээ • 10/25.3 Gbps хурдтай 25.8 эгнээ • 12 Gbps хурдтай 10.3125 эгнээ |
- |
| • Дараах шинэ дамжуулах хэрэглэгчийн интерфэйсийн дохиог нэмсэн:
- itx_eob1 - itx_eopbits1 — itx_chan1 |
- |
| • Дараах шинэ хүлээн авагчийн хэрэглэгчийн интерфэйсийн дохиог нэмсэн:
- irx_eob1 — irx_eopbits1 — irx_chan1 - irx_err1 - irx_err |
- |
Interlaken (2-р үе) Intel Stratix 10 FPGA IP v18.1
Хүснэгт 5. Хувилбар 18.1 2018.09.10
| Тодорхойлолт | Нөлөөлөл | Тэмдэглэл |
| Баримт бичгийн хавтангийн нэрийг өөрчилсөн Interlaken (2-р үеийн) Intel Stratix 10 FPGA IP хэрэглэгчийн гарын авлага |
- |
- |
| Interlaken (2-р үеийн) IP цөмд зориулсан VHDL симуляцийн загвар болон тестийн дэмжлэгийг нэмсэн. |
- |
- |
| Дараах шинэ регистрүүдийг IP цөмд нэмсэн: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ЗУУЛГҮЙ_ ТӨР |
- | Эдгээр бүртгэлийг зөвхөн Intel Stratix 10 E-Tile төхөөрөмжийн хувилбарт ашиглах боломжтой. |
| • ILKN_FEC_XCODER_RX_ЗУУЛГҮЙ_ ТӨР |
Interlaken (2-р үе) Intel FPGA IP v18.0.1
Хүснэгт 6. 18.0.1 оны 2018-р сарын XNUMX хувилбар
| Тодорхойлолт | Нөлөөлөл | Тэмдэглэл |
| E-Tile дамжуулагч бүхий Intel Stratix 10 төхөөрөмжүүдийн дэмжлэгийг нэмсэн. |
- |
- |
| PAM53.125 горимд байгаа Intel Stratix 10 E-Tile төхөөрөмжүүдийн 4 Gbps өгөгдлийн хурдыг дэмжсэн. |
- |
- |
| PAM10 горимд байгаа Intel Stratix 4 E-Tile төхөөрөмжүүдэд зориулсан mac_clkin цагийн дохиог нэмсэн |
- |
- |
Interlaken (2-р үе) Intel FPGA IP v18.0
Хүснэгт 7. 18.0 оны 2018-р сарын XNUMX хувилбар
| Тодорхойлолт | Нөлөөлөл | Тэмдэглэл |
| Intel rebranding-ийн дагуу Interlaken IP цөмийг (2-р үе) Interlaken (2-р үеийн) Intel FPGA IP болгон өөрчилсөн. |
- |
- |
| 25.8 ба 6 эгнээний тоогоор 12 Gbps өгөгдлийн хурдны дэмжлэг нэмсэн. |
- |
- |
| Cadence Xcelium* Зэрэгцээ симуляторын дэмжлэгийг нэмсэн. |
- |
- |
Interlaken IP Core (2-р үе) v17.1
Хүснэгт 8. 17.1 оны 2017-р сарын XNUMX хувилбар
| Тодорхойлолт | Нөлөөлөл | Тэмдэглэл |
| Intel FPGA IP номын сан дахь анхны хувилбар. | - | - |
Холбогдох мэдээлэл
Interlaken IP Core (2-р үеийн) хэрэглэгчийн гарын авлага
Interlaken (2-р үеийн) Intel FPGA IP хэрэглэгчийн гарын авлагын архив
| Квартын хувилбар | IP үндсэн хувилбар | Хэрэглэгчийн гарын авлага |
| 20.2 | 19.3.0 | Interlaken (2-р үеийн) FPGA IP хэрэглэгчийн гарын авлага |
| 19.3 | 19.2.1 | Interlaken (2-р үеийн) FPGA IP хэрэглэгчийн гарын авлага |
| 19.2 | 19.2 | Interlaken (2-р үеийн) FPGA IP хэрэглэгчийн гарын авлага |
| 18.1.1 | 18.1.1 | Interlaken (2-р үеийн) Intel Stratix 10 FPGA IP хэрэглэгчийн гарын авлага |
| 18.1 | 18.1 | Interlaken (2-р үеийн) Intel Stratix 10 FPGA IP хэрэглэгчийн гарын авлага |
| 18.0.1 | 18.0.1 | Interlaken (2-р үеийн) FPGA IP хэрэглэгчийн гарын авлага |
| 18.0 | 18.0 | Interlaken (2-р үеийн) Intel FPGA IP хэрэглэгчийн гарын авлага |
| 17.1 | 17.1 | Interlaken IP Core (2-р үеийн) хэрэглэгчийн гарын авлага |
IP хувилбарууд нь Intel Quartus Prime Design Suite програм хангамжийн v19.1 хүртэлх хувилбаруудтай ижил байна. Intel Quartus Prime Design Suite програм хангамжийн 19.2 буюу түүнээс хойшхи хувилбараас эхлэн IP цөм нь шинэ IP хувилбарын схемтэй болсон. Хэрэв IP үндсэн хувилбар жагсаалтад байхгүй бол өмнөх IP үндсэн хувилбарын хэрэглэгчийн гарын авлага хэрэгжинэ.
Баримт бичиг / нөөц
 |
intel Interlaken 2-р үеийн FPGA IP хувилбарын тэмдэглэл [pdf] Заавар Interlaken 2-р үеийн FPGA IP хувилбарын тэмдэглэл, Интерлакен 2-р үеийн FPGA IP хувилбарын тэмдэглэл |
