intel AN 522 Ṣiṣe Ibaramu LVDS Bus ni Awọn idile Ẹrọ FPGA ti o ṣe atilẹyin

Bus LVDS (BLVDS) fa agbara ti LVDS ojuami-si-ojuami ibaraẹnisọrọ to multipoint iṣeto ni. Multipoint BLVDS nfun ohun daradara ojutu fun multipoint backplane ohun elo.

Atilẹyin imuse BLVDS ni Awọn ẹrọ FPGA Intel

O le ṣe awọn atọkun BLVDS ninu awọn ẹrọ Intel wọnyi ni lilo awọn iṣedede I/O ti a ṣe akojọ.

Akiyesi:
Agbara wiwakọ siseto ati awọn ẹya oṣuwọn pipa ni awọn ẹrọ wọnyi gba ọ laaye lati ṣe akanṣe eto multipoint rẹ fun iṣẹ ṣiṣe to pọ julọ. Lati pinnu iwọn ti o pọju ti o ni atilẹyin, ṣe kikopa tabi wiwọn ti o da lori iṣeto eto pato rẹ ati ohun elo.
BLVDS ti kọjaview loju iwe 4
Imọ-ẹrọ BLVDS ni Awọn ẹrọ Intel ni oju-iwe 6
Lilo Agbara BLVDS loju iwe 9
Apẹrẹ BLVDS Example ni oju -iwe 10
Onínọmbà Iṣe ni oju-iwe 17
Itan Atunyẹwo Iwe-ipamọ fun AN 522: Ṣiṣe imuṣe wiwo LVDS Bus ni Awọn idile Ẹrọ Intel FPGA ti o ṣe atilẹyin ni oju-iwe 25
Alaye ti o jọmọ
Awọn Ilana I/O fun Ni wiwo BLVDS ni Awọn ẹrọ FPGA Intel ni oju-iwe 7

BLVDS ti kọjaview

Aṣoju multipoint BLVDS eto oriširiši awọn nọmba kan ti Atagba ati olugba orisii (transceivers) ti o ti wa ni ti sopọ si awọn bosi.
Multipoint BLVDSIṣeto ni eeya iṣaaju n pese ibaraẹnisọrọ idaji-duplex bidirectional lakoko ti o dinku iwuwo interconnect. Eyikeyi transceiver le gba awọn ipa ti a Atagba, pẹlu awọn transceivers to ku sise bi awọn olugba (nikan Atagba le jẹ lọwọ ni akoko kan). Iṣakoso ijabọ akero, boya nipasẹ ilana tabi ojutu ohun elo ni igbagbogbo nilo lati yago fun ariyanjiyan awakọ lori ọkọ akero. Awọn iṣẹ ti a multipoint BLVDS ti wa ni fowo gidigidi nipasẹ awọn capacitive ikojọpọ ati ifopinsi lori bosi.
Design ero
A ti o dara multipoint oniru gbọdọ ro awọn capacitive fifuye ati ifopinsi lori bosi lati gba dara ifihan agbara iyege. O le dinku agbara fifuye nipa yiyan transceiver pẹlu agbara pin kekere, asopo pẹlu agbara kekere, ati fifi ipari stub kuru. Ọkan ninu ero apẹrẹ multipoint BLVDS jẹ ikọlu iyatọ ti o munadoko ti ọkọ akero ti kojọpọ ni kikun, tọka si ikọlu to munadoko, ati idaduro itankale nipasẹ ọkọ akero naa. Miiran multipoint BLVDS oniru ero ni ikuna-ailewu abosi, asopo ohun iru ati pin-jade, PCB akero ifilelẹ, ati iwakọ eti oṣuwọn pato.
Impedance ti o munadoko
Ikọju ti o munadoko da lori ikọlu abuda abuda akero Zo ati ikojọpọ capacitive lori bosi naa. Awọn asopo, stub lori kaadi plug-in, apoti, ati agbara igbewọle olugba gbogbo ṣe alabapin si ikojọpọ capacitive, eyiti o dinku ikọlu to munadoko.
Idogba 1. Idogba Iyatọ Iyatọ ti o munadoko
Lo idogba yii lati isunmọ ikọlu iyatọ ti o munadoko ti ọkọ akero ti kojọpọ (Zeff).Nibo:

• Zdiff (Ω) ≈ 2 × Zo = aibikita abuda abuda ti ọkọ akero
•  Co (pF/inch) = agbara abuda fun ẹyọkan gigun ti bosi
• CL (pF) = capacitance ti kọọkan fifuye
•  N = nọmba ti èyà lori bosi
•  H (inch) = d × N = lapapọ ipari ti bosi
•  d (inch) = aaye laarin kaadi plug-in kọọkan
•  Cd (pF/inch) = CL/d = agbara pinpin fun ipari ẹyọkan kọja ọkọ akero

Alekun ni agbara fifuye tabi aaye isunmọ laarin awọn kaadi plug-in dinku ikọlu to munadoko. Lati je ki awọn eto iṣẹ, o jẹ pataki lati yan a kekere capacitance transceiver ati asopo. Jeki ipari stub olugba kọọkan laarin asopo ati transceiver I/O pin ni kukuru bi o ti ṣee.
Impedance ti o munadoko deede ni ibamu si Cd/Co
Nọmba yii ṣe afihan awọn ipa ti agbara ti a pin lori idiwọ imunadoko deede.Ifopinsi wa ni ti beere ni kọọkan opin ti awọn bosi, nigba ti data óę ni mejeji itọnisọna. Lati dinku iṣaro ati ohun orin lori bosi, o gbọdọ baramu resistor ifopinsi si imunadoko imunadoko. Fun eto pẹlu Cd/Co = 3, ikọlu to munadoko jẹ awọn akoko 0.5 ti Zdiff. Pẹlu awọn ifopinsi meji lori ọkọ akero, awakọ naa rii ẹru deede ti awọn akoko 0.25 ti Zdiff; ati bayi din awọn ifihan agbara golifu ati iyatọ ala ariwo kọja awọn igbewọle olugba (ti o ba ti lo boṣewa LVDS iwakọ). Awakọ BLVDS n ṣalaye ọran yii nipa jijẹ awakọ lọwọlọwọ lati ṣaṣeyọri iru voltage golifu ni awọn igbewọle olugba.
Idaduro Soju
Idaduro soju (tPD = Zo × Co) jẹ idaduro akoko nipasẹ laini gbigbe fun ipari ẹyọkan. O da lori ikọjujasi abuda ati abuda
capacitance ti awọn bosi.
Munadoko Idaduro Itoju
Fun ọkọ akero ti o kojọpọ, o le ṣe iṣiro idaduro itankale imunadoko pẹlu idogba yii. O le ṣe iṣiro akoko fun ifihan agbara lati tan kaakiri lati ọdọ awakọ A si olugba B bi tPDEFF × gigun ti laini laarin awakọ A ati olugba B.

BLVDS Technology ni Intel Devices

Ninu awọn ẹrọ Intel ti o ni atilẹyin, wiwo BLVDS ni atilẹyin ni eyikeyi ila tabi iwe I/ awọn banki ti o ni agbara nipasẹ VCCIO ti 1.8 V (Intel Arria 10 ati awọn ẹrọ Intel Cyclone 10 GX) tabi 2.5 V (awọn ẹrọ atilẹyin miiran). Ninu awọn banki I/O wọnyi, wiwo naa ni atilẹyin lori awọn pinni I/O iyatọ ṣugbọn kii ṣe lori titẹ sii aago igbẹhin tabi awọn pinni iṣelọpọ aago. Sibẹsibẹ, ni Intel Arria 10 ati Intel Cyclone 10 GX awọn ẹrọ, wiwo BLVDS ni atilẹyin lori awọn pinni aago igbẹhin ti a lo bi I/O gbogbogbo.

•  Atagba BLVDS nlo awọn buffers ti o pari-opin meji pẹlu ifipamọ igbejade keji ti a ṣe eto bi iyipada.
•  Olugba BLVDS nlo ifipamọ igbewọle LVDS iyasọtọ.

Awọn ifipamọ I/O BLVDS ninu Awọn ẹrọ AtilẹyinLo oniruuru igbewọle tabi awọn ifipajade ti o da lori iru ohun elo naa:

• Ohun elo Multidrop-lo titẹ sii tabi ifisilẹ iṣelọpọ da lori boya ẹrọ naa jẹ ipinnu fun awakọ tabi iṣẹ olugba.
• Ohun elo Multipoint — saarin àbájade ati ifipamọ titẹ sii pin awọn pinni I/O kanna. O nilo ifihan agbara mu ṣiṣẹ (oe) lati sọ idamejade LVDS mẹta-mẹta nigbati ko firanṣẹ awọn ifihan agbara.
•  Ma ṣe mu ifopinsi on-chip jara (RS OCT) fun ifipamọ iṣelọpọ.
• Lo ita resistors ni awọn buffers o wu lati pese ikọjujasi ibaamu si stub lori plug-ni kaadi.
• Ma ṣe mu ifopinsi iyatọ lori chip ṣiṣẹ (RD Oct) fun ifipamọ titẹ sii iyatọ nitori ifopinsi ọkọ akero nigbagbogbo ni imuse pẹlu lilo awọn alatako ifopinsi ita ni awọn opin mejeeji ti bosi naa.

I/O Standards fun BLVDS Interface ni Intel FPGA Devices
O le ṣe imuse wiwo BLVDS ni lilo awọn iṣedede I/O ti o yẹ ati awọn ibeere agbara lọwọlọwọ fun awọn ẹrọ Intel atilẹyin.
Standard I/O ati Atilẹyin Awọn ẹya fun Atọpa BLVDS ni Awọn Ẹrọ Intel Atilẹyin

1.  PIN DIFFIO_TX ko ṣe atilẹyin awọn olugba iyatọ LVDS otitọ.

Fun alaye diẹ sii, tọka si iwe aṣẹ ẹrọ oniwun bi a ṣe ṣe akojọ si ni apakan alaye ti o jọmọ:

• Fun alaye awọn iṣẹ iyansilẹ pin, tọka si PIN-jade ẹrọ files.
• Fun awọn ẹya I/O awọn ajohunše, tọka si iwe gede ẹrọ I/O ipin.
•  Fun awọn alaye itanna, tọka si iwe data ẹrọ tabi DC ati iwe awọn abuda iyipada.

Alaye ti o jọmọ

•  Intel Stratix 10 Pin-Out Files
•  Stratix V Pin-Out Files
• Stratix IV Pin-Out Files
•  Stratix III Device Pin-Out Files
•  Intel Arria 10 Device Pin-Out Files
•  Arria V Device Pin-Out Files
•  Arria II GX Device Pin-Out Files
• Intel Cyclone 10 GX Device Pin-Out Files
• Intel Cyclone 10 LP Device Pin-Out Files
• Cyclone V Device Pin-Out Files
•  Cyclone IV Device Pin-Out Files
• Cyclone III Device Pin-Out Files
• Intel MAX 10 Device Pin-Out Files
• Intel Stratix 10 Gbogbogbo Idi ti mo ti / Eyin User Itọsọna
•  Awọn ẹya I/O ni Awọn ẹrọ Stratix V
•  Mo / Eyin Awọn ẹya ara ẹrọ ni Stratix IV Device
•  Stratix III Device Mo / O Awọn ẹya ara ẹrọ
• Awọn ẹya I/O ni Awọn ẹrọ Stratix V
•  Mo / Eyin Awọn ẹya ara ẹrọ ni Stratix IV Device
•  Stratix III Device Mo / O Awọn ẹya ara ẹrọ
•  Mo / O ati Iyara giga I / O ni Intel Arria 10 Awọn ẹrọ
•  I/O Awọn ẹya ara ẹrọ ni Arria V Devices
• I/O Awọn ẹya ara ẹrọ ni Arria II Awọn ẹrọ
•  I/O ati Iyara giga I/O ni Intel Cyclone 10 GX Devices
•  I/O ati Iyara giga I/O ni Intel Cyclone 10 LP Devices
• Awọn ẹya I/O ni Awọn Ẹrọ Cyclone V
• Awọn ẹya I/O ni Cyclone IV Awọn ẹrọ
•  Awọn ẹya I/O ninu Ẹbi Ẹrọ Cyclone III
• Intel MAX 10 Gbogbogbo Idi ti mo ti / O olumulo Itọsọna
•  Intel Stratix 10 Device Datasheet
• Stratix V Device Datasheet
•  DC ati Yipada abuda fun Stratix IV Awọn ẹrọ
•  Iwe data ẹrọ Stratix III: DC ati Awọn abuda Yipada
•  Intel Arria 10 Device Datasheet
•  Arria V Device Datasheet
• Iwe data ẹrọ fun Awọn ẹrọ Arria II
• Intel Cyclone 10 GX Device Datasheet
•  Intel Cyclone 10 LP Device Datasheet
•  Cyclone V Device Datasheet
•  Cyclone IV Device Datasheet
• Cyclone III Datasheet
• Intel MAX 10 Device Datasheet

Lilo agbara BLVDS

• Ṣaaju ṣiṣe apẹrẹ rẹ sinu ẹrọ naa, lo EPE ti o da lori Excel fun ẹrọ ti o ni atilẹyin ti o lo lati gba iwọn agbara ti BLVDS I/O agbara.
•  Fun igbewọle ati awọn pinni bidirectional, ifipamọ igbewọle BLVDS nigbagbogbo ṣiṣẹ. Ifipamọ titẹ sii BLVDS n gba agbara ti iṣẹ-ṣiṣe iyipada ba wa lori ọkọ akero (fun example, awọn transceivers miiran n firanṣẹ ati gbigba data, ṣugbọn ẹrọ Cyclone III kii ṣe olugba ti a pinnu).
•  Ti o ba lo BLVDS bi ifipamọ titẹ sii ni multidrop tabi bi ifipamọ bidirectional ni awọn ohun elo multipoint, Intel ṣeduro titẹ oṣuwọn toggle kan ti o pẹlu gbogbo awọn iṣẹ ṣiṣe lori ọkọ akero, kii ṣe awọn iṣẹ ṣiṣe nikan ti a pinnu fun ifipamọ igbewọle Intel ẹrọ BLVDS.

Example ti BLVDS I / O Data Titẹsi ni EPE
Nọmba yii fihan BLVDS I/O titẹsi ninu Cyclone III EPE. Fun awọn iṣedede I/O lati yan ninu EPE ti awọn ẹrọ Intel atilẹyin miiran, tọka si alaye ti o jọmọ.Intel ṣeduro pe ki o lo Ọpa Oluyanju Agbara Intel Quartus Prime lati ṣe itupalẹ agbara BLVDS I/O deede lẹhin ti o pari apẹrẹ rẹ. Ọpa Oluyanju Agbara ṣe iṣiro agbara ti o da lori awọn pato ti apẹrẹ lẹhin ibi-ati ipa-ọna ti pari. Ọpa Oluyanju Agbara n kan apapo ti olumulo ti nwọle, ti ari simulation, ati awọn iṣẹ ifihan ifoju eyiti, ni idapo pẹlu awọn awoṣe iyika alaye, jẹ ki awọn iṣiro agbara to peye.
Alaye ti o jọmọ

• Power Analysis ipin, Intel Quartus Prime Pro Edition Handbook
  Pese alaye diẹ sii nipa ohun elo Oluyanju Agbara Intel Quartus Prime Pro Edition fun Intel Stratix 10, Intel Arria 10, ati awọn idile ẹrọ Intel Cyclone 10 GX.
• Power Analysis ipin, Intel Quartus NOMBA Standard Edition Handbook
  Pese alaye diẹ sii nipa ohun elo Olutupa Agbara Intel Quartus Prime Standard Edition fun Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III, ati Intel MAX 10 ẹrọ idile.
• Awọn iṣiro Agbara Tete (EPE) ati Oju-iwe Oluyanju Agbara
  Pese alaye diẹ sii nipa EPE ati Intel Quartus Prime Power Analyzer tool.
• Ṣiṣe Ibaramu LVDS Bus ni Awọn idile Ẹrọ Intel FPGA Atilẹyin loju iwe 3
  Ṣe atokọ awọn iṣedede I/O lati yan ninu EPE lati ṣe iṣiro lilo agbara BLVDS.

Apẹrẹ BLVDS Example
Apẹrẹ example fihan ọ bi o ṣe le ṣe imudara ifipamọ I/O BLVDS ni awọn ẹrọ atilẹyin pẹlu idi gbogbogbo I/O (GPIO) awọn ohun kohun IP ti o yẹ ninu sọfitiwia Intel Quartus Prime.

•  Intel Stratix 10, Intel Arria 10, ati Intel Cyclone 10 GX awọn ẹrọ-lo GPIO Intel FPGA IP mojuto.
•  Intel MAX 10 awọn ẹrọ-lo GPIO Lite Intel FPGA IP mojuto.
•  Gbogbo awọn ẹrọ atilẹyin miiran-lo ALTIOBUF IP mojuto.

O le ṣe igbasilẹ apẹrẹ example lati ọna asopọ ni awọn ibatan alaye. Fun apẹẹrẹ ifipamọ I/O BLVDS, Intel ṣeduro awọn nkan wọnyi:

•  Ṣe imuse GPIO IP mojuto ni ipo bidirectional pẹlu ipo iyatọ ti o wa ni titan.
•  Fi boṣewa I/O si awọn pinni bidirectional:
•  BLVDS-Intel Cyclone 10 LP, Cyclone IV, Cyclone III, ati Intel MAX 10 awọn ẹrọ.
•  Iyatọ SSTL-2 Kilasi I tabi Kilasi II-Stratix V, Stratix IV, Stratix III, Arria V, Arria II, ati awọn ẹrọ Cyclone V.
• Iyatọ SSTL-18 Kilasi I tabi Kilasi II—Intel Stratix 10, Intel Arria 10, ati Intel Cyclone 10 GX awọn ẹrọ.

Iṣagbewọle tabi Ijade Iṣiṣẹ Awọn ifipamọ lakoko kikọ ati Ka Awọn iṣẹ

• Ibudo oe gba ifihan oe lati inu mojuto ẹrọ lati mu ṣiṣẹ tabi mu awọn buffers ti o pari-opin kan.
•  Jeki ifihan agbara oe kekere si ipo-mẹta awọn buffer ti o wu jade lakoko iṣẹ kika.
•  Išẹ ti ẹnu-ọna AND ni lati da ifihan agbara ti a firanṣẹ duro lati pada sẹhin sinu mojuto ẹrọ. Ifipamọ igbewọle iyatọ ti wa ni sise nigbagbogbo.

Alaye ti o jọmọ

•  I/O saarin (ALTIOBUF) IP mojuto User Itọsọna
•  GPIO IP mojuto User Itọsọna
•  Intel MAX 10 Mo / O imuse Awọn Itọsọna
• Ifihan to Intel FPGA IP ohun kohun
• Apẹrẹ Examples fun AN 522

Pese Intel Quartus Prime design examples lo ni yi akọsilẹ ohun elo.
Apẹrẹ Example Awọn Itọsọna fun Intel Stratix 10 awọn ẹrọ
Awọn igbesẹ wọnyi wulo fun awọn ẹrọ Intel Stratix 10 nikan. Rii daju pe o lo GPIO Intel FPGA IP mojuto.

1. Ṣẹda GPIO Intel FPGA IP mojuto ti o le ṣe atilẹyin igbewọle bidirectional ati ifipamọ iṣelọpọ:
   • a. Lẹsẹkẹsẹ GPIO Intel FPGA IP mojuto.
   • b. Ni Itọsọna Data, yan Bidir.
   • c. Ni iwọn data, tẹ 1 sii.
   • d. Tan Lo ifipamọ iyatọ.
   • e. Ni ipo iforukọsilẹ, yan ko si.
2. So awọn modulu pọ ati titẹ sii ati awọn ebute oko jade bi o ṣe han ninu eeya atẹle:
   Asopọmọra ati Ijade Awọn ibudo Eksample fun Intel Stratix 10 Awọn ẹrọ
3. Ninu Olootu Iṣẹ iyansilẹ, fi idiwọn I/O ti o yẹ bi a ṣe han ninu nọmba atẹle. O tun le ṣeto agbara lọwọlọwọ ati awọn aṣayan oṣuwọn pipa. Bibẹẹkọ, sọfitiwia Intel Quartus Prime dawọle awọn eto aiyipada.
   Iṣẹ iyansilẹ I/O BLVDS ni Intel Quartus Prime Assignment Olootu fun Awọn ẹrọ Intel Stratix 10
4. Ṣe akopọ ati ṣe kikopa iṣẹ-ṣiṣe pẹlu ModelSim* – sọfitiwia Ẹya Intel FPGA.

Alaye ti o jọmọ

• ModelSim – Intel FPGA Edition Software Support
  Pese alaye diẹ sii nipa ModelSim – sọfitiwia Ẹya Intel FPGA ati pe o ni awọn ọna asopọ lọpọlọpọ si awọn akọle bii fifi sori ẹrọ, lilo, ati laasigbotitusita.
• Awọn Ilana I/O fun Ni wiwo BLVDS ni Awọn ẹrọ FPGA Intel ni oju-iwe 7
  Ṣe atokọ awọn pinni ati awọn iṣedede I/O ti o le fi pẹlu ọwọ si awọn ẹrọ FPGA Intel ti o ni atilẹyin fun awọn ohun elo BLVDS.
• Apẹrẹ Examples fun AN 522
  Pese Intel Quartus Prime design examples lo ni yi akọsilẹ ohun elo.

Apẹrẹ Example Awọn Itọsọna fun Intel Arria 10 awọn ẹrọ
Awọn igbesẹ wọnyi wulo fun awọn ẹrọ Intel Arria 10 nipa lilo Intel Quartus Prime Standard Edition nikan. Rii daju pe o lo GPIO Intel FPGA IP mojuto.

1. Ṣii StratixV_blvds.qar file lati gbe Stratix V oniru example sinu Intel Quartus Prime Standard Edition software.
2. Iṣilọ awọn oniru example lo GPIO Intel FPGA IP mojuto:
   • a. Lori awọn akojọ, yan Project ➤ Igbesoke IP irinše.
   • b. Tẹ lẹẹmeji nkan “ALIOBUF”.
     Ferese MegaWizard Plug-In Manager fun ipilẹ IP ALTIOBUF yoo han.
   • c. Pa baramu ise agbese/aiyipada.
   • d. Ninu idile ẹrọ ti a yan lọwọlọwọ, yan Aria 10.
   • e. Tẹ Pari ati lẹhinna tẹ Pari lẹẹkansi.
   • f. Ninu apoti ibaraẹnisọrọ ti o han, tẹ O DARA.
     Sọfitiwia Intel Quartus Prime Pro Edition ṣe ilana ijira ati lẹhinna ṣafihan olootu paramita IP GPIO.
3. Ṣe atunto GPIO Intel FPGA IP mojuto lati ṣe atilẹyin igbewọle bidirectional ati ifipamọ iṣelọpọ:
   • a. Ni Itọsọna Data, yan Bidir.
   • b. Ni iwọn data, tẹ 1 sii.
   • c. Tan Lo ifipamọ iyatọ.
   • d. Tẹ Pari ati ṣe ipilẹṣẹ IP mojuto.
4. So awọn modulu pọ ati titẹ sii ati awọn ebute oko jade bi o ṣe han ninu eeya atẹle:
   Asopọmọra ati Ijade Awọn ibudo Eksample fun Intel Arria 10 Awọn ẹrọ
5. Ninu Olootu Iṣẹ iyansilẹ, fi idiwọn I/O ti o yẹ bi a ṣe han ninu nọmba atẹle. O tun le ṣeto agbara lọwọlọwọ ati awọn aṣayan oṣuwọn pipa. Bibẹẹkọ, sọfitiwia Intel Quartus Prime Standard Edition dawọle awọn eto aiyipada fun awọn ẹrọ Intel Arria 10 — Iyatọ SSTL-18 Kilasi I tabi Ipele II I/O.
   Iṣẹ iyansilẹ I/O BLVDS ni Intel Quartus Prime Assignment Editor fun Intel Arria 10 DevicesAkiyesi:
   Fun awọn ẹrọ Intel Arria 10, o le fi ọwọ fun awọn ipo p ati n pin fun awọn pinni LVDS pẹlu Olootu Iṣẹ iyansilẹ.
6. Ṣe akopọ ati ṣe kikopa iṣẹ-ṣiṣe pẹlu ModelSim – sọfitiwia Ẹya Intel FPGA.

Alaye ti o jọmọ

• ModelSim – Intel FPGA Edition Software Support
  Pese alaye diẹ sii nipa ModelSim – sọfitiwia Ẹya Intel FPGA ati pe o ni awọn ọna asopọ lọpọlọpọ si awọn akọle bii fifi sori ẹrọ, lilo, ati laasigbotitusita.
• Awọn Ilana I/O fun Ni wiwo BLVDS ni Awọn ẹrọ FPGA Intel ni oju-iwe 7
  Ṣe atokọ awọn pinni ati awọn iṣedede I/O ti o le fi pẹlu ọwọ si awọn ẹrọ FPGA Intel ti o ni atilẹyin fun awọn ohun elo BLVDS.
• Apẹrẹ Examples fun AN 522
  Pese Intel Quartus Prime design examples lo ni yi akọsilẹ ohun elo.

Apẹrẹ Example Awọn Itọsọna fun Intel MAX 10 Awọn ẹrọ
Awọn igbesẹ wọnyi wulo fun awọn ẹrọ Intel MAX 10 nikan. Rii daju pe o lo GPIO Lite Intel FPGA IP mojuto.

1. Ṣẹda GPIO Lite Intel FPGA IP mojuto ti o le ṣe atilẹyin igbewọle bidirectional ati ifipamọ iṣelọpọ:
   • a. Ṣe ifilọlẹ GPIO Lite Intel FPGA IP mojuto.
   • b. Ni Itọsọna Data, yan Bidir.
   • c. Ni iwọn data, tẹ 1 sii.
   • d. Tan Lo ifipamọ iyatọ pseudo.
   • e. Ni ipo iforukọsilẹ, yan Fori.
2. So awọn modulu pọ ati titẹ sii ati awọn ebute oko jade bi o ṣe han ninu eeya atẹle:
    Asopọmọra ati Ijade Awọn ibudo Eksample fun Intel MAX 10 Awọn ẹrọ
3. Ninu Olootu Iṣẹ iyansilẹ, fi idiwọn I/O ti o yẹ bi a ṣe han ninu nọmba atẹle. O tun le ṣeto agbara lọwọlọwọ ati awọn aṣayan oṣuwọn pipa. Bibẹẹkọ, sọfitiwia Intel Quartus Prime dawọle awọn eto aiyipada.
   Iṣẹ iyansilẹ I/O BLVDS ni Intel Quartus Prime Assignment Editor fun Intel MAX 10 Devices
4. Ṣe akopọ ati ṣe kikopa iṣẹ-ṣiṣe pẹlu ModelSim – sọfitiwia Ẹya Intel FPGA.

Alaye ti o jọmọ

• ModelSim – Intel FPGA Edition Software Support
  Pese alaye diẹ sii nipa ModelSim – sọfitiwia Ẹya Intel FPGA ati pe o ni awọn ọna asopọ lọpọlọpọ si awọn akọle bii fifi sori ẹrọ, lilo, ati laasigbotitusita.
• Awọn Ilana I/O fun Ni wiwo BLVDS ni Awọn ẹrọ FPGA Intel ni oju-iwe 7
  Ṣe atokọ awọn pinni ati awọn iṣedede I/O ti o le fi pẹlu ọwọ si awọn ẹrọ FPGA Intel ti o ni atilẹyin fun awọn ohun elo BLVDS.
• Apẹrẹ Examples fun AN 522
  Pese Intel Quartus Prime design examples lo ni yi akọsilẹ ohun elo.

Apẹrẹ ExampAwọn Itọsọna fun Gbogbo Awọn Ẹrọ Atilẹyin Ayafi Intel Arria 10, Intel Cyclone 10 GX, ati Intel MAX 10

Awọn igbesẹ wọnyi wulo fun gbogbo awọn ẹrọ atilẹyin ayafi Intel Arria 10, Intel Cyclone 10 GX, ati Intel MAX 10. Rii daju pe o lo ALTIOBUF IP mojuto.

1.  Ṣẹda ipilẹ IP ALTIOBUF kan ti o le ṣe atilẹyin igbewọle bidirectional ati ifipamọ iṣelọpọ:
   • a. Instantiate awọn ALTIOBUF IP mojuto.
   • b. Tunto module Bi saarin bidirectional.
   • c. Ninu Kini nọmba awọn ifipamọ lati wa ni ese, tẹ 1 sii.
   • d. Tan Lo ipo iyatọ.
2. So awọn modulu pọ ati titẹ sii ati awọn ebute oko jade bi o ṣe han ninu eeya atẹle:
    Asopọmọra ati Ijade Awọn ibudo Eksample fun Gbogbo Awọn Ẹrọ Atilẹyin Ayafi Intel Arria 10, Intel Cyclone 10 GX, ati Intel MAX 10 Awọn ẹrọ
3. Ninu Olootu Ipinfunni, fi idiwọn I/O ti o yẹ bi o ṣe han ni nọmba atẹle ni ibamu si ẹrọ rẹ. O tun le ṣeto agbara lọwọlọwọ ati awọn aṣayan oṣuwọn pipa. Bibẹẹkọ, sọfitiwia Intel Quartus Prime dawọle awọn eto aiyipada.
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III, ati Cyclone III LS awọn ẹrọ — BLVDS I/O boṣewa si bidirectional p ati n pinni bi o ṣe han ni nọmba atẹle.
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II, ati Cyclone V awọn ẹrọ — Iyatọ SSTL-2 Kilasi I tabi Kilasi II I/O boṣewa.
     Iṣẹ iyansilẹ I/O BLVDS ni Intel Quartus Prime Assignment EditorAkiyesi: O le fi ọwọ fun awọn ipo p ati n pin fun ẹrọ kọọkan ti o ni atilẹyin pẹlu Olootu Ipinfunni. Fun awọn ẹrọ atilẹyin ati awọn pinni ti o le fi pẹlu ọwọ, tọka si alaye ti o jọmọ.
4. Ṣe akopọ ati ṣe kikopa iṣẹ-ṣiṣe pẹlu ModelSim – sọfitiwia Ẹya Intel FPGA.

Example ti Iṣẹ iṣe Simulation Results
Nigbati ifihan oe ba ti sọ, BLVDS wa ni ipo iṣẹ kikọ. Nigbati ifihan oe ti jẹ deaserted, BLVDS wa ni ipo iṣẹ kika.Akiyesi:
Fun kikopa lilo Verilog HDL, o le lo blvds_tb.v testbench, eyi ti o wa ninu awọn oniwun oniru example.
Alaye ti o jọmọ

• ModelSim – Intel FPGA Edition Software Support
  Pese alaye diẹ sii nipa ModelSim – sọfitiwia Ẹya Intel FPGA ati pe o ni awọn ọna asopọ lọpọlọpọ si awọn akọle bii fifi sori ẹrọ, lilo, ati laasigbotitusita.
• Awọn Ilana I/O fun Ni wiwo BLVDS ni Awọn ẹrọ FPGA Intel ni oju-iwe 7
  Ṣe atokọ awọn pinni ati awọn iṣedede I/O ti o le fi pẹlu ọwọ si awọn ẹrọ FPGA Intel ti o ni atilẹyin fun awọn ohun elo BLVDS.
• Apẹrẹ Examples fun AN 522
  Pese Intel Quartus Prime design examples lo ni yi akọsilẹ ohun elo.

Performance Analysis

Iṣiro iṣẹ multipoint BLVDS ṣe afihan ipa ti ifopinsi ọkọ akero, ikojọpọ, awakọ ati awọn abuda olugba, ati ipo ti olugba lati ọdọ awakọ lori eto naa. O le lo apẹrẹ BLVDS ti o wa pẹluamples lati ṣe itupalẹ iṣẹ ṣiṣe ohun elo multipoint kan:

•  Cyclone III BLVDS apẹrẹ example-yi oniru example wulo fun gbogbo awọn atilẹyin Stratix, Arria, ati Cyclone ẹrọ jara. Fun Intel Arria 10 tabi Intel Cyclone 10 GX ẹrọ ẹbi, o nilo lati jade kuro ni apẹrẹ tẹlẹample si awọn oniwun ẹrọ ebi akọkọ ki o to le lo o.
• Intel MAX 10 BLVDS design example-yi oniru example jẹ wulo to Intel MAX 10 ẹrọ ebi.
• Intel Stratix 10 BLVDS design example-yi oniru example jẹ wulo to Intel Stratix 10 ẹrọ ebi.

Akiyesi:
Itupalẹ iṣẹ ṣiṣe ti multipoint BLVDS ni apakan yii da lori kikọ sii Cyclone III BLVDS titẹ sii / sipesifikesonu alaye ifipamọ (IBIS) awoṣe ni HyperLynx *.
Intel ṣeduro pe ki o lo awọn awoṣe Intel IBIS wọnyi fun kikopa:

• Stratix III, Stratix IV, ati awọn ohun elo Stratix V-Ẹrọ-ẹrọ Iyatọ Iyatọ SSTL-2 awoṣe IBIS
• Intel Stratix 10, Intel Arria 10 (2) ati Intel Cyclone 10 GX awọn ẹrọ:
  •  Idaduro ijade-Iyatọ SSTL-18 awoṣe IBIS
  • Idaduro igbewọle-awoṣe LVDS IBIS

Alaye ti o jọmọ

• Intel FPGA IBIS Awoṣe iwe
  Pese awọn igbasilẹ ti awọn awoṣe ẹrọ Intel FPGA.
•  Apẹrẹ Examples fun AN 522
  Pese Intel Quartus Prime design examples lo ni yi akọsilẹ ohun elo.

Eto Eto

 Multipoint BLVDS pẹlu Cyclone III BLVDS Transceivers
Nọmba yii ṣe afihan sikematiki ti topology multipoint pẹlu awọn transceivers Cyclone III BLVDS mẹwa (ti a npè ni U1 si U10).Laini gbigbe ọkọ akero ni a ro pe o ni awọn abuda wọnyi:

•  A rinhoho ila
•  Ikọju abuda ti 50 Ω
• Agbara abuda ti 3.6 pF fun inch
•  Gigun ti 10 inches
• Awọn awoṣe Intel Arria 10 IBIS jẹ alakoko ati pe ko si lori awoṣe IBIS Intel web oju-iwe. Ti o ba nilo awọn awoṣe alakoko Intel Arria 10 IBIS, kan si Intel.
• Ikọju abuda iyatọ ti ọkọ akero ti isunmọ 100 Ω
•  Aye laarin transceiver kọọkan ti 1 inch
• Bosi fopin si ni mejeji pari pẹlu ifopinsi resistor RT

• Agbara wakọ aiyipada ti 12 mA
• Awọn eto oṣuwọn o lọra nipasẹ aiyipada
• Pin capacitance ti transceiver kọọkan ti 6 pF
•  Stub lori transceiver BLVDS kọọkan jẹ microstrip 1-inch ti impedance abuda ti 50 Ω ati agbara abuda ti 3 pF fun inch
•  Agbara asopọ (asopọ, paadi, ati nipasẹ PCB) ti transceiver kọọkan si ọkọ akero ni a ro pe o jẹ 2 pF
• Lapapọ agbara ti ẹru kọọkan jẹ isunmọ 11 pF

Fun aaye fifuye 1-inch, agbara pinpin jẹ dogba si 11 pF fun inch. Lati din otito ṣẹlẹ nipasẹ awọn stubs, ki o si tun lati attenuate awọn ifihan agbara bọ jade ti
awọn iwakọ, ohun ikọjujasi ibaamu 50 Ω resistor RS ti wa ni gbe ni awọn wu ti kọọkan transceiver.

Ifopinsi akero
Imudani imunadoko ti ọkọ akero ti kojọpọ ni kikun jẹ 52 Ω ti o ba paarọ agbara abuda bosi ati agbara pinpin fun ipari ẹyọkan ti iṣeto sinu idogba ikọlu iyatọ ti o munadoko. Fun iduroṣinṣin ifihan agbara to dara julọ, o gbọdọ baramu RT si 52 Ω. Awọn isiro wọnyi ṣe afihan awọn ipa ti match-, under-, ati over-termination lori ọna kika iyatọ (VID) ni awọn pinni igbewọle olugba. Iwọn data jẹ 100 Mbps. Ninu awọn isiro wọnyi, labẹ-ipari (RT = 25 Ω) ṣe abajade awọn iṣaroye ati idinku ti ala ariwo ni pataki. Ni awọn igba miiran, labẹ ifopinsi ani rufin awọn olugba ala (VTH = ± 100 mV). Nigbati RT ba yipada si 50 Ω, ala ariwo nla kan wa pẹlu ọwọ si VTH ati pe iṣaro naa jẹ aifiyesi.

Ipa Ifopinsi Ọkọ (Iwakọ ni U1, Olugba ni U2)
Ninu eeya yii, U1 n ṣiṣẹ bi atagba ati U2 si U10 jẹ awọn olugba.

Ipa Ifopinsi Ọkọ (Iwakọ ni U1, Olugba ni U10)
Ninu eeya yii, U1 n ṣiṣẹ bi atagba ati U2 si U10 jẹ awọn olugba.

Ipa Ifopinsi Ọkọ (Iwakọ ni U5, Olugba ni U6)
Ninu eeya yii, U5 ni atagba ati awọn iyokù jẹ olugba.

Ipa Ifopinsi Ọkọ (Iwakọ ni U5, Olugba ni U10)
Ninu eeya yii, U5 ni atagba ati awọn iyokù jẹ olugba.Awọn ojulumo ipo ti awọn iwakọ ati olugba lori bosi tun ni ipa lori awọn ti gba ifihan agbara. Olugba ti o sunmọ julọ si awakọ ni iriri ipa laini gbigbe to buru julọ nitori ni ipo yii, oṣuwọn eti jẹ iyara julọ. Eyi jẹ ki o buru si nigbati awakọ ba wa ni arin bosi naa.
Fun example, afiwe Figure 16 loju iwe 20 ati Figure 18 loju iwe 21. VID ni olugba U6 (awakọ ni U5) fihan ti o tobi laago ju ti olugba U2 (iwakọ ni U1). Ni apa keji, oṣuwọn eti ti fa fifalẹ nigbati olugba ba wa siwaju sii lati ọdọ awakọ naa. Akoko igbega ti o tobi julọ ti o gbasilẹ jẹ 1.14 ns pẹlu awakọ ti o wa ni opin kan ti ọkọ akero (U1) ati olugba ni opin miiran (U10).

Stub Ipari
Gun stub ipari ko nikan mu ki awọn flight akoko lati awọn iwakọ si awọn olugba, sugbon tun àbábọrẹ ni kan ti o tobi fifuye capacitance, eyi ti o fa tobi otito.

Ipa ti Didi Gigun Stub (Iwakọ ni U1, Olugba ni U10)
Nọmba yii ṣe afiwe VID ni U10 nigbati ipari stub pọ lati inch kan si awọn inṣi meji ati awakọ wa ni U1.

Stub Ifopinsi
O gbọdọ baramu impedance iwakọ si stub abuda ikọjujasi. Gbigbe kan jara ifopinsi resistor RS ni awọn iwakọ o wu gidigidi din ikolu ti gbigbe ila ipa ṣẹlẹ nipasẹ gun stub ati ki o yara eti awọn ošuwọn. Ni afikun, RS le yipada lati dinku VID lati pade sipesifikesonu ti olugba naa.

Ipa ti Ipari Stub (Iwakọ ni U1, Olugba ni U2 ati U10)
Nọmba yii ṣe afiwe VID ni U2 ati U10 nigbati U1 n gbejade.

Driver Slew Rate
Oṣuwọn pipa ni iyara ṣe iranlọwọ lati mu akoko ilọsiwaju pọ si, paapaa ni olugba ti o jinna julọ lati ọdọ awakọ naa. Bibẹẹkọ, oṣuwọn pipa ti o yara kan tun ga ohun orin ga nitori iṣaro.

Ipa ti Oṣuwọn Edge Awakọ (Iwakọ ni U1, Olugba ni U2 ati U10)
Nọmba yii ṣe afihan ipa oṣuwọn awakọ ti o pa. A ṣe afiwera laarin iwọn pipa ti o lọra ati iyara pẹlu agbara awakọ 12 mA kan. Awakọ wa ni U1 ati awọn ọna igbi iyatọ ni U2 ati U10 ni a ṣe ayẹwo.

Ìwò System Performance

Oṣuwọn data ti o ga julọ ti atilẹyin nipasẹ multipoint BLVDS jẹ ipinnu nipasẹ wiwo aworan oju ti olugba ti o jina julọ lati ọdọ awakọ kan. Ni ipo yii, ifihan agbara ti a tan kaakiri ni oṣuwọn eti ti o lọra ati ni ipa lori ṣiṣi oju. Botilẹjẹpe didara ifihan agbara ti o gba ati ibi-afẹde ala ariwo da lori awọn ohun elo, ṣiṣi oju ti o gbooro, dara julọ. Sibẹsibẹ, o tun gbọdọ ṣayẹwo olugba ti o sunmọ awakọ naa, nitori awọn ipa laini gbigbe maa n buru si ti olugba ba wa nitosi awakọ naa.
Nọmba 23. Aworan oju ni 400 Mbps (Iwakọ ni U1, Olugba ni U2 ati U10)
Nọmba yii ṣe apejuwe awọn aworan oju ni U2 (ipin pupa) ati U10 (itẹ buluu) fun oṣuwọn data kan ni 400 Mbps. Aileto jitter ti a 1% kuro aarin ti wa ni assumed ni kikopa. Awakọ wa ni U1 pẹlu agbara aiyipada lọwọlọwọ ati awọn eto oṣuwọn pipa. Bosi naa ti kojọpọ pẹlu RT to dara julọ = 50 Ω. Ṣiṣii oju ti o kere julọ wa ni U10, eyiti o jinna julọ lati U1. Giga oju sampmu ni aarin 0.5 kuro jẹ 692 mV ati 543 mV fun U2 ati U10, lẹsẹsẹ. Ala ariwo nla kan wa pẹlu ọwọ si VTH = ± 100 mV fun awọn ọran mejeeji.

Itan Atunyẹwo Iwe-ipamọ fun AN 522: Ṣiṣe imuṣe wiwo LVDS Bus ni Awọn idile Ẹrọ Intel FPGA ti o ṣe atilẹyin

Awọn iwe aṣẹ / Awọn orisun

intel AN 522 Ṣiṣe Ibaramu LVDS Bus ni Awọn idile Ẹrọ FPGA ti o ṣe atilẹyin [pdf] Itọsọna olumulo AN 522 Nmu Iwifun LVDS Bus Bus ni Awọn idile Ohun elo FPGA ti o ṣe atilẹyin, AN 522, Ṣiṣe wiwo LVDS Bus ni Awọn idile Ohun elo FPGA ti o ṣe atilẹyin, Ni wiwo ni Awọn idile Ohun elo FPGA Atilẹyin, Awọn idile Ohun elo FPGA

Awọn itọkasi

• Itọsọna olumulo