intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i Lógó Teaghlaigh Gléas FPGA Tacaithe

intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Feistí FPGA Tacaithe

intel-AN-522-Feidhmiú-Bus-LVDS-Comhéadan-i-Tacaithe-FPGA-Gléas-Teaghlaigh-Réadmhaoin-Íomhá

Leathnaíonn Bus LVDS (BLVDS) cumas cumarsáide pointe-go-pointe LVDS go cumraíocht ilphointí. Cuireann Multipoint BLVDS réiteach éifeachtach ar fáil d'fheidhmchláir backplane ilphointe.

Tacaíocht Forfheidhmithe BLVDS i Gléasanna Intel FPGA

Is féidir leat comhéadain BLVDS a chur i bhfeidhm sna gléasanna Intel seo ag baint úsáide as na caighdeáin I/O liostaithe.

Sraith Teaghlaigh Caighdeán I/O
Stratix® Intel stratix 10
  • Difreálach SSTL-18 Aicme I
  •  Difreálach SSTL-18 Aicme II
Stratix V
  •  Difreálach SSTL-2 Aicme I
  • Difreálach SSTL-2 Aicme II
Stratix IV
Stratix III
Arria® Tiománaí Intel Arria 10
  • Difreálach SSTL-18 Aicme I
  •  Difreálach SSTL-18 Aicme II
Arria V
  •  Difreálach SSTL-2 Aicme I
  •  Difreálach SSTL-2 Aicme II
Arria II
Cyclone® Cioclón Intel 10 GX
  • Difreálach SSTL-18 Aicme I
  • Difreálach SSTL-18 Aicme II
Intel Cyclone 10 LP BLVDS
Cioclón V
  •  Difreálach SSTL-2 Aicme I
  •  Difreálach SSTL-2 Aicme II
Cioclón IV BLVDS
Cioclon III LS
Cioclón III
MAX® Tiománaí Intel MAX 10 BLVDS

Nóta:
Ligeann an neart tiomána in-ríomhchláraithe agus gnéithe an ráta slew sna gléasanna seo duit do chóras ilphointe a shaincheapadh le haghaidh uasfheidhmíochta. Chun an t-uasráta sonraí a dtacaítear leis a chinneadh, déan ionsamhlú nó tomhas bunaithe ar do shocrú agus ar fheidhmiú an chórais ar leith.
BLVDS Tharview ar leathanach 4
Teicneolaíocht BLVDS i nGléasanna Intel ar leathanach 6
Tomhaltas Cumhachta BLVDS ar leathanach 9
BLVDS Design Example ar leathanach 10
Anailís Feidhmíochta ar leathanach 17
Stair Athbhreithnithe Doiciméid le haghaidh AN 522: Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Ghléas FPGA Intel Tacaithe ar leathanach 25
Eolas Gaolmhar
Caighdeáin I/O do Chomhéadain BLVDS i Gléasanna Intel FPGA ar leathanach 7

BLVDS Tharview

Tá córas tipiciúil ilphointí BLVDS comhdhéanta de roinnt péirí tarchuradóra agus glacadóra (transceivers) atá ceangailte leis an mbus.
BLVDS Ilphointeintel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 01Soláthraíonn an chumraíocht san fhigiúr roimhe seo cumarsáid leathdhéphléacsach déthreo agus íoslaghdaítear an dlús idirnasctha. Is féidir le haon trasghlacadóir ról tarchuradóra a ghlacadh, agus na trasghlacadóirí eile ag gníomhú mar ghlacadóirí (ní féidir ach tarchuradóir amháin a bheith gníomhach ag an am). Is gnách go mbíonn gá le rialú tráchta bus, trí phrótacal nó trí réiteach crua-earraí, chun áiteamh tiománaithe ar an mbus a sheachaint. Cuireann an luchtú agus an foirceannadh capacitive ar an mbus isteach go mór ar fheidhmíocht ilphointe BLVDS.
Cúrsaí Dearaidh
Caithfidh dearadh ilphointe maith an t-ualach capacitive agus an foirceannadh ar an mbus a mheas chun sláine comhartha níos fearr a fháil. Is féidir leat an toilleas ualaigh a íoslaghdú trí thrasghlacadóir a roghnú le toilleas íseal bioráin, cónascaire le toilleas íseal, agus fad an chobáin a choinneáil gearr. Is é ceann de na breithniúcháin dearaidh ilphointí BLVDS an bac difreálach éifeachtach ar bhus lánluchtaithe, dá ngairtear impedance éifeachtach, agus an mhoill iomadú tríd an mbus. I measc breithnithe dearaidh ilphointí BLVDS tá laofacht theip-sábháilte, cineál cónascaire agus bioráin amach, leagan amach rian bus PCB, agus sonraíochtaí ráta imeall an tiománaí.
Impedance Éifeachtach
Braitheann an impedance éifeachtach ar rian bus tréith impedance Zo agus luchtú capacitive ar an mbus. Cuireann na cónaisc, an stub ar an gcárta plug-in, an pacáistiú, agus toilleas ionchuir an ghlacadóra go léir le luchtú capacitive, rud a laghdaíonn impedance éifeachtach an bhus.
Cothromóid 1. Cothromóid Impedance Difreálach Éifeachtach
Úsáid an chothromóid seo chun an bac difreálach éifeachtach atá ar an mbus luchtaithe (Zeff) a chomhfhogasú.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 02Cá háit:

  • Zdiff (Ω) ≈ 2 × Zo = bacainn shaintréithe difreálach an bhus
  •  Co (pF/orlach) = toilleas sainiúil in aghaidh aonad faid an bhus
  • CL (pF) = toilleas gach ualaigh
  •  N = líon na n-ualach ar an mbus
  •  H (orlach) = d × N = fad iomlán an bhus
  •  d (orlach) = spásáil idir gach cárta plug-in
  •  Cd (pF/orlach) = CL/d = toilleas dáilte in aghaidh an aonaid fad trasna an bhus

Laghdaíonn an méadú ar an toilleas ualaigh nó an spásáil níos dlúithe idir na cártaí plug-in an impedance éifeachtach. Chun feidhmíocht an chórais a bharrfheabhsú, tá sé tábhachtach trasghlacadóir agus cónascaire íseal-toille a roghnú. Coinnigh fad stub gach glacadóra idir an cónascaire agus bioráin I/O an trasghlacadóra chomh gearr agus is féidir.
Bac Éifeachtach Normalaithe i gcoinne Cd/Co
Léiríonn an figiúr seo na héifeachtaí atá ag toilleas dáilte ar bhacadh éifeachtach normalaithe.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 03Tá gá le foirceannadh ag gach ceann den bhus, agus sreabhann na sonraí sa dá threo. Chun machnamh agus fáinneáil ar an mbus a laghdú, ní mór duit an friotóir foirceanta a mheaitseáil leis an impedance éifeachtach. I gcás córais le Cd/Co = 3, is é 0.5 uair Zdiff an bacainn éifeachtach. Le foircinn dhúbailte ar an mbus, feiceann an tiománaí ualach comhionann 0.25 uair de Zdiff; agus dá bhrí sin laghdaítear luascadh na gcomharthaí agus corrlach torainn difreálach ar fud na n-ionchur glacadóra (má úsáidtear tiománaí LVDS caighdeánach). Tugann tiománaí BLVDS aghaidh ar an tsaincheist seo tríd an sruth tiomána a mhéadú chun toirte comhchosúil a bhaint amachtage swing ag na hionchuir glacadóra.
Moill Iomadaithe
Is é an mhoill iomadúcháin (tPD = Zo × Co) an mhoill ama tríd an líne tarchurtha in aghaidh an fhad aonaid. Braitheann sé ar an impedance tréith agus tréith
toilleas an bhus.
Moill Iomadaithe Éifeachtach
I gcás bus luchtaithe, is féidir leat an mhoill iomadaithe éifeachtach a ríomh leis an gcothromóid seo. Is féidir leat an t-am a chaithfidh an comhartha iomadú ó thiománaí A go glacadóir B a ríomh mar an tPDEFF × fad na líne idir tiománaí A agus glacadóir B.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 04

Teicneolaíocht BLVDS i nGléasanna Intel

I bhfeistí Intel a dtacaítear leo, tacaítear le comhéadan BLVDS in aon ró nó colún I/ bainc atá faoi thiomáint ag VCCIO de 1.8 V (feistí Intel Arria 10 agus Intel Cyclone 10 GX) nó 2.5 V (feistí eile a dtacaítear leo). Sna bainc I/O seo, tacaítear leis an gcomhéadan ar na bioráin I/O difreálacha ach ní ar na bioráin ionchuir clog tiomnaithe nó ar na bioráin aschuir cloig. Mar sin féin, i bhfeistí Intel Arria 10 agus Intel Cyclone 10 GX, tacaítear le comhéadan BLVDS ar bhioráin chlog tiomnaithe a úsáidtear mar I/Os ginearálta.

  •  Úsáideann an tarchuradóir BLVDS dhá mhaolán aschuir aoncheann agus an dara maolán aschuir ríomhchláraithe mar inbhéartaithe.
  •  Úsáideann an glacadóir BLVDS maolán ionchuir tiomnaithe LVDS.

Maoláin BLVDS I/O sna Feistí Tacaitheintel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 05Úsáid maoláin ionchuir nó aschuir éagsúla ag brath ar an gcineál feidhmchláir:

  • Feidhmchlár multidrop - úsáid an maolán ionchuir nó aschuir ag brath ar cibé an bhfuil an gléas beartaithe le haghaidh oibriú an tiománaí nó an ghlacadóra.
  • Feidhmchlár ilphointe - roinneann an maolán aschuir agus an maolán ionchuir na bioráin I/O céanna. Teastaíonn comhartha cumasaithe aschuir (oe) uait chun an maolán aschuir LVDS a trí-luaigh nuair nach bhfuil sé ag seoladh comharthaí.
  •  Ná cumasaigh an foirceannadh sraithe ar-sliseanna (RS OCT) don mhaolán aschuir.
  • Úsáid friotóirí seachtracha ag na maoláin aschuir chun meaitseáil impedance a sholáthar don stub ar an gcárta plug-in.
  • Ná cumasaigh an foirceannadh difreálach ar-sliseanna (RD OCT) don mhaolán ionchuir difreálach toisc go gcuirtear deireadh leis an mbus de ghnáth ag baint úsáide as na friotóirí foirceanta seachtracha ag an dá cheann den bhus.

Caighdeáin I/O do Chomhéadain BLVDS i Gléasanna Intel FPGA
Is féidir leat an comhéadan BLVDS a chur i bhfeidhm trí úsáid a bhaint as na caighdeáin I/O ábhartha agus na ceanglais láidreachta reatha do na gléasanna Intel a dtacaítear leo.
Tacaíocht I/O Caighdeánach agus Gnéithe don Chomhéadan BLVDS i nGléasanna Intel Tacaithe

Gléasanna Bioráin Caighdeán I/O V CCIO

(V)

Rogha Neart Reatha Ráta Slew
Colún I/O Sraith I/O Socrú Rogha Intel Quartus® Príomhshocrú
Intel stratix 10 LVDS Difreálach SSTL-18 Aicme I 1.8 8, 6, 4 —— Mall 0
Fast (réamhshocraithe) 1
Difreálach SSTL-18 Aicme II 1.8 8 Mall 0
Fast (réamhshocraithe) 1
Intel Cyclone 10 LP Cyclone IV
Cioclón III
DIFFIO BLVDS 2.5 8,

12 (réamhshocraithe),

16

8,

12 (réamhshocraithe),

16

Mall 0
Meánach 1
Fast (réamhshocraithe) 2
Stratix IV Stratix III Arria II DIFFIO_RX
(1)
Difreálach SSTL-2 Aicme I 2.5 8, 10, 12 8, 12 Mall 0
Meánach 1
Meán tapa 2
Fast (réamhshocraithe) 3
Difreálach SSTL-2 Aicme II 2.5 16 16 Mall 0
Meánach 1
ar lean…
  1.  Ní thacaíonn bioráin DIFFIO_TX le fíor-ghlacadóirí difreálach LVDS.
Gléasanna Bioráin Caighdeán I/O V CCIO

(V)

Rogha Neart Reatha Ráta Slew
Colún I/O Sraith I/O Socrú Rogha Intel Quartus® Príomhshocrú
Meán tapa 2
Fast (réamhshocraithe) 3
Stratix V Arria v Cioclon V DIFFIO_RX
(1)
Difreálach SSTL-2 Aicme I 2.5 8, 10, 12 8, 12 Mall 0
Difreálach SSTL-2 Aicme II 2.5 16 16 Fast (réamhshocraithe) 1
Tiománaí Intel Arria 10
Cioclón Intel 10 GX
LVDS Difreálach SSTL-18 Aicme I 1.8 4, 6, 8, 10, 12 Mall 0
Difreálach SSTL-18 Aicme II 1.8 16 Fast (réamhshocraithe) 1
Tiománaí Intel MAX 10 DIFFIO_RX BLVDS 2.5 8, 12,16 (réamhshocraithe) 8, 12,

16 (réamhshocraithe)

Mall 0
Meánach 1
Fast (réamhshocraithe) 2

Le haghaidh tuilleadh faisnéise, féach ar dhoiciméadacht an fheiste faoi seach mar atá liostaithe sa rannán faisnéise gaolmhar:

  • Le haghaidh faisnéise faoi thascanna bioráin, féach ar an bioráin amach gléas files.
  • Le haghaidh na ngnéithe caighdeáin I/O, féach ar an gcaibidil I/O lámhleabhar feiste.
  •  Maidir leis na sonraíochtaí leictreacha, féach ar bhileog sonraí an fheiste nó DC agus ar dhoiciméad saintréithe an lasc.

Eolas Gaolmhar

  •  Intel Stratix 10 bioráin Amach Files
  •  Stratix V Pin-Out Files
  • Stratix IV PIN-Amach Files
  •  Gléas Stratix III PIN-Amach Files
  •  Pin-Amach Gléas Intel Arria 10 Files
  •  Pin-Amach Gléas Arria V Files
  •  Arria II GX PIN-Amach Files
  • Pin-Amach Gléas Cyclone 10 GX Intel Files
  • Pin-Amach Feiste Intel Cyclone 10 LP Files
  • Cioclón V Gléas PIN-Amach Files
  •  Cioclón IV Gléas PIN-Amach Files
  • Pin-Amach Gléas Cyclone III Files
  • Pin-Amach Gléas Intel MAX 10 Files
  • Intel Stratix 10 Treoir Úsáideora I/O Cuspóir Ginearálta
  •  Gnéithe I/O i nGléasanna Stratix V
  •  Gnéithe I/O i nGléas Stratix IV
  •  Gnéithe I/O Feiste Stratix III
  • Gnéithe I/O i nGléasanna Stratix V
  •  Gnéithe I/O i nGléas Stratix IV
  •  Gnéithe I/O Feiste Stratix III
  •  I/O agus I/O Ardluais i nGléasanna Intel Arria 10
  •  Gnéithe I/O i nGléasanna Arria V
  • Gnéithe I/O i nGléasanna Arria II
  •  I/O agus I/O Ardluais i nGléasanna Intel Cyclone 10 GX
  •  I/O agus I/O Ardluais i nGléasanna Intel Cyclone 10 LP
  • Gnéithe I/O i nGléasanna Cioclón V
  • Gnéithe I/O i nGléasanna Ciclón IV
  •  Gnéithe I/O i dTeaghlach Gléas Cioclone III
  • Intel MAX 10 Treoir Úsáideora I/O Ginearálta Cuspóir
  •  Bileog Sonraí Gléas Intel Stratix 10
  • Bileog Sonraí Gléas Stratix V
  •  DC agus Saintréithe Aistrithe le haghaidh Gléasanna Stratix IV
  •  Bileog Sonraí Feiste Stratix III: DC agus Saintréithe Aistriú
  •  Bileog Sonraí Gléas Intel Arria 10
  •  Bileog Sonraí Gléas Arria V
  • Bileog Sonraí Gléas le haghaidh Feistí Arria II
  • Bileog Sonraí Gléas Intel Cyclone 10 GX
  •  Bileog Sonraí Gléas Intel Cyclone 10 LP
  •  Bileog Sonraí maidir le Gléas V Cioclón
  •  Bileog Sonraí Feiste Cyclone IV
  • Bileog Sonraí Feiste Cyclone III
  • Bileog Sonraí Gléas Intel MAX 10
BLVDS Tomhaltas Cumhachta
I gcomparáid le teicneolaíochtaí bus ardfheidhmíochta eile cosúil le Gunning Transceiver Logic (GTL), a úsáideann níos mó ná 40 mA, is gnách go dtiomáineann BLVDS sruth sa raon 10 mA. Le haghaidh exampLe, bunaithe ar mheastachán Meastóir Luathchumhachta Cyclone III (EPE) maidir le tréithe cumhachta tipiciúla feistí Ciorcóin III i dteocht chomhthimpeallach 25 ° C, meán-ídiú cumhachta maolán déthreomhaireachta BLVDS ag ráta sonraí 50 MHz agus aschur cumasaithe Is é 50% den am thart ar 17 mW.
  • Sula gcuirfidh tú do dhearadh i bhfeidhm ar an ngléas, bain úsáid as an EPE atá bunaithe ar Excel don ghléas tacaithe a úsáideann tú chun méid measta a fháil ar ídiú cumhachta BLVDS I/O.
  •  Le haghaidh bioráin ionchuir agus déthreocha, cumasaítear maolán ionchuir BLVDS i gcónaí. Ídíonn maolán ionchuir BLVDS cumhacht má tá gníomhaíocht lasctha ar an mbus (le haghaidh example, tá transceivers eile ag seoladh agus ag fáil sonraí, ach ní hé an gléas Cyclone III an faighteoir beartaithe).
  •  Má úsáideann tú BLVDS mar mhaolán ionchuir in multidrop nó mar mhaolán déthreoch in iarratais ilphointí, molann Intel dul isteach ar ráta scoránaigh a chuimsíonn na gníomhaíochtaí go léir ar an mbus, ní hamháin gníomhaíochtaí atá beartaithe le haghaidh maolán ionchuir iontráil Intel BLVDS.

Example of BLVDS I/O Iontráil Sonraí san EPE
Taispeánann an figiúr seo an iontráil BLVDS I/O sa Cyclone III EPE. Chun caighdeáin I/O a roghnú san EPE feistí Intel eile a dtacaítear leo, déan tagairt don fhaisnéis ghaolmhar.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 06Molann Intel duit úsáid a bhaint as Uirlis Anailíseoir Príomhchumhachta Intel Quartus chun anailís chumhachta I/O BLVDS cruinn a dhéanamh tar éis duit do dhearadh a chríochnú. Déanann an Uirlis Anailíseoir Cumhachta cumhacht a mheas bunaithe ar shonraí an dearaidh tar éis an áit agus an bealach a chríochnú. Cuireann an Uirlis Anailíseoir Cumhachta meascán de ghníomhaíochtaí comhartha a chuirtear isteach ag an úsáideoir, a dhíorthaítear ó insamhladh, agus a mheastar a thugann meastacháin chumhachta an-chruinn, in éineacht leis na mionsamhlacha ciorcaid.
Eolas Gaolmhar

  • Caibidil Anailís Cumhachta, Lámhleabhar Intel Quartus Prime Pro Edition
    Soláthraíonn sé tuilleadh faisnéise faoi uirlis Anailíseoir Cumhachta Intel Quartus Prime Pro Edition do theaghlaigh feiste Intel Stratix 10, Intel Arria 10, agus Intel Cyclone 10 GX.
  • Caibidil Anailís Cumhachta, Lámhleabhar Intel Quartus Prime Standard Edition
    Soláthraíonn sé tuilleadh faisnéise faoi uirlis Anailíseoir Cumhachta Intel Quartus Prime Standard Edition don Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III, agus Intel MAX 10 teaghlaigh gléas.
  • Meastacháin Luathchumhachta (EPE) agus Anailíseoir Cumhachta leathanach
    Soláthraíonn sé tuilleadh faisnéise faoin EPE agus faoi uirlis Anailíseoir Príomhchumhachta Intel Quartus.
  • Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Intel Tacaithe ar leathanach 3
    Liostaítear na caighdeáin I/O le roghnú san EPE chun tomhaltas cumhachta BLVDS a mheas.

BLVDS Design Example
An dearadh example léiríonn tú conas an maolán BLVDS I/O a chur ar an toirt sna gléasanna tacaithe leis na croíleacáin IP ginearálta I/O (GPIO) i mbogearraí Intel Quartus Prime.

  •  Feistí Intel Stratix 10, Intel Arria 10, agus Intel Cyclone 10 GX - úsáideann croí GPIO Intel FPGA IP.
  •  Feistí Intel MAX 10 - úsáid croí IP FPGA Intel GPIO Lite.
  •  Gach gléas tacaithe eile - úsáid croí IP ALTIOBUF.

Íoslódáil an dearadh example ón nasc san fhaisnéis ghaolmhar. Maidir le cás maoláin BLVDS I/O, molann Intel na míreanna seo a leanas:

  •  Croílár IP GPIO a chur i bhfeidhm i mód déthreo agus an modh difreálach curtha ar siúl.
  •  Sann an caighdeán I/O do na bioráin dhéthreo:
  •  BLVDS - feistí Intel Cyclone 10 LP, Cyclone IV, Cyclone III, agus Intel MAX 10.
  •  Difreálach SSTL-2 Aicme I nó Aicme II – Stratix V, Stratix IV, Stratix III, Arria V, Arria II, agus feistí Cyclone V.
  • Difreálach SSTL-18 Aicme I nó Aicme II - Intel Stratix 10, Intel Arria 10, agus feistí Intel Cyclone 10 GX.

Oibriú Maoláin Ionchuir nó Aschuir Le linn Oibríochtaí Scríobh agus Léigh

Oibríocht Scríobh (BLVDS I/O Maolán) Léigh Oibríocht (Maolán Ionchur Difreálach)
  • Faigh sruth sraitheach sonraí ó chroílár FPGA tríd an gcalafort ionchuir doutp
  •  Cruthaigh leagan inbhéartaithe de na sonraí
  • Tarchuir na sonraí tríd an dá mhaolán aschuir aonchríoch atá ceangailte leis na bioráin déthreoracha p agus n
  • Faigh na sonraí ón mbus trí na bioráin déthreoracha p agus n
  • Seoltar na sonraí sraitheach chuig croí FPGA tríd an gcalafort din
  • Faigheann an calafort oe an comhartha oe ó chroílár an fheiste chun na maoláin aschuir aonchríocha a chumasú nó a dhíchumasú.
  •  Coinnigh an comhartha oe íseal chun na maoláin aschuir a trí-luaigh le linn oibriú léite.
  •  Is é feidhm an gheata AND an comhartha tarchurtha a stopadh ó dhul ar ais isteach i gcroílár an fheiste. Tá an maolán ionchuir difreálach cumasaithe i gcónaí.

Eolas Gaolmhar

  •  Treoir Úsáideora IP I/O Maolán (ALTIOBUF).
  •  Treoir Úsáideora Core GPIO IP
  •  Intel MAX 10 Treoracha Forfheidhmithe I/O
  • Réamhrá do Intel FPGA IP Cores
  • Dearadh Example haghaidh AN 522

Soláthraíonn dearadh Intel Quartus Prime exampníos lú a úsáidtear sa nóta iarratais seo.
Dearadh Example Treoirlínte le haghaidh Gléasanna Intel Stratix 10
Tá na céimeanna seo infheidhme maidir le feistí Intel Stratix 10 amháin. Cinntigh go n-úsáideann tú croí GPIO Intel FPGA IP.

  1. Cruthaigh croí IP GPIO Intel FPGA IP ar féidir leis tacú le maolán déthreorach ionchuir agus aschuir:
    • a. Cuir croí IP FPGA Intel GPIO ar bun.
    • b. I Treo Sonraí, roghnaigh Bidir.
    • c. I Sonraí leithead, cuir isteach 1.
    • d. Cas ar Úsáid maolán difreálach.
    • e. Sa mhód Cláraithe, roghnaigh aon cheann.
  2. Ceangail na modúil agus na poirt ionchuir agus aschuir mar a thaispeántar san fhigiúr seo a leanas:
    Nasc Calafoirt Ionchuir agus Aschuir Example haghaidh Gléasanna Intel Stratix 10intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 07
  3. San Eagarthóir Sannacháin, sann an caighdeán I/O ábhartha mar a thaispeántar san fhíor seo a leanas. Is féidir leat freisin an neart reatha agus roghanna ráta slew. Seachas sin, glacann bogearraí Intel Quartus Prime na socruithe réamhshocraithe.
    Sannachán BLVDS I/O in Eagarthóir Príomh-Tasc Intel Quartus le haghaidh Gléasanna Intel Stratix 10intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 08
  4. Insamhladh feidhmiúil a thiomsú agus a dhéanamh leis na bogearraí ModelSim* - Intel FPGA Edition.

Eolas Gaolmhar

  • ModelSim – Tacaíocht Bogearraí Eagrán Intel FPGA
    Soláthraíonn sé tuilleadh faisnéise faoi na bogearraí ModelSim - Intel FPGA Edition agus tá naisc éagsúla ann le hábhair ar nós suiteáil, úsáid agus fabhtcheartú.
  • Caighdeáin I/O do Chomhéadain BLVDS i Gléasanna Intel FPGA ar leathanach 7
    Liostaítear na bioráin agus na caighdeáin I/O is féidir leat a shannadh de láimh sna gléasanna Intel FPGA tacaithe d'fheidhmchláir BLVDS.
  • Dearadh Example haghaidh AN 522
    Soláthraíonn dearadh Intel Quartus Prime exampníos lú a úsáidtear sa nóta iarratais seo.

Dearadh Example Treoirlínte do Intel Arria 10 Gléasanna
Tá na céimeanna seo infheidhme maidir le feistí Intel Arria 10 a úsáideann Intel Quartus Prime Standard Edition amháin. Cinntigh go n-úsáideann tú croí GPIO Intel FPGA IP.

  1. Oscail an StratixV_blvds.qar file chun dearadh Stratix V exampisteach i mbogearraí Intel Quartus Prime Standard Edition.
  2. Aistrigh an dearadh example croí IP FPGA Intel GPIO a úsáid:
    • a. Ar an roghchlár, roghnaigh Tionscadal ➤ Uasghrádaigh Comhpháirteanna IP.
    • b. Cliceáil faoi dhó ar an eintiteas “ALIOBUF”.
      Feictear an fhuinneog MegaWizard Plug-In Manager do chroílár ALTIOBUF IP.
    • c. Múch an tionscadal Match/réamhshocraithe.
    • d. Sa teaghlach gléis roghnaithe faoi láthair, roghnaigh Arria 10.
    • e. Cliceáil Críochnaigh agus ansin cliceáil Críochnaigh arís.
    • f. Sa bhosca dialóige atá le feiceáil, cliceáil OK.
      Déanann bogearraí Intel Quartus Prime Pro Edition an próiseas imirce agus ansin taispeánann sé eagarthóir paraiméadar IP GPIO.
  3. Cumraigh croí IP GPIO Intel FPGA IP chun tacú le maolán déthreorach ionchuir agus aschuir:
    • a. I Treo Sonraí, roghnaigh Bidir.
    • b. I Sonraí leithead, cuir isteach 1.
    • c. Cas ar Úsáid maolán difreálach.
    • d. Cliceáil Críochnaigh agus giniúint an croí IP.
  4. Ceangail na modúil agus na poirt ionchuir agus aschuir mar a thaispeántar san fhigiúr seo a leanas:
    Nasc Calafoirt Ionchuir agus Aschuir Example haghaidh Intel Arria 10 Gléasannaintel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 09
  5. San Eagarthóir Sannacháin, sann an caighdeán I/O ábhartha mar a thaispeántar san fhíor seo a leanas. Is féidir leat freisin an neart reatha agus roghanna ráta slew. Seachas sin, glacann bogearraí Intel Quartus Prime Standard Edition leis na socruithe réamhshocraithe le haghaidh feistí Intel Arria 10 - Difriúil SSTL-18 Aicme I nó Aicme II I / O caighdeánach.
    Sannachán BLVDS I/O i bPríomheagarthóir Sannacháin Intel Quartus le haghaidh Gléasanna Intel Arria 10intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 10Nóta:
    I gcás feistí Intel Arria 10, is féidir leat na láithreacha p agus n bioráin le haghaidh bioráin LVDS a shannadh de láimh leis an Eagarthóir Sannta.
  6. Insamhladh feidhmiúil a thiomsú agus a dhéanamh leis na bogearraí ModelSim - Intel FPGA Edition.

Eolas Gaolmhar

  • ModelSim – Tacaíocht Bogearraí Eagrán Intel FPGA
    Soláthraíonn sé tuilleadh faisnéise faoi na bogearraí ModelSim - Intel FPGA Edition agus tá naisc éagsúla ann le hábhair ar nós suiteáil, úsáid agus fabhtcheartú.
  • Caighdeáin I/O do Chomhéadain BLVDS i Gléasanna Intel FPGA ar leathanach 7
    Liostaítear na bioráin agus na caighdeáin I/O is féidir leat a shannadh de láimh sna gléasanna Intel FPGA tacaithe d'fheidhmchláir BLVDS.
  • Dearadh Example haghaidh AN 522
    Soláthraíonn dearadh Intel Quartus Prime exampníos lú a úsáidtear sa nóta iarratais seo.

Dearadh Example Treoirlínte le haghaidh Gléasanna Intel MAX 10
Tá na céimeanna seo infheidhme maidir le feistí Intel MAX 10 amháin. Cinntigh go n-úsáideann tú croí IP FPGA Intel GPIO Lite.

  1. Cruthaigh croí IP FPGA Intel GPIO Lite a fhéadfaidh tacú le maolán déthreorach ionchuir agus aschuir:
    • a. Cuir croí IP FPGA Intel GPIO Lite ar bun.
    • b. I Treo Sonraí, roghnaigh Bidir.
    • c. I Sonraí leithead, cuir isteach 1.
    • d. Cas ar Úsáid maolán difreálach pseudo.
    • e. I Mód Clár, roghnaigh Seachbhóthar.
  2. Ceangail na modúil agus na poirt ionchuir agus aschuir mar a thaispeántar san fhigiúr seo a leanas:
     Nasc Calafoirt Ionchuir agus Aschuir Example haghaidh Gléasanna Intel MAX 10intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 11
  3. San Eagarthóir Sannacháin, sann an caighdeán I/O ábhartha mar a thaispeántar san fhíor seo a leanas. Is féidir leat freisin an neart reatha agus roghanna ráta slew. Seachas sin, glacann bogearraí Intel Quartus Prime na socruithe réamhshocraithe.
    Sannachán BLVDS I/O i bPríomheagarthóir Sannacháin Intel Quartus le haghaidh Gléasanna Intel MAX 10intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 12
  4. Insamhladh feidhmiúil a thiomsú agus a dhéanamh leis na bogearraí ModelSim - Intel FPGA Edition.

Eolas Gaolmhar

  • ModelSim – Tacaíocht Bogearraí Eagrán Intel FPGA
    Soláthraíonn sé tuilleadh faisnéise faoi na bogearraí ModelSim - Intel FPGA Edition agus tá naisc éagsúla ann le hábhair ar nós suiteáil, úsáid agus fabhtcheartú.
  • Caighdeáin I/O do Chomhéadain BLVDS i Gléasanna Intel FPGA ar leathanach 7
    Liostaítear na bioráin agus na caighdeáin I/O is féidir leat a shannadh de láimh sna gléasanna Intel FPGA tacaithe d'fheidhmchláir BLVDS.
  • Dearadh Example haghaidh AN 522
    Soláthraíonn dearadh Intel Quartus Prime exampníos lú a úsáidtear sa nóta iarratais seo.
Dearadh Example Treoirlínte do Gach Feiste Tacaithe Ach amháin Intel Arria 10, Intel Cyclone 10 GX, agus Intel MAX 10

Tá na céimeanna seo infheidhme maidir le gach feiste tacaithe ach amháin Intel Arria 10, Intel Cyclone 10 GX, agus Intel MAX 10. Cinntigh go n-úsáideann tú croí ALTIOBUF IP.

  1.  Cruthaigh croí IP ALTIOBUF ar féidir leis tacú le maolán déthreorach ionchuir agus aschuir:
    • a. Cuir croí ALTIOBUF IP ar bun.
    • b. Cumraigh an modúl Mar mhaolán déthreo.
    • c. In Cad é líon na maoláin atá le tabhairt ar an toirt, cuir isteach 1.
    • d. Cas ar Úsáid mód difreálach.
  2. Ceangail na modúil agus na poirt ionchuir agus aschuir mar a thaispeántar san fhigiúr seo a leanas:
     Nasc Calafoirt Ionchuir agus Aschuir Example haghaidh Gach Feiste Tacaithe Ach amháin Intel Arria 10, Intel Cyclone 10 GX, agus Gléasanna Intel MAX 10intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 13
  3. San Eagarthóir Sannacháin, sann an caighdeán I/O ábhartha mar a thaispeántar san fhigiúr seo a leanas de réir do ghléis. Is féidir leat freisin an neart reatha agus roghanna ráta slew. Seachas sin, glacann bogearraí Intel Quartus Prime na socruithe réamhshocraithe.
    • Feistí Intel Cyclone 10 LP, Cyclone IV, Cyclone III, agus Cyclone III LS - caighdeán BLVDS I/O go dtí na bioráin déthreoracha p agus n mar a thaispeántar san fhigiúr seo a leanas.
    • Feistí Stratix V, Stratix IV, Stratix III, Arria V, Arria II, agus Cyclone V – Difriúil SSTL-2 Aicme I nó Aicme II I/O caighdeánach.
      Sannadh BLVDS I/O i bPríomheagarthóir Sannacháin Intel Quartusintel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 14Nóta: Is féidir leat na láithreacha p agus n bioráin a shannadh de láimh do gach gléas a dtacaítear leis leis an Eagarthóir Sannacháin. Maidir leis na feistí tacaithe agus na bioráin is féidir leat a shannadh de láimh, déan tagairt don fhaisnéis ghaolmhar.
  4. Insamhladh feidhmiúil a thiomsú agus a dhéanamh leis na bogearraí ModelSim - Intel FPGA Edition.

Example de Torthaí Insamhladh Feidhmiúla
Nuair a dhearbhaítear an comhartha oe, tá an BLVDS i mód oibríochta scríofa. Nuair a bhíonn an comhartha oe deasseirte, tá an BLVDS i mód oibríochta léite.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 15Nóta:
Le haghaidh insamhalta ag baint úsáide as Verilog HDL, is féidir leat úsáid a bhaint as an testbench blvds_tb.v, atá san áireamh sa dearadh faoi seach example.
Eolas Gaolmhar

  • ModelSim – Tacaíocht Bogearraí Eagrán Intel FPGA
    Soláthraíonn sé tuilleadh faisnéise faoi na bogearraí ModelSim - Intel FPGA Edition agus tá naisc éagsúla ann le hábhair ar nós suiteáil, úsáid agus fabhtcheartú.
  • Caighdeáin I/O do Chomhéadain BLVDS i Gléasanna Intel FPGA ar leathanach 7
    Liostaítear na bioráin agus na caighdeáin I/O is féidir leat a shannadh de láimh sna gléasanna Intel FPGA tacaithe d'fheidhmchláir BLVDS.
  • Dearadh Example haghaidh AN 522
    Soláthraíonn dearadh Intel Quartus Prime exampníos lú a úsáidtear sa nóta iarratais seo.
Anailís Feidhmíochta

Léiríonn anailís feidhmíochta ilphointí BLVDS an tionchar atá ag foirceannadh an bhus, an luchtú, an tiománaí agus na saintréithe glacadóra, agus suíomh an ghlacadóra ón tiománaí ar an gcóras. Is féidir leat an dearadh BLVDS atá san áireamh a úsáidamples chun anailís a dhéanamh ar fheidhmíocht feidhmchlár ilphointe:

  •  Dearadh Cyclone III BLVDS example—an dearadh seo exampLe is infheidhme maidir le gach sraith gléas Stratix, Arria, agus Cyclone tacaithe. Le haghaidh teaghlach gléas Intel Arria 10 nó Intel Cyclone 10 GX, ní mór duit an dearadh a aistriú example do theaghlach an fheiste faoi seach ar dtús sular féidir leat é a úsáid.
  • Dearadh Intel MAX 10 BLVDS example—an dearadh seo example is infheidhme maidir le teaghlaigh gléas Intel MAX 10.
  • Dearadh Intel Stratix 10 BLVDS example—an dearadh seo example is infheidhme maidir le teaghlaigh gléas Intel Stratix 10.

Nóta:
Tá an anailís feidhmíochta ar BLVDS ilphointí sa chuid seo bunaithe ar an tsamhail sonraíochta faisnéise maoláin ionchuir/aschuir Cyclone III BLVDS (IBIS) in HyperLynx*.
Molann Intel duit na samhlacha Intel IBIS seo a úsáid le haghaidh ionsamhlúcháin:

  • Feistí Stratix III, Stratix IV, agus Stratix V – samhail difreálach SSTL-2 IBIS atá sonrach don fheiste
  • Feistí Intel Stratix 10, Intel Arria 10(2) agus Intel Cyclone 10 GX:
    •  Maolán aschuir – Samhail dhifriúil SSTL-18 IBIS
    • Maolán ionchuir – samhail LVDS IBIS

Eolas Gaolmhar

  • Leathanach Samhail Intel FPGA IBIS
    Soláthraíonn sé íoslódálacha de mhúnlaí feiste Intel FPGA.
  •  Dearadh Example haghaidh AN 522
    Soláthraíonn dearadh Intel Quartus Prime exampníos lú a úsáidtear sa nóta iarratais seo.
Socrú an Chórais

 BLVDS Ilphointe le Trasghlacadóirí BLVDS Cyclone III
Léiríonn an figiúr seo scéimreach na topology ilphointí le deich dtrasghlacadóir Cyclone III BLVDS (ainmnithe U1 go U10).intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 16Glactar leis go bhfuil na tréithe seo a leanas ag an líne tarchurtha bus:

  •  Líne stiall
  •  Bac saintréith de 50 Ω
  • Toilleas sainiúil de 3.6 pF in aghaidh an orlach
  •  Fad 10 n-orlach
  • Tá múnlaí Intel Arria 10 IBIS réamhráite agus níl siad ar fáil ar mhúnla Intel IBIS web leathanach. Má theastaíonn na réamhmhúnlaí Intel Arria 10 IBIS seo uait, déan teagmháil le Intel.
  • Tá bac ar thréith dhifreálach bus de thart ar 100 Ω
  •  An spás idir gach transceiver de 1 orlach
  • Cuireadh deireadh leis an mbus ag an dá cheann le friotóir foirceanta RT
Sa seanampLe léirithe san fhigiúr roimhe seo, tarraingíonn na friotóirí laofachta teip-sábháilte de 130 kΩ agus 100 kΩ an bus go dtí staid aithnid nuair a dhéantar na tiománaithe go léir a lua trí-luaite, a bhaint nó a thiomáint as. Chun cosc ​​a chur ar luchtú iomarcach ar an tiománaí agus saobhadh tonnchruth, ní mór méid na bhfriotóirí teip-sábháilte a bheith ordú nó dhó níos airde ná RT. Chun cosc ​​a chur ar athrú mór modh comónta idir na coinníollacha bus gníomhacha agus trí-stáit, ní mór lárphointe an laofachta teip-sábháilte a bheith gar don fhritháireamh toirte.tage den tiománaí (+1.25 V). Is féidir leat an bus a chumhachtú leis na soláthairtí coitianta cumhachta (VCC).
Glactar leis go bhfuil na tréithe seo a leanas ag trasghlacadóirí Cyclone III, Cyclone IV, agus Intel Cyclone 10 LP BLVDS:
  • Neart tiomáint réamhshocraithe 12 mA
  • Socruithe ráta sleamhnaithe mall de réir réamhshocraithe
  • Toilleas bioráin gach trasghlacadóra de 6 PF
  •  Is micreastiall 1-orlach é stub ar gach trasghlacadóir BLVDS de impedance tréith de 50 Ω agus toilleas tréith de 3 pF in aghaidh an orlach
  •  Glactar leis gurb é 2 pF toilleas nasc (cónascaire, eochaircheap, agus via i PCB) gach trasghlacadóir leis an mbus
  • Tá toilleas iomlán gach ualaigh thart ar 11 pF

Maidir le spásáil ualaigh 1-orlach, tá an toilleas dáilte comhionann le 11 pF in aghaidh an orlach. Chun an frithchaitheamh de bharr na stumpaí a laghdú, agus freisin chun na comharthaí a thagann as a mhaolú
an tiománaí, cuirtear impedance a mheaitseálann friotóir 50 Ω RS ag aschur gach trasghlacadóir.

Foirceannadh Bus
Is é 52 Ω impedance éifeachtach an bhus lánluchtaithe má chuireann tú toilleas tréith an bhus agus an toilleas dáilte in aghaidh fad aonaid an leagain isteach sa chothromóid impedance difreálach éifeachtach. Chun an sláine comhartha is fearr a fháil, ní mór duit RT a mheaitseáil le 52 Ω. Léiríonn na figiúirí seo a leanas éifeachtaí comhoiriúnaithe, fo-, agus ró-fhoirceannadh ar an tonnchruth difreálach (VID) ag bioráin ionchuir an ghlacadóra. Is é an ráta sonraí ná 100 Mbps. Sna figiúirí seo, bíonn frithchaitheamh agus laghdú suntasach ar an gcorrlach torainn mar thoradh ar thearcfhoirceannadh (RT = 25 Ω). I gcásanna áirithe, faoi fhoirceannadh sáraíonn sé an tairseach glacadóra (VTH = ±100 mV). Nuair a athraítear RT go 50 Ω, tá corrlach suntasach torainn ann maidir le VTH agus ní beag an frithchaitheamh.

Éifeacht Foirceannadh Bus (Tiománaí in U1, Glacadóir in U2)
Sa fhigiúr seo, feidhmíonn U1 mar an tarchuradóir agus is iad U2 go U10 na glacadóirí.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 17

Éifeacht Foirceannadh Bus (Tiománaí in U1, Glacadóir in U10)
Sa fhigiúr seo, feidhmíonn U1 mar an tarchuradóir agus is iad U2 go U10 na glacadóirí.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 18

Éifeacht Foirceannadh Bus (Tiománaí in U5, Glacadóir in U6)
Sa fhigiúr seo, is é U5 an tarchuradóir agus is glacadóirí iad an chuid eile.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 19

Éifeacht Foirceannadh Bus (Tiománaí in U5, Glacadóir in U10)
Sa fhigiúr seo, is é U5 an tarchuradóir agus is glacadóirí iad an chuid eile.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 20Bíonn tionchar freisin ag suíomh coibhneasta an tiománaí agus an ghlacadóra ar an mbus ar cháilíocht an chomhartha faighte. Bíonn an éifeacht líne tarchuir is measa ag an nglacadóir is gaire don tiománaí mar is é an ráta imeall an ceann is tapúla ag an suíomh seo. Déantar é seo níos measa nuair a bhíonn an tiománaí suite i lár an bhus.
Le haghaidh example, déan comparáid idir Fíor 16 ar leathanach 20 agus Fíor 18 ar leathanach 21. Léiríonn VID ag glacadóir U6 (tiománaí ag U5) fáinneáil níos mó ná é ag glacadóir U2 (tiománaí ag U1). Ar an láimh eile, déantar an ráta imeall a mhoilliú nuair a bhíonn an glacadóir suite níos faide ar shiúl ón tiománaí. Is é an t-am ardaithe is mó a taifeadadh ná 1.14 ns agus an tiománaí suite ag taobh amháin den bhus (U1) agus an glacadóir ag an taobh eile (U10).

Fad Stub
Ní hamháin go n-ardóidh fad stub níos faide an t-am eitilte ón tiománaí go dtí an glacadóir, ach bíonn toilleas ualaigh níos mó mar thoradh air freisin, rud a fhágann go bhfuil machnamh níos mó ann.

Tionchar Méadú Fad Stub (Tiománaí in U1, Glacadóir in U10)
Déanann an figiúr seo comparáid idir an VID ag U10 nuair a mhéadaítear fad an stub ó orlach go dhá orlach agus nuair a bhíonn an tiománaí ag U1.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 21

Foirceannadh Stub
Ní mór duit impedance an tiománaí a mheaitseáil leis an bac saintréith stub. Má chuirtear friotóir foirceann sraithe RS ag an aschur tiománaí laghdaítear go mór an drochthionchar ar an líne tarchurtha de bharr stub fada agus rátaí imeall tapa. Ina theannta sin, is féidir RS a athrú chun an VID a mhaolú chun sonraíocht an ghlacadóra a chomhlíonadh.

Éifeacht Foirceannadh Stub (Tiománaí in U1, Glacadóir in U2 agus U10)
Déanann an figiúr seo comparáid idir an VID ag U2 agus U10 nuair a bhíonn U1 ag tarchur.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 22

Ráta caol tiománaithe
Cuidíonn ráta tapa slew chun an t-am ardú a fheabhsú, go háirithe ag an nglacadóir is faide ón tiománaí. Mar sin féin, méadaíonn ráta slew níos tapúla an fáinne mar gheall ar mhachnamh.

Éifeacht Ráta Imeall Tiomána (Tiománaí in U1, Glacadóir in U2 agus U10)
Léiríonn an figiúr seo éifeacht ráta slew an tiománaí. Déantar comparáid idir an ráta slew mall agus tapa le neart tiomána 12 mA. Tá an tiománaí ag U1 agus scrúdaítear na tonnta difreálach ag U2 agus U10.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 23

Feidhmíocht Foriomlán an Chórais

Cinntear an ráta sonraí is airde le tacaíocht ó BLVDS ilphointe trí bhreathnú ar an léaráid súl den ghlacadóir is faide ó thiománaí. Ag an suíomh seo, tá an ráta imeall is moille ag an comhartha tarchurtha agus bíonn tionchar aige ar oscailt na súl. Cé go mbraitheann cáilíocht an chomhartha faighte agus an sprioc corrlaigh torainn ar na hiarratais, is amhlaidh is leithne an oscailt súl, is fearr. Mar sin féin, ní mór duit an glacadóir is gaire don tiománaí a sheiceáil freisin, mar is gnách go mbíonn éifeachtaí na líne tarchurtha níos measa má tá an glacadóir suite níos gaire don tiománaí.
Fíor 23. Léaráid Súl ag 400 Mbps (Tiománaí in U1, Glacadóir in U2 agus U10)
Léiríonn an figiúr seo na léaráidí súl ag U2 (cuar dearg) agus U10 (cuar gorm) le haghaidh ráta sonraí ag 400 Mbps. Glactar leis an ngiodaí randamach d’eatramh aonaid 1% san insamhalta. Tá an tiománaí ag U1 le neart reatha réamhshocraithe agus socruithe ráta slew. Tá an bus luchtaithe go hiomlán leis an RT is fearr = 50 Ω. Tá an oscailt súl is lú ag U10, an ceann is faide ó U1. An airde súl sampfaoi ​​stiúir ag an eatramh aonad 0.5 ná 692 mV agus 543 mV do U2 agus U10, faoi seach. Tá lamháil shuntasach torainn ann maidir le VTH = ±100 mV don dá chás.intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe 24

Stair Athbhreithnithe Doiciméid le haghaidh AN 522: Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Intel Tacaithe

Doiciméad Leagan Athruithe
2018.07.31
  • Baineadh feistí Intel Cyclone 10 GX ón dearadh example treoirlínte. Cé go dtacaíonn feistí Intel Cyclone 10 GX le BLVDS, tá an dearadh examples sa nóta feidhmchláir seo ní thacaíonn feistí Intel Cyclone 10 GX.
  • Ceartaigh an dearadh examples treoirlíne le haghaidh feistí Intel Arria 10 a shonrú go bhfuil an dearadh exampNí thacaítear le céimeanna ach le haghaidh Intel Quartus Prime Standard Edition, ní Intel Quartus Prime Pro Edition.
2018.06.15
  • Tacaíocht bhreise le haghaidh feistí Intel Stratix 10.
  • Naisc eolais ghaolmhara nuashonraithe.
  •  Athbhrandáil IP FPGA GPIO Intel go GPIO Intel FPGA IP.
Dáta Leagan Athruithe
Samhain 2017 2017.11.06
  • Tacaíocht bhreise le haghaidh feistí Intel Cyclone 10 LP.
  • Naisc eolais ghaolmhara nuashonraithe.
  • Ainmneacha caighdeánacha I/O nuashonraithe chun gnáthúsáid a leanúint.
  • Athbhrandála mar Intel, lena n-áirítear ainmneacha gléasanna, croíleacáin IP, agus uirlisí bogearraí, nuair is infheidhme.
Bealtaine 2016 2016.05.02
  • Tacaíocht agus dearadh breise example haghaidh feistí Intel MAX 10.
  • Athstruchtúrú ar roinnt codanna chun soiléireacht a fheabhsú.
  • Cásanna athraithe de Ceathrú II chuig Quartus Príomh.
Meitheamh 2015 2015.06.09
  • Nuashonraíodh an dearadh example files.
  • Dearadh nuashonraithe example treoirlínte:
  •  Bogadh na céimeanna le haghaidh gléasanna Arria 10 go topaic nua.
  •  Céimeanna breise chun an dearadh a aistriú exampníos lú a úsáid Altera GPIO IP croí le haghaidh Arria 10 feistí.
  • Nuashonraíodh an dearadh example céimeanna chun an dearadh nuashonraithe a mheaitseáil examples.
  • Nuashonraíodh gach nasc chuig nuashonraithe websuíomh suímh agus webdoiciméadú bunaithe (má tá sé ar fáil).
Lúnasa 2014 2014.08.18
  •  Nóta feidhmchláir nuashonraithe chun tacaíocht gléis Arria 10 a chur leis.
  • Athstruchtúrú agus athscríobh roinnt rannóg ar mhaithe le soiléireacht agus nuashonrú stíle.
  • Teimpléad nuashonraithe.
Meitheamh 2012 2.2
  •  Nuashonraithe chun feistí Arria II, Arria V, Cyclone V, agus Stratix V a chur san áireamh.
  • Tábla 1 agus Tábla 2 nuashonraithe.
Aibreán 2010 2.1 Nuashonraíodh an dearadh example nasc sa “Design Example” alt.
Samhain 2009 2.0
  • Áiríodh teaghlaigh gléas Arria II GX, Cyclone III, agus Cyclone IV sa nóta feidhmchláir seo.
  • Tábla 1, Tábla 2, agus Tábla 3 nuashonraithe.
  • Nuashonraigh Fíor 5, Fíor 6, Fíor 8 trí Fíor 11.
  • Dearadh nuashonraithe example files.
Samhain 2008 1.1
  • Nuashonraithe go teimpléad nua
  •  Caibidil nuashonraithe “Teicneolaíocht BLVDS i Gléasanna Altera”.
  •  An chaibidil “Tomhaltas Cumhachta BLVDS” nuashonraithe
  •  Nuashonraithe “Design Example” caibidil
  • Cuireadh Fíor 4 ar leathanach 7 ina ionad
  •  Nuashonraithe “Design Example Treoirlínte” caibidil
  • An chaibidil “Anailís Feidhmíochta” nuashonraithe
  • An chaibidil “Críochnú Bus” nuashonraithe
  • Caibidil “Achoimre” nuashonraithe
Iúil 2008 1.0 Eisiúint tosaigh.

Doiciméid / Acmhainní

intel AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Feistí FPGA Tacaithe [pdfTreoir Úsáideora
AN 522 Comhéadan LVDS Bus a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe, AN 522, Comhéadan Bus LVDS a Chur i bhFeidhm i dTeaghlaigh Gléas FPGA Tacaithe, Comhéadan i dTeaghlaigh Gléas FPGA Tacaithe, Teaghlaigh Gléas FPGA

Tagairtí

Fág trácht

Ní fhoilseofar do sheoladh ríomhphoist. Tá réimsí riachtanacha marcáilte *