intel AN 522 የአውቶቡስ LVDS በይነገጽን በሚደገፉ የFPGA መሣሪያ ቤተሰቦች ውስጥ በመተግበር ላይ

አውቶቡስ LVDS (BLVDS) የLVDS ነጥብ-ወደ-ነጥብ ግንኙነትን ወደ ባለብዙ ነጥብ ውቅር ያራዝመዋል። Multipoint BLVDS ለባለብዙ ነጥብ የጀርባ ፕላን አፕሊኬሽኖች ቀልጣፋ መፍትሄ ይሰጣል።

በIntel FPGA መሳሪያዎች ውስጥ የBLVDS ትግበራ ድጋፍ

የተዘረዘሩትን የI/O ደረጃዎችን በመጠቀም በእነዚህ ኢንቴል መሳሪያዎች ውስጥ የBLVDS መገናኛዎችን መተግበር ይችላሉ።

ማስታወሻ፡-
በእነዚህ መሳሪያዎች ውስጥ ያሉት በፕሮግራም ሊሰራ የሚችል የማሽከርከር ጥንካሬ እና የመገደል ባህሪያቶች የእርስዎን ባለብዙ ነጥብ ስርዓት ለከፍተኛ አፈፃፀም እንዲያበጁ ያስችሉዎታል። የሚደገፈውን ከፍተኛውን የውሂብ መጠን ለማወቅ፣ በእርስዎ ልዩ የስርዓት ቅንብር እና መተግበሪያ ላይ በመመስረት የማስመሰል ወይም መለኪያ ያከናውኑ።
BLVDS አልፏልview በገጽ 4 ላይ
BLVDS ቴክኖሎጂ በኢንቴል መሳሪያዎች በገጽ 6 ላይ
የBLVDS የኃይል ፍጆታ በገጽ 9 ላይ
BLVDS ንድፍ Exampገጽ 10 ላይ
የአፈጻጸም ትንተና በገጽ 17
የሰነድ ማሻሻያ ታሪክ ለኤኤን 522፡ የአውቶቡስ LVDS በይነገጽን በሚደገፉ የኢንቴል FPGA መሣሪያ ቤተሰቦች ውስጥ መተግበር በገጽ 25
ተዛማጅ መረጃ
የኢ/ኦ መመዘኛዎች ለBLVDS በይነገጽ በኢንቴል FPGA መሳሪያዎች በገጽ 7 ላይ

BLVDS አልፏልview

የተለመደው ባለብዙ ነጥብ BLVDS ስርዓት ከአውቶቡሱ ጋር የተገናኙ በርካታ አስተላላፊ እና ተቀባይ ጥንዶችን (ማስተላለፎችን) ያካትታል።
ባለብዙ ነጥብ BLVDSበቀደመው ስእል ላይ ያለው ውቅር ባለሁለት አቅጣጫ የግማሽ-ዱፕሌክስ ግንኙነትን ያቀርባል እርስ በርስ የሚገናኙትን እፍጋት እየቀነሰ ነው። ማንኛውም ትራንስሴይቨር የማስተላለፊያውን ሚና ሊወስድ ይችላል፣ የተቀሩት ትራንስሰቨሮች እንደ ተቀባይ ሆነው ይሠራሉ (በአንድ ጊዜ አንድ አስተላላፊ ብቻ ነው የሚሰራው)። የአውቶቡስ ትራፊክ ቁጥጥር፣ በፕሮቶኮል ወይም በሃርድዌር መፍትሄ በተለምዶ በአውቶቡስ ላይ የአሽከርካሪዎችን አለመግባባት ለማስወገድ ያስፈልጋል። የባለብዙ ነጥብ BLVDS አፈጻጸም በአውቶቡሱ ላይ ባለው አቅም መጫን እና መቋረጥ በእጅጉ ይነካል።
የንድፍ ግምት
ጥሩ የባለብዙ ነጥብ ንድፍ የተሻለ የሲግናል ታማኝነትን ለማግኘት በአውቶቡሱ ላይ ያለውን አቅም እና መቋረጥ ግምት ውስጥ ማስገባት አለበት። ዝቅተኛ የፒን አቅም ያለው ትራንስሴቨር፣ ዝቅተኛ አቅም ያለው ማገናኛን በመምረጥ እና የገለባውን ርዝመት አጭር በማድረግ የጭነት አቅምን መቀነስ ይችላሉ። ከባለብዙ ነጥብ BLVDS ዲዛይን ግምት ውስጥ አንዱ ሙሉ በሙሉ የተጫነ አውቶብስ ውጤታማ ልዩነት እና ውጤታማ እንቅፋት ተብሎ የሚጠራው እና በአውቶቡስ ውስጥ ያለው ስርጭት መዘግየት ነው። ሌሎች ባለብዙ ነጥብ BLVDS ዲዛይን ከግምት ውስጥ መግባት አለመሳካት-አስተማማኝ አድሎአዊነት፣ የግንኙነት አይነት እና ፒን መውጣት፣ PCB የአውቶቡስ አሻራ አቀማመጥ እና የአሽከርካሪ ጠርዝ ተመን ዝርዝሮችን ያካትታሉ።
ውጤታማ ኢምፔዳንስ
ውጤታማው እንቅፋት በአውቶቡሱ ዱካ ባህሪ ባህሪ ላይ የሚመረኮዝ ዞ እና በአውቶቡስ ላይ አቅም ያለው ጭነት ላይ ነው። ማገናኛዎች፣ በፕላግ ካርዱ ላይ ያለው ስቱብ፣ ማሸጊያው እና የተቀባዩ የግብአት አቅም ሁሉም አቅምን ያገናዘበ ጭነት እንዲፈጠር አስተዋፅዖ ያደርጋሉ፣ ይህም የአውቶቡሱን ውጤታማ እክል ይቀንሳል።
ቀመር 1. ውጤታማ ልዩነት ኢምፔዳንስ እኩልታ
የተጫነውን አውቶቡስ (ዘፍ) ውጤታማ ልዩነት ለመገመት ይህንን ቀመር ይጠቀሙ።የት፡

• ዚዲፍ (Ω) ≈ 2 × ዞ = የአውቶቡሱ ልዩ ባህሪ ባህሪ
•  ኮ (pF/ኢንች) = የባህሪ አቅም በአንድ የአውቶብስ ርዝመት
• CL (pF) = የእያንዳንዱ ጭነት አቅም
•  N = በአውቶቡስ ላይ የጭነት ብዛት
•  ሸ (ኢንች) = d × N = የአውቶቡሱ ጠቅላላ ርዝመት
•  d (ኢንች) = በእያንዳንዱ ተሰኪ ካርድ መካከል ያለው ክፍተት
•  ሲዲ (pF/ኢንች) = CL/d = በአውቶቡሱ ላይ በአንድ ክፍል ርዝመት የተከፋፈለ አቅም

የመጫኛ አቅም መጨመር ወይም በተሰኪ ካርዶች መካከል ያለው ርቀት በጣም ውጤታማ የሆነውን እንቅፋት ይቀንሳል። የስርዓቱን አፈፃፀም ለማመቻቸት ዝቅተኛ አቅም ያለው ትራንስስተር እና ማገናኛ መምረጥ አስፈላጊ ነው. እያንዳንዱን የመቀበያ ስቶል ርዝመት በኮኔክተሩ እና በትራንስሲቨር I/O ፒን መካከል በተቻለ መጠን አጭር ያድርጉት።
መደበኛ ውጤታማ ኢምፔዳንስ ከሲዲ/ኮ
ይህ አኃዝ የተከፋፈለው አቅም በተለመደው ውጤታማ እክል ላይ ያለውን ተጽእኖ ያሳያል።በእያንዳንዱ የአውቶቡሱ ጫፍ ላይ ማቋረጥ ያስፈልጋል፣ መረጃው በሁለቱም አቅጣጫዎች ይፈስሳል። በአውቶቡሱ ላይ ነጸብራቅ እና መደወልን ለመቀነስ የማቋረጫ ተቃዋሚውን ከውጤታማው እንቅፋት ጋር ማዛመድ አለብዎት። በሲዲ / ኮ = 3 ላለው ስርዓት, ውጤታማ መከላከያው የዚዲፍ 0.5 ጊዜ ነው. በአውቶቡስ ላይ በእጥፍ ማቆሚያዎች, ነጂው የዚዲፍ 0.25 ጊዜ ተመጣጣኝ ጭነት ያያል; እና ስለዚህ በተቀባዩ ግብዓቶች (መደበኛ የኤልቪዲኤስ አሽከርካሪ ጥቅም ላይ ከዋለ) የምልክት ማወዛወዝ እና ልዩነት የድምፅ ህዳግ ይቀንሳል። የBLVDS ሾፌር ይህን ችግር የሚፈታው ተመሳሳይ ቮልት ለማግኘት የድራይቭ ሞገድን በመጨመር ነው።tagሠ በተቀባዩ ግብዓቶች ላይ ማወዛወዝ።
የማባዛት መዘግየት
የስርጭት መዘግየት (tPD = Zo × Co) በእያንዳንዱ ርዝመት ማስተላለፊያ መስመር በኩል ያለው የጊዜ መዘግየት ነው. በባህሪው መጨናነቅ እና ባህሪ ላይ የተመሰረተ ነው
የአውቶቡስ አቅም.
ውጤታማ የስርጭት መዘግየት
ለተጫነ አውቶቡስ፣ በዚህ ስሌት ውጤታማውን የስርጭት መዘግየት ማስላት ይችላሉ። ምልክቱ ከአሽከርካሪ ሀ ወደ ተቀባዩ B የሚሰራጭበትን ጊዜ እንደ tPDEFF × በሾፌር ሀ እና በተቀባዩ B መካከል ያለው የመስመር ርዝመት ማስላት ይችላሉ።

ኢንቴል መሣሪያዎች ውስጥ BLVDS ቴክኖሎጂ

በሚደገፉ የኢንቴል መሳሪያዎች የBLVDS በይነገጽ በ1.8 ቮ (ኢንቴል አሪያ 10 እና ኢንቴል ሳይክሎን 10 ጂኤክስ መሳሪያዎች) ወይም 2.5 ቮ (ሌሎች የሚደገፉ መሳሪያዎች) በቪሲአይኦ በሚንቀሳቀሱ በማንኛውም ረድፍ ወይም አምድ I/ባንኮች ይደገፋል። በእነዚህ I/O ባንኮች ውስጥ በይነገጹ የሚደገፈው በልዩ የ I/O ፒን ላይ ነው ነገር ግን በተዘጋጀው የሰዓት ግብዓት ወይም የሰዓት ውፅዓት ፒን ላይ አይደለም። ነገር ግን፣ በIntel Arria 10 እና Intel Cyclone 10 GX መሳሪያዎች፣ የBLVDS በይነገጽ እንደ አጠቃላይ I/Os በሚያገለግሉ የሰዓት ፒን ላይ ይደገፋል።

•  የBLVDS አስተላላፊው ሁለት ባለ አንድ ጫፍ የውጤት ቋቶችን ይጠቀማል ከሁለተኛው የውጤት ቋት እንደተገለበጠ በፕሮግራም ተዘጋጅቷል።
•  የBLVDS ተቀባይ የተወሰነ የኤልቪዲኤስ ግቤት ቋት ይጠቀማል።

በሚደገፉ መሳሪያዎች ውስጥ BLVDS I/O Buffersበመተግበሪያው ዓይነት ላይ በመመስረት የተለያዩ የግቤት ወይም የውጤት ማቋረጫዎችን ይጠቀሙ፡-

• ባለብዙ-ድሮፕ አፕሊኬሽን - መሳሪያው ለአሽከርካሪ ወይም ለተቀባዩ ኦፕሬሽን የታሰበ እንደሆነ በመወሰን የግቤት ወይም የውጤት ቋት ይጠቀሙ።
• ባለብዙ ነጥብ መተግበሪያ - የውጤት ቋት እና የግቤት ቋት ተመሳሳይ I/O ፒን ይጋራሉ። የLVDS ውፅዓት ቋት ምልክቶችን በማይልክበት ጊዜ ሶስት ለማድረግ የውጤት ማንቃት (oe) ምልክት ያስፈልግዎታል።
•  ለውጤት ቋት የኦን-ቺፕ ተከታታይ መቋረጥን (RS OCT) አያንቁ።
• በተሰኪ ካርዱ ላይ ካለው ግትር ጋር የሚዛመድ የውጤት ቋት ላይ የውጭ መከላከያዎችን ይጠቀሙ።
• በቺፕ ዲፈረንሺያል ማቋረጥ (RD OCT) ለየልዩነት ግቤት ቋት አታንቁ ምክንያቱም የአውቶቡስ መቋረጡ ብዙውን ጊዜ የሚተገበረው በአውቶቡሱ በሁለቱም ጫፎች ላይ ያለውን የውጭ ማብቂያ ተከላካይ በመጠቀም ነው።

በIntel FPGA መሳሪያዎች ውስጥ ለBLVDS በይነገጽ የI/O ደረጃዎች
ለሚደገፉ የኢንቴል መሳሪያዎች አግባብነት ያላቸውን የI/O ደረጃዎች እና የአሁን ጥንካሬ መስፈርቶችን በመጠቀም የBLVDS በይነገጽን መተግበር ይችላሉ።
በሚደገፉ የኢንቴል መሳሪያዎች ውስጥ ለBLVDS በይነገጽ የ I/O መደበኛ እና ባህሪዎች ድጋፍ

1.  DIFFIO_TX ፒን እውነተኛ የLVDS ልዩነት ተቀባይዎችን አይደግፍም።

ለተጨማሪ መረጃ በተዛማጅ የመረጃ ክፍል ውስጥ የተዘረዘሩትን የሚመለከታቸውን የመሳሪያ ሰነዶች ይመልከቱ፡-

• ለፒን ምደባዎች መረጃ፣ መሳሪያውን ፒን መውጣትን ይመልከቱ files.
• ለI/O ደረጃዎች ባህሪያት፣የመሳሪያውን መመሪያ መጽሐፍ I/O ምዕራፍ ይመልከቱ።
•  ለኤሌትሪክ መመዘኛዎች፣ የመሳሪያውን የውሂብ ሉህ ወይም የዲሲ እና የመቀየሪያ ባህሪያት ሰነድ ይመልከቱ።

ተዛማጅ መረጃ

•  Intel Stratix 10 ፒን-ውጭ Files
•  Stratix V ፒን-ውጭ Files
• Stratix IV ፒን-ውጭ Files
•  Stratix III መሣሪያ ፒን-ውጭ Files
•  Intel Arria 10 መሣሪያ ፒን-ውጭ Files
•  Arria V መሣሪያ ፒን-ውጭ Files
•  Arria II GX መሣሪያ ፒን-ውጭ Files
• ኢንቴል ሳይክሎን 10 GX መሣሪያ ፒን-ውጭ Files
• ኢንቴል ሳይክሎን 10 LP መሣሪያ ፒን-ውጭ Files
• ሳይክሎን ቪ መሣሪያ ፒን-ውጭ Files
•  ሳይክሎን IV መሣሪያ ፒን-ውጭ Files
• ሳይክሎን III መሣሪያ ፒን-ውጭ Files
• ኢንቴል MAX 10 መሣሪያ ፒን-ውጭ Files
• Intel Stratix 10 አጠቃላይ ዓላማ እኔ / ሆይ የተጠቃሚ መመሪያ
•  በ Stratix V መሳሪያዎች ውስጥ የአይ/ኦ ባህሪዎች
•  በ Stratix IV መሣሪያ ውስጥ የአይ/ኦ ባህሪዎች
•  Stratix III መሣሪያ እኔ / ሆይ ባህሪያት
• በ Stratix V መሳሪያዎች ውስጥ የአይ/ኦ ባህሪዎች
•  በ Stratix IV መሣሪያ ውስጥ የአይ/ኦ ባህሪዎች
•  Stratix III መሣሪያ እኔ / ሆይ ባህሪያት
•  በ Intel Aria 10 መሳሪያዎች ውስጥ I / O እና ከፍተኛ ፍጥነት I / O
•  በAria V መሣሪያዎች ውስጥ የአይ/O ባህሪዎች
• በ Aria II መሳሪያዎች ውስጥ የ I/O ባህሪያት
•  በ Intel Cyclone 10 GX መሳሪያዎች ውስጥ አይ/ኦ እና ከፍተኛ ፍጥነት I/O
•  በ Intel Cyclone 10 LP መሳሪያዎች ውስጥ አይ/ኦ እና ከፍተኛ ፍጥነት አይ/ኦ
• በሳይክሎን ቪ መሳሪያዎች ውስጥ የI/O ባህሪዎች
• በሳይክሎን IV መሳሪያዎች ውስጥ የI/O ባህሪዎች
•  በሳይክሎን III መሣሪያ ቤተሰብ ውስጥ የI/O ባህሪዎች
• Intel MAX 10 አጠቃላይ ዓላማ እኔ / ሆይ የተጠቃሚ መመሪያ
•  Intel Stratix 10 የመሣሪያ ውሂብ ሉህ
• Stratix V የመሣሪያ ውሂብ ሉህ
•  ለ Stratix IV መሳሪያዎች የዲሲ እና የመቀያየር ባህሪያት
•  Stratix III የመሣሪያ መረጃ ሉህ፡ ዲሲ እና የመቀያየር ባህሪያት
•  Intel Arria 10 የመሣሪያ ውሂብ ሉህ
•  Arria V የመሣሪያ ውሂብ ሉህ
• የመሣሪያ ውሂብ ሉህ ለ Arria II መሣሪያዎች
• ኢንቴል ሳይክሎን 10 GX መሣሪያ ውሂብ ሉህ
•  ኢንቴል ሳይክሎን 10 LP መሣሪያ ውሂብ ሉህ
•  ሳይክሎን ቪ መሣሪያ የውሂብ ሉህ
•  ሳይክሎን IV መሣሪያ የውሂብ ሉህ
• ሳይክሎን III የመሣሪያ ውሂብ ሉህ
• Intel MAX 10 የመሣሪያ ውሂብ ሉህ

BLVDS የኃይል ፍጆታ

• ንድፍዎን ወደ መሳሪያው ከመተግበሩ በፊት፣ የBLVDS I/O የሃይል ፍጆታ የሚገመተውን መጠን ለማግኘት ለሚጠቀሙት የሚደገፍ መሳሪያ በኤክሴል ላይ የተመሰረተ EPE ይጠቀሙ።
•  ለግቤት እና ባለሁለት አቅጣጫ ፒን የBLVDS ግቤት ቋት ሁል ጊዜ ነቅቷል። በአውቶቡሱ ላይ የመቀያየር እንቅስቃሴ ካለ የBLVDS ግቤት ቋት ሃይልን ይበላል (ለምሳሌ፡ample, ሌሎች ትራንስሰተሮች ውሂብ እየላኩ እና እየተቀበሉ ነው, ነገር ግን ሳይክሎን III መሣሪያ የታሰበው ተቀባይ አይደለም).
•  BLVDSን እንደ ባለብዙ ጠብታ ወይም ባለሁለት ነጥብ አፕሊኬሽኖች ውስጥ እንደ የግቤት ቋት ከተጠቀሙ፣ Intel ለኢንቴል መሳሪያ BLVDS ግብዓት ቋት የታቀዱ ተግባራትን ብቻ ሳይሆን ሁሉንም በአውቶቡሱ ላይ የሚደረጉ እንቅስቃሴዎችን የሚያካትት የመቀየሪያ ተመን እንዲያስገቡ ይመክራል።

Exampበ EPE ውስጥ የ BLVDS I/O ውሂብ ግቤት
ይህ አኃዝ የBLVDS I/O ግቤት በሳይክሎን III EPE ውስጥ ያሳያል። የI/O ደረጃዎች በሌሎች የሚደገፉ የኢንቴል መሳሪያዎች EPE ውስጥ ለመምረጥ፣ ተዛማጅ መረጃዎችን ይመልከቱ።ኢንቴል ዲዛይንዎን ካጠናቀቁ በኋላ ትክክለኛውን የBLVDS I/O ሃይል ትንተና ለመስራት የIntel Quartus Prime Power Analyzer መሳሪያን እንዲጠቀሙ ይመክራል። የኃይል ተንታኝ መሣሪያ ቦታ-እና-መንገድ ከተጠናቀቀ በኋላ በዲዛይኑ ልዩ ነገሮች ላይ በመመስረት ኃይልን ይገመታል። የPower Analyzer Tool በተጠቃሚ የገቡ፣ ሲሙሌሽን የተገኘ እና የሚገመቱ የምልክት እንቅስቃሴዎችን ጥምር ይተገበራል ይህም ከዝርዝር የወረዳ ሞዴሎች ጋር ተዳምሮ በጣም ትክክለኛ የሃይል ግምቶችን ይሰጣል።
ተዛማጅ መረጃ

• የኃይል ትንተና ምዕራፍ፣ Intel Quartus Prime Pro እትም መመሪያ መጽሐፍ
  ስለ Intel Quartus Prime Pro Edition Power Analyzer መሳሪያ ለIntel Stratix 10፣ Intel Arria 10 እና Intel Cyclone 10 GX መሳሪያ ቤተሰቦች ተጨማሪ መረጃ ይሰጣል።
• የኃይል ትንተና ምዕራፍ፣ Intel Quartus Prime Standard Edition Handbook
  ስለ Intel Quartus Prime Standard Edition Power Analyzer መሳሪያ ለ Stratix V፣ Stratix IV፣ Stratix III፣ Arria V፣ Arria II፣ Intel Cyclone 10 LP፣ Cyclone V፣ Cyclone IV፣ Cyclone III LS፣ Cyclone III እና Intel ተጨማሪ መረጃ ይሰጣል MAX 10 የመሣሪያ ቤተሰቦች።
• ቀደምት የኃይል ገምጋሚዎች (EPE) እና የኃይል ተንታኝ ገጽ
  ስለ EPE እና ስለ Intel Quartus Prime Power Analyzer መሳሪያ ተጨማሪ መረጃ ይሰጣል።
• በገጽ 3 ላይ የአውቶቡስ LVDS በይነገጽን በሚደገፉ የኢንቴል FPGA መሣሪያ ቤተሰቦች ውስጥ መተግበር
  የBLVDS የኃይል ፍጆታን ለመገመት በEPE ውስጥ ለመምረጥ የI/O ደረጃዎችን ይዘረዝራል።

BLVDS ንድፍ Example
ንድፍ example የ BLVDS I/O ቋት በሚደገፉ መሳሪያዎች ውስጥ አግባብ ባለው አጠቃላይ ዓላማ I/O (GPIO) አይፒ ኮሮች በIntel Quartus Prime ሶፍትዌር ውስጥ እንዴት ማፋጠን እንደሚችሉ ያሳየዎታል።

•  Intel Stratix 10፣ Intel Arria 10 እና Intel Cyclone 10 GX መሳሪያዎች—GPIO Intel FPGA IP ኮር ይጠቀሙ።
•  ኢንቴል MAX 10 መሳሪያዎች—GPIO Lite Intel FPGA IP ኮር ይጠቀሙ።
•  ሁሉም ሌሎች የሚደገፉ መሳሪያዎች-ALTIOBUF IP core ይጠቀሙ።

ንድፍ አውርድ ይችላሉ exampበተዛማጅ መረጃ ውስጥ ካለው አገናኝ። ለBLVDS I/O ቋት ምሳሌ፣ Intel የሚከተሉትን ነገሮች ይመክራል፡

•  የ GPIO IP ኮርን በሁለት አቅጣጫዊ ሁነታ ተግብር ልዩነቱ ሁነታ በርቶ።
•  የI/O መስፈርቱን ለሁለት አቅጣጫዊ ፒን መድብ፡
•  BLVDS—Intel Cyclone 10 LP፣ Cyclone IV፣ Cyclone III እና Intel MAX 10 መሳሪያዎች።
•  ልዩነት SSTL-2 ክፍል I ወይም ክፍል II—Stratix V፣ Stratix IV፣ Stratix III፣ Arria V፣ Arria II እና Cyclone V መሳሪያዎች።
• ዲፈረንሻል SSTL-18 ክፍል I ወይም ክፍል II—Intel Stratix 10፣ Intel Aria 10 እና Intel Cyclone 10 GX መሳሪያዎች።

የግቤት ወይም የውጤት ማቋረጫዎች ክዋኔ በመፃፍ እና በማንበብ ኦፕሬሽኖች

• ባለአንድ ጫፍ የውጤት ቋት ለማንቃት ወይም ለማሰናከል የ oe port የ oe ምልክት ከመሳሪያው ኮር ይቀበላል።
•  በማንበብ ስራ ወቅት የውጤት ማቋረጫዎችን በሶስትዮሽነት ለመግለጽ የኢ ሲግናል ዝቅተኛ ያድርጉት።
•  የብአዴን በር ተግባር የተላለፈው ምልክት ወደ መሳሪያው ኮር ተመልሶ እንዳይሄድ ማቆም ነው። የልዩነት ግቤት ቋት ሁል ጊዜ ነቅቷል።

ተዛማጅ መረጃ

•  I/O Buffer (ALTIOBUF) IP ኮር የተጠቃሚ መመሪያ
•  GPIO IP ዋና የተጠቃሚ መመሪያ
•  ኢንቴል MAX 10 እኔ / ሆይ ትግበራ መመሪያዎች
• የ Intel FPGA IP Cores መግቢያ
• ንድፍ Exampሌስ ለኤኤን 522

የኢንቴል ኳርትስ ፕራይም ዲዛይን የቀድሞ ያቀርባልampበዚህ መተግበሪያ ማስታወሻ ውስጥ ብዙም ጥቅም ላይ አልዋለም።
ንድፍ Example መመሪያዎች ለ Intel Stratix 10 መሳሪያዎች
እነዚህ እርምጃዎች ለIntel Stratix 10 መሳሪያዎች ብቻ ተፈጻሚ ይሆናሉ። የ GPIO Intel FPGA IP ኮር መጠቀምዎን ያረጋግጡ።

1. ባለሁለት አቅጣጫ ግብዓት እና የውጤት ቋት መደገፍ የሚችል GPIO Intel FPGA IP ኮር ይፍጠሩ፡
   • ሀ. የ GPIO Intel FPGA IP ኮርን ያፋጥኑ።
   • ለ. በዳታ አቅጣጫ ቢዲርን ይምረጡ።
   • ሐ. በመረጃ ስፋት 1 አስገባ።
   • መ. ልዩነት ቋት ተጠቀም ያብሩ።
   • ሠ. በመመዝገቢያ ሁነታ ምንም ይምረጡ።
2. በሚከተለው ምስል ላይ እንደሚታየው ሞጁሎቹን እና የግቤት እና የውጤት ወደቦችን ያገናኙ፡
   የግቤት እና የውጤት ወደቦች ግንኙነት Example ለ Intel Stratix 10 መሳሪያዎች
3. በምደባ አርታኢ ውስጥ በሚከተለው ስእል እንደሚታየው ተገቢውን የI/O መስፈርት ይመድቡ። እንዲሁም የአሁኑን ጥንካሬ እና የገደል መጠን አማራጮችን ማዘጋጀት ይችላሉ። ያለበለዚያ የ Intel Quartus Prime ሶፍትዌር ነባሪ ቅንጅቶችን ይወስዳል።
   BLVDS I/O ምደባ በIntel Quartus Prime Assignment Editor ለIntel Stratix 10 መሳሪያዎች
4. ከModelSim* - Intel FPGA እትም ሶፍትዌር ጋር ተግባራዊ የሆነ ማስመሰልን ያጠናቅሩ እና ያከናውኑ።

ተዛማጅ መረጃ

• ሞዴል ሲም - ኢንቴል FPGA እትም ሶፍትዌር ድጋፍ
  ስለ ሞዴል ​​ሲም - ኢንቴል FPGA እትም ሶፍትዌር ተጨማሪ መረጃ ይሰጣል እና እንደ ጭነት፣ አጠቃቀም እና መላ ፍለጋ ወደ ርእሶች የተለያዩ አገናኞችን ይዟል።
• የኢ/ኦ መመዘኛዎች ለBLVDS በይነገጽ በኢንቴል FPGA መሳሪያዎች በገጽ 7 ላይ
  በሚደገፉ የኢንቴል FPGA መሳሪያዎች ለBLVDS አፕሊኬሽኖች እራስዎ መመደብ የሚችሉትን ፒን እና የI/O ደረጃዎችን ይዘረዝራል።
• ንድፍ Exampሌስ ለኤኤን 522
  የኢንቴል ኳርትስ ፕራይም ዲዛይን የቀድሞ ያቀርባልampበዚህ መተግበሪያ ማስታወሻ ውስጥ ብዙም ጥቅም ላይ አልዋለም።

ንድፍ Example መመሪያዎች ለ Intel Aria 10 መሳሪያዎች
እነዚህ እርምጃዎች ኢንቴል ኳርተስ ፕራይም ስታንዳርድ እትም በሚጠቀሙ ኢንቴል አሪያ 10 መሳሪያዎች ላይ ተፈጻሚ ይሆናሉ። የ GPIO Intel FPGA IP ኮር መጠቀምዎን ያረጋግጡ።

1. StratixV_blvds.qar ን ይክፈቱ file Stratix V ንድፍ ለማስመጣት exampወደ ኢንቴል ኳርትስ ዋና መደበኛ እትም ሶፍትዌር።
2. ዲዛይኑን ያዛውሩ exampየ GPIO ኢንቴል FPGA IP ኮር ለመጠቀም፡-
   • ሀ. በምናሌው ላይ የፕሮጀክት ➤ የአይፒ ክፍሎችን ማሻሻል የሚለውን ይምረጡ።
   • ለ. የ “ALIOBUF” አካልን ሁለቴ ጠቅ ያድርጉ።
     የALTIOBUF IP core የሜጋዊዛርድ ፕለጊን ማኔጀር መስኮት ይታያል።
   • ሐ. ተዛማጅ ፕሮጄክት/ነባሪውን ያጥፉ።
   • መ. በአሁኑ ጊዜ በተመረጠው የመሣሪያ ቤተሰብ ውስጥ Aria 10ን ይምረጡ።
   • ሠ. ጨርስን ጠቅ ያድርጉ እና እንደገና ጨርስን ጠቅ ያድርጉ።
   • ረ. በሚታየው የንግግር ሳጥን ውስጥ እሺን ጠቅ ያድርጉ።
     የIntel Quartus Prime Pro Edition ሶፍትዌር የፍልሰት ሂደቱን ያከናውናል ከዚያም የ GPIO IP ፓራሜትር አርታዒን ያሳያል።
3. ባለሁለት አቅጣጫ ግብዓት እና ውፅዓት ቋት ለመደገፍ GPIO Intel FPGA IP ኮርን ያዋቅሩ፡
   • ሀ. በዳታ አቅጣጫ ቢዲርን ይምረጡ።
   • ለ. በመረጃ ስፋት 1 አስገባ።
   • ሐ. ልዩነት ቋት ተጠቀም ያብሩ።
   • መ. ጨርስን ጠቅ ያድርጉ እና የአይፒ ኮርን ያመነጩ።
4. በሚከተለው ምስል ላይ እንደሚታየው ሞጁሎቹን እና የግቤት እና የውጤት ወደቦችን ያገናኙ፡
   የግቤት እና የውጤት ወደቦች ግንኙነት Example ለ Intel Aria 10 መሳሪያዎች
5. በምደባ አርታኢ ውስጥ በሚከተለው ስእል እንደሚታየው ተገቢውን የI/O መስፈርት ይመድቡ። እንዲሁም የአሁኑን ጥንካሬ እና የገደል መጠን አማራጮችን ማዘጋጀት ይችላሉ። ያለበለዚያ፣ የIntel Quartus Prime Standard Edition ሶፍትዌር ለIntel Arria 10 መሳሪያዎች ነባሪ መቼቶችን ይወስዳል—ልዩነት SSTL-18 ክፍል I ወይም Class II I/O standard።
   BLVDS I/O ምደባ በIntel Quartus Prime Assignment Editor ለIntel Arria 10 መሳሪያዎችማስታወሻ፡-
   ለIntel Arria 10 መሳሪያዎች፣ ሁለቱንም የፒ እና ፒ ፒን ቦታዎች ለኤልቪዲኤስ ፒን ከምደባ አርታኢ ጋር መመደብ ይችላሉ።
6. ከModelSim – Intel FPGA እትም ሶፍትዌር ጋር ተግባራዊ የሆነ ማስመሰልን ያሰባስቡ እና ያከናውኑ።

ተዛማጅ መረጃ

• ሞዴል ሲም - ኢንቴል FPGA እትም ሶፍትዌር ድጋፍ
  ስለ ሞዴል ​​ሲም - ኢንቴል FPGA እትም ሶፍትዌር ተጨማሪ መረጃ ይሰጣል እና እንደ ጭነት፣ አጠቃቀም እና መላ ፍለጋ ወደ ርእሶች የተለያዩ አገናኞችን ይዟል።
• የኢ/ኦ መመዘኛዎች ለBLVDS በይነገጽ በኢንቴል FPGA መሳሪያዎች በገጽ 7 ላይ
  በሚደገፉ የኢንቴል FPGA መሳሪያዎች ለBLVDS አፕሊኬሽኖች እራስዎ መመደብ የሚችሉትን ፒን እና የI/O ደረጃዎችን ይዘረዝራል።
• ንድፍ Exampሌስ ለኤኤን 522
  የኢንቴል ኳርትስ ፕራይም ዲዛይን የቀድሞ ያቀርባልampበዚህ መተግበሪያ ማስታወሻ ውስጥ ብዙም ጥቅም ላይ አልዋለም።

ንድፍ Example መመሪያዎች ለ Intel MAX 10 መሣሪያዎች
እነዚህ እርምጃዎች ለIntel MAX 10 መሳሪያዎች ብቻ ተፈጻሚ ይሆናሉ። የ GPIO Lite Intel FPGA IP ኮር መጠቀምዎን ያረጋግጡ።

1. ባለሁለት አቅጣጫ ግብዓት እና የውጤት ቋት መደገፍ የሚችል GPIO Lite Intel FPGA IP ኮር ይፍጠሩ፡
   • ሀ. የ GPIO Lite Intel FPGA IP ኮርን ያፋጥኑ።
   • ለ. በዳታ አቅጣጫ ቢዲርን ይምረጡ።
   • ሐ. በመረጃ ስፋት 1 አስገባ።
   • መ. የውሸት ልዩነት ቋት ተጠቀም ያብሩ።
   • ሠ. በመመዝገቢያ ሁነታ, ማለፍን ይምረጡ.
2. በሚከተለው ምስል ላይ እንደሚታየው ሞጁሎቹን እና የግቤት እና የውጤት ወደቦችን ያገናኙ፡
    የግቤት እና የውጤት ወደቦች ግንኙነት Example ለ Intel MAX 10 መሳሪያዎች
3. በምደባ አርታኢ ውስጥ በሚከተለው ስእል እንደሚታየው ተገቢውን የI/O መስፈርት ይመድቡ። እንዲሁም የአሁኑን ጥንካሬ እና የገደል መጠን አማራጮችን ማዘጋጀት ይችላሉ። ያለበለዚያ የ Intel Quartus Prime ሶፍትዌር ነባሪ ቅንጅቶችን ይወስዳል።
   BLVDS I/O ምደባ በIntel Quartus Prime Assignment Editor ለIntel MAX 10 መሳሪያዎች
4. ከModelSim – Intel FPGA እትም ሶፍትዌር ጋር ተግባራዊ የሆነ ማስመሰልን ያሰባስቡ እና ያከናውኑ።

ተዛማጅ መረጃ

• ሞዴል ሲም - ኢንቴል FPGA እትም ሶፍትዌር ድጋፍ
  ስለ ሞዴል ​​ሲም - ኢንቴል FPGA እትም ሶፍትዌር ተጨማሪ መረጃ ይሰጣል እና እንደ ጭነት፣ አጠቃቀም እና መላ ፍለጋ ወደ ርእሶች የተለያዩ አገናኞችን ይዟል።
• የኢ/ኦ መመዘኛዎች ለBLVDS በይነገጽ በኢንቴል FPGA መሳሪያዎች በገጽ 7 ላይ
  በሚደገፉ የኢንቴል FPGA መሳሪያዎች ለBLVDS አፕሊኬሽኖች እራስዎ መመደብ የሚችሉትን ፒን እና የI/O ደረጃዎችን ይዘረዝራል።
• ንድፍ Exampሌስ ለኤኤን 522
  የኢንቴል ኳርትስ ፕራይም ዲዛይን የቀድሞ ያቀርባልampበዚህ መተግበሪያ ማስታወሻ ውስጥ ብዙም ጥቅም ላይ አልዋለም።

ንድፍ Exampከ Intel Aria 10፣ Intel Cyclone 10 GX እና Intel MAX 10 በስተቀር ለሁሉም የሚደገፉ መሳሪያዎች መመሪያ

እነዚህ እርምጃዎች ከIntel Arria 10፣ Intel Cyclone 10 GX እና Intel MAX 10 በስተቀር በሁሉም የሚደገፉ መሳሪያዎች ላይ ተፈጻሚ ይሆናሉ። ALTIOBUF IP core መጠቀምዎን ያረጋግጡ።

1.  ባለሁለት አቅጣጫ ግብአት እና የውጤት ቋት መደገፍ የሚችል ALTIOBUF IP ኮር ይፍጠሩ፡
   • ሀ. የALTIOBUF IP ኮርን ያፋጥኑ።
   • ለ. ሞጁሉን እንደ ባለ ሁለት አቅጣጫ ቋት ያዋቅሩት።
   • ሐ. በቅጽበት የሚደረጉ የመጠባበቂያዎች ብዛት ስንት ነው፣ 1 ያስገቡ።
   • መ. ልዩነት ሁነታን ተጠቀም ያብሩ።
2. በሚከተለው ምስል ላይ እንደሚታየው ሞጁሎቹን እና የግቤት እና የውጤት ወደቦችን ያገናኙ፡
    የግቤት እና የውጤት ወደቦች ግንኙነት Example ለሁሉም የሚደገፉ መሳሪያዎች ከኢንቴል አሪያ 10፣ ኢንቴል ሳይክሎን 10 ጂኤክስ እና ኢንቴል MAX 10 መሳሪያዎች በስተቀር
3. በምደባ አርታዒው ውስጥ በሚከተለው ስእል እንደሚታየው በመሳሪያዎ መሰረት ተገቢውን የI/O መስፈርት ይመድቡ። እንዲሁም የአሁኑን ጥንካሬ እና የገደል መጠን አማራጮችን ማዘጋጀት ይችላሉ። ያለበለዚያ የ Intel Quartus Prime ሶፍትዌር ነባሪ ቅንጅቶችን ይወስዳል።
   • Intel Cyclone 10 LP፣ Cyclone IV፣ Cyclone III እና Cyclone III LS መሳሪያዎች—BLVDS I/O መስፈርት በሁለት አቅጣጫዊ ፒ እና n ፒን በሚከተለው ምስል ላይ እንደሚታየው።
   • Stratix V፣ Stratix IV፣ Stratix III፣ Arria V፣ Arria II እና Cyclone V መሳሪያዎች—የተለያዩ SSTL-2 Class I ወይም Class II I/O standard።
     BLVDS I/O ምደባ በIntel Quartus Prime Assignment Editor ውስጥማስታወሻ፡- ለእያንዳንዱ የሚደገፍ መሳሪያ ሁለቱንም የፒ እና n ፒን ቦታዎች ከምደባ አርታኢ ጋር መመደብ ይችላሉ። ለሚደገፉ መሳሪያዎች እና ፒን እራስዎ መመደብ ይችላሉ, ተዛማጅ መረጃዎችን ይመልከቱ.
4. ከModelSim – Intel FPGA እትም ሶፍትዌር ጋር ተግባራዊ የሆነ ማስመሰልን ያሰባስቡ እና ያከናውኑ።

Exampተግባራዊ የማስመሰል ውጤቶች
የ ‹e ምልክት› ሲገለጥ ፣ BLVDS በጽሑፍ አሠራር ሁኔታ ላይ ነው። የኦኢ ሲግናል ጣፋጭ በሆነ ጊዜ፣ BLVDS በንባብ ኦፕሬሽን ሁነታ ላይ ነው።ማስታወሻ፡-
Verilog HDL ን በመጠቀም ለማስመሰል፣ በቀድሞው ንድፍ ውስጥ የተካተተውን blvds_tb.v testbench መጠቀም ይችላሉ።ampለ.
ተዛማጅ መረጃ

• ሞዴል ሲም - ኢንቴል FPGA እትም ሶፍትዌር ድጋፍ
  ስለ ሞዴል ​​ሲም - ኢንቴል FPGA እትም ሶፍትዌር ተጨማሪ መረጃ ይሰጣል እና እንደ ጭነት፣ አጠቃቀም እና መላ ፍለጋ ወደ ርእሶች የተለያዩ አገናኞችን ይዟል።
• የኢ/ኦ መመዘኛዎች ለBLVDS በይነገጽ በኢንቴል FPGA መሳሪያዎች በገጽ 7 ላይ
  በሚደገፉ የኢንቴል FPGA መሳሪያዎች ለBLVDS አፕሊኬሽኖች እራስዎ መመደብ የሚችሉትን ፒን እና የI/O ደረጃዎችን ይዘረዝራል።
• ንድፍ Exampሌስ ለኤኤን 522
  የኢንቴል ኳርትስ ፕራይም ዲዛይን የቀድሞ ያቀርባልampበዚህ መተግበሪያ ማስታወሻ ውስጥ ብዙም ጥቅም ላይ አልዋለም።

የአፈጻጸም ትንተና

የባለብዙ ነጥብ BLVDS አፈጻጸም ትንተና የአውቶቡሱን መቋረጥ፣ መጫን፣ አሽከርካሪ እና ተቀባይ ባህሪያት እና ከአሽከርካሪው የሚቀበለው መገኛ በስርዓቱ ላይ ያለውን ተጽእኖ ያሳያል። የተካተተውን የ BLVDS ንድፍ መጠቀም ይችላሉ።ampየባለብዙ ነጥብ መተግበሪያን አፈጻጸም ለመተንተን፡-

•  ሳይክሎን III BLVDS ንድፍ ምሳሌample-ይህ ንድፍ example ለሁሉም የሚደገፉ Stratix፣ Aria እና Cyclone መሣሪያ ተከታታይ ነው። ለIntel Arria 10 ወይም Intel Cyclone 10 GX መሳሪያ ቤተሰብ፣ ዲዛይኑን ማዛወር አለቦትampከመጠቀምዎ በፊት በመጀመሪያ ለሚመለከተው መሣሪያ ቤተሰብ ይሂዱ።
• Intel MAX 10 BLVDS ንድፍ ምሳሌample-ይህ ንድፍ example ለ Intel MAX 10 መሣሪያ ቤተሰብ ተፈጻሚ ነው።
• Intel Stratix 10 BLVDS ንድፍ ምሳሌample-ይህ ንድፍ example ለIntel Stratix 10 መሣሪያ ቤተሰብ ተፈጻሚ ነው።

ማስታወሻ፡-
የባለብዙ ነጥብ BLVDS አፈጻጸም ትንተና በዚህ ክፍል በሳይክሎን III BLVDS ግብዓት/ውጤት ቋት መረጃ ዝርዝር (IBIS) ሞዴል ማስመሰል በHyperLynx* ላይ የተመሠረተ ነው።
ኢንቴል እነዚህን የኢንቴል IBIS ሞዴሎችን ለማስመሰል እንድትጠቀም ይመክራል።

• Stratix III፣ Stratix IV እና Stratix V መሳሪያዎች—በመሣሪያ-ተኮር ልዩነት SSTL-2 IBIS ሞዴል
• Intel Stratix 10፣ Intel Aria 10(2) እና Intel Cyclone 10 GX መሳሪያዎች፡-
  •  የውጤት ቋት-የተለየ SSTL-18 IBIS ሞዴል
  • የግቤት ቋት—LVDS IBIS ሞዴል

ተዛማጅ መረጃ

• Intel FPGA IBIS ሞዴል ገጽ
  የኢንቴል FPGA መሣሪያ ሞዴሎችን ማውረድ ያቀርባል።
•  ንድፍ Exampሌስ ለኤኤን 522
  የኢንቴል ኳርትስ ፕራይም ዲዛይን የቀድሞ ያቀርባልampበዚህ መተግበሪያ ማስታወሻ ውስጥ ብዙም ጥቅም ላይ አልዋለም።

የስርዓት ማዋቀር

 ባለብዙ ነጥብ BLVDS ከሳይክሎን III BLVDS አስተላላፊዎች ጋር
ይህ አኃዝ ከአስር ሳይክሎን III BLVDS ትራንስሴይቨርስ (ከU1 እስከ U10 የተሰየመ) ባለ ብዙ ነጥብ ቶፖሎጂን ንድፍ ያሳያል።የአውቶቡሱ ማስተላለፊያ መስመር የሚከተሉት ባህሪያት አሉት ተብሎ ይታሰባል።

•  የጭረት መስመር
•  የ 50 Ω የባህርይ እክል
• የባህሪ አቅም በአንድ ኢንች 3.6 pF
•  የ 10 ኢንች ርዝመት
• የIntel Arria 10 IBIS ሞዴሎች ቀዳሚ ናቸው እና በIntel IBIS ሞዴል ላይ አይገኙም። web ገጽ. እነዚህን የመጀመሪያ ኢንቴል አሪያ 10 IBIS ሞዴሎች ከፈለጉ፣ Intelን ያግኙ።
• በግምት 100 Ω ያለው የአውቶቡስ ልዩነት ባህሪ እክል
•  በእያንዳንዱ የ1 ኢንች ትራንስሴይቨር መካከል ያለው ርቀት
• አውቶቡስ በሁለቱም ጫፎች በማቋረጡ resistor RT

• የ 12 mA ነባሪ የመንዳት ጥንካሬ
• የዘገየ slew ተመን ቅንብሮች በነባሪ
• የፒን አቅም የእያንዳንዱ 6 ፒኤፍ
•  በእያንዳንዱ የBLVDS ትራንሴይቨር ላይ ያለው ስቱብ ባለ 1 ኢንች ማይክሮስትሪፕ የባህሪ 50 Ω እና ባህሪይ አቅም 3 ፒኤፍ በአንድ ኢንች ነው።
•  የእያንዳንዱ አውቶብሱ ትራንስሴቨር የግንኙነት አቅም (ማገናኛ፣ ፓድ እና በፒሲቢ በኩል) 2 ፒኤፍ ነው ተብሎ ይታሰባል።
• የእያንዳንዱ ጭነት አጠቃላይ አቅም በግምት 11 ፒኤፍ ነው።

ለ 1 ኢንች ጭነት ክፍተት, የተከፋፈለው አቅም በአንድ ኢንች ከ 11 ፒኤፍ ጋር እኩል ነው. በጡንቻዎች ምክንያት የሚፈጠረውን ነጸብራቅ ለመቀነስ እና እንዲሁም የሚወጡትን ምልክቶች ለማዳከም
ሾፌሩ፣ 50 Ω resistor RS በእያንዲንደ ትራንስፌር ውፅዓት ሊይ የሚገጣጠም ኢምፔዳንስ ይያሌ።

የአውቶቡስ ማቆሚያ
የአውቶቡሱን ባህሪ አቅም እና የተከፋፈለውን አቅም በአንድ የክፍሉ ርዝመት ወደ ውጤታማ ልዩነት ኢምፔዳንስ እኩልነት ከቀየሩ ሙሉ በሙሉ የተጫነው አውቶቡስ ውጤታማ እክል 52 Ω ነው። ለተመቻቸ የሲግናል ትክክለኛነት፣ RT ከ 52 Ω ጋር ማዛመድ አለቦት። የሚከተሉት አኃዞች በተቀባዩ የግቤት ፒን ላይ ባለው ልዩነት ሞገድ ቅርፅ (VID) ላይ የተዛመደ-፣ ከስር- እና በላይ-ማቋረጥ የሚያስከትለውን ውጤት ያሳያሉ። የመረጃው ፍጥነት 100 ሜጋ ባይት ነው። በእነዚህ አኃዞች ውስጥ፣ ከተቋረጠ በታች (RT = 25 Ω) ነጸብራቆችን እና የድምፅ ህዳግን በእጅጉ ይቀንሳል። በአንዳንድ ሁኔታዎች, በመቋረጡ ላይ እንኳን የተቀባዩን ገደብ (VTH = ± 100 mV) ይጥሳል. RT ወደ 50 Ω ሲቀየር፣ ከVTH ጋር በተያያዘ ከፍተኛ የሆነ የድምጽ ህዳግ አለ እና ነጸብራቁ እዚህ ግባ የሚባል አይደለም።

የአውቶቡስ መቋረጥ ውጤት (ሹፌር በ U1 ፣ በ U2 ውስጥ ተቀባይ)
በዚህ ምስል ውስጥ U1 እንደ አስተላላፊ ሆኖ ከ U2 እስከ U10 ተቀባዮች ናቸው።

የአውቶቡስ መቋረጥ ውጤት (ሹፌር በ U1 ፣ በ U10 ውስጥ ተቀባይ)
በዚህ ምስል ውስጥ U1 እንደ አስተላላፊ ሆኖ ከ U2 እስከ U10 ተቀባዮች ናቸው።

የአውቶቡስ መቋረጥ ውጤት (ሹፌር በ U5 ፣ በ U6 ውስጥ ተቀባይ)
በዚህ ስእል ውስጥ U5 አስተላላፊ ሲሆን የተቀሩት ደግሞ ተቀባዮች ናቸው.

የአውቶቡስ መቋረጥ ውጤት (ሹፌር በ U5 ፣ በ U10 ውስጥ ተቀባይ)
በዚህ ስእል ውስጥ U5 አስተላላፊ ሲሆን የተቀሩት ደግሞ ተቀባዮች ናቸው.በአውቶቡስ ላይ ያለው የአሽከርካሪ እና ተቀባዩ አንጻራዊ አቀማመጥ በተቀበለው የምልክት ጥራት ላይም ተጽዕኖ ያሳድራል። ለአሽከርካሪው በጣም ቅርብ የሆነ ተቀባይ በጣም መጥፎውን የማስተላለፊያ መስመር ውጤት ያጋጥመዋል ምክንያቱም በዚህ ቦታ የጠርዙ ፍጥነት በጣም ፈጣን ነው. ይህ ደግሞ ሹፌሩ በአውቶቡሱ መሀል ላይ ሲገኝ ይባስ ይሆናል።
ለ exampለ፣ በገጽ 16 ላይ ያለውን ስእል 20 እና በገጽ 18 ላይ ያለውን ምስል 21 አወዳድር። VID በተቀባይ U6 (በ U5 ሹፌር) ከተቀባይ U2 (ሹፌር በ U1) ካለው የበለጠ ትልቅ ጥሪ ያሳያል። በሌላ በኩል ደግሞ ተቀባዩ ከአሽከርካሪው ርቆ በሚገኝበት ጊዜ የጠርዝ መጠን ይቀንሳል. የተመዘገበው ትልቁ የከፍታ ጊዜ 1.14 ns ከአውቶቡስ በአንደኛው ጫፍ ላይ ካለው ሹፌር (U1) እና ተቀባዩ በሌላኛው ጫፍ (U10) ነው።

የድንች ርዝመት
ረዣዥም ስቱል ርዝመት ከአሽከርካሪው ወደ ተቀባዩ የሚወስደውን የበረራ ጊዜ እንዲጨምር ብቻ ሳይሆን ትልቅ የመጫኛ አቅምን ያመጣል, ይህም ትልቅ ነጸብራቅ ይፈጥራል.

የስቱብ ርዝመትን የመጨመር ውጤት (ሹፌር በ U1 ፣ በ U10 ውስጥ ተቀባይ)
ይህ አኃዝ የገለባው ርዝመት ከአንድ ኢንች ወደ ሁለት ኢንች ሲጨምር እና አሽከርካሪው U10 ላይ በሚሆንበት ጊዜ VID ን በ U1 ያወዳድራል።

ስቱብ መቋረጥ
የአሽከርካሪውን እንቅፋት ከግንዱ ባህሪይ እክል ጋር ማዛመድ አለቦት። ተከታታይ የማቋረጫ resistor RS በአሽከርካሪው ውፅዓት ላይ ማስቀመጥ በረዥም ግትር እና ፈጣን የዳርቻ ፍጥነቶች ምክንያት የሚመጣውን አሉታዊ የማስተላለፊያ መስመር ውጤት በእጅጉ ይቀንሳል። በተጨማሪም, የተቀባዩን መስፈርት ለማሟላት ቪአይዲውን ለማዳከም RS ሊለወጥ ይችላል.

የስቱብ መቋረጥ ውጤት (ሹፌር በ U1 ፣ በ U2 እና U10 ውስጥ ተቀባይ)
ይህ ቁጥር U2 በሚተላለፍበት ጊዜ VID ን በ U10 እና U1 ያወዳድራል።

የአሽከርካሪዎች ስሊው ተመን
ፈጣን የነፍስ ወከፍ ፍጥነት የከፍታ ጊዜን ለማሻሻል ይረዳል, በተለይም ከአሽከርካሪው በጣም ርቆ በሚገኝ ተቀባይ. ነገር ግን፣ ፈጣን የመግደል መጠን በማንጸባረቅ ምክንያት መደወልን ያጎላል።

የአሽከርካሪ ጠርዝ ውጤት (ሹፌር በ U1፣ በU2 እና U10 ውስጥ ተቀባይ)
ይህ አኃዝ የአሽከርካሪው ገድል መጠን ውጤት ያሳያል። በ 12 mA አንጻፊ ጥንካሬ በዝግተኛ እና ፈጣን የፍጥነት መጠን መካከል ንጽጽር ተደርጓል። ሹፌሩ በ U1 ላይ ነው እና በ U2 እና U10 ላይ ያሉት ልዩ ልዩ ሞገዶች ይመረመራሉ።

አጠቃላይ የስርዓት አፈፃፀም

በባለብዙ ነጥብ BLVDS የሚደገፈው ከፍተኛው የውሂብ መጠን የሚወሰነው ከአሽከርካሪው የሩቅ ተቀባይ የሆነውን የአይን ዲያግራም በመመልከት ነው። በዚህ ቦታ, የተላለፈው ምልክት በጣም ቀርፋፋ የጠርዝ መጠን ያለው ሲሆን የዓይንን መከፈት ይጎዳል. ምንም እንኳን የተቀበለው ምልክት ጥራት እና የጩኸት ህዳግ ግቡ በአፕሊኬሽኖቹ ላይ የሚመረኮዝ ቢሆንም, የዓይኑ መከፈት ሰፋ ያለ ነው, የተሻለ ይሆናል. ነገር ግን ከሹፌሩ አጠገብ ያለውን መቀበያ ማረጋገጥ አለቦት ምክንያቱም የማስተላለፊያ መስመሩ ውጤቶቹ ተቀባዩ ወደ ሾፌሩ ቅርብ ከሆነ የበለጠ የከፋ ይሆናል።
ምስል 23. የዓይን ዲያግራም በ 400 ሜጋ ባይት (ሹፌር በ U1, ተቀባይ በ U2 እና U10)
ይህ አኃዝ በ 2 ሜጋ ባይት በሰከንድ የውሂብ መጠን በ U10 (ቀይ ጥምዝ) እና U400 (ሰማያዊ ኩርባ) ላይ ያለውን የዓይን ንድፎችን ያሳያል። የዘፈቀደ ጂተር የ1% አሃድ ክፍተት በሲሙሌቱ ውስጥ ይታሰባል። አሽከርካሪው በነባሪ የአሁኑ ጥንካሬ እና የዋጋ ቅንጅቶች U1 ላይ ነው። አውቶቡሱ ሙሉ በሙሉ በምርጥ RT = 50 Ω ተጭኗል። ትንሹ የዓይን መክፈቻ በ U10 ላይ ነው, እሱም ከ U1 በጣም ይርቃል. የዓይኑ ቁመት sampበ 0.5 ዩኒት ክፍተት የሚመራው 692 mV እና 543 mV ለ U2 እና U10 በቅደም ተከተል ነው። ለሁለቱም ጉዳዮች ከ VTH = ± 100 mV አንጻር ከፍተኛ የድምጽ ህዳግ አለ።

የሰነድ ማሻሻያ ታሪክ ለኤኤን 522፡ የአውቶቡስ LVDS በይነገጽን በሚደገፉ የኢንቴል FPGA መሣሪያ ቤተሰቦች ውስጥ መተግበር

ሰነዶች / መርጃዎች

intel AN 522 የአውቶቡስ LVDS በይነገጽን በሚደገፉ የFPGA መሣሪያ ቤተሰቦች ውስጥ በመተግበር ላይ [pdf] የተጠቃሚ መመሪያ ኤኤን 522 የአውቶቡስ LVDS በይነገጽ በሚደገፉ የFPGA መሣሪያ ቤተሰቦች ውስጥ ተግባራዊ ማድረግ፣ ኤኤን 522፣ በሚደገፉ የFPGA መሣሪያ ቤተሰቦች ውስጥ የአውቶቡስ LVDS በይነገጽን መተግበር፣ በሚደገፉ የFPGA መሣሪያ ቤተሰቦች ውስጥ በይነገጽ፣ የFPGA መሣሪያ ቤተሰቦች

ዋቢዎች

• የተጠቃሚ መመሪያ