intel AN 522 Fa'atinoina o le Fa'asalalauga LVDS Pasi i Aiga Fa'atonu FPGA

Bus LVDS (BLVDS) faʻalauteleina le gafatia o le LVDS faʻafesoʻotaʻi-i-itulaga fesoʻotaʻiga i faʻasologa faʻaopoopo. Ole Multipoint BLVDS e ofoina atu se fofo lelei mo le tele o talosaga i tua o le vaalele.

BLVDS Fa'atinoga Lagolago i Intel FPGA Devices

E mafai ona e faʻaogaina fesoʻotaʻiga BLVDS i nei masini Intel e faʻaaoga ai tulaga I / O lisi.

Fa'aaliga:
O le malosi o le ta'avale e mafai ona fa'apolokalameina ma uiga fa'atauva'a i nei masini e fa'ataga ai oe e fa'avasega lau faiga fa'aopoopo mo le fa'atinoga maualuga. Ina ia iloa le maualuga o faʻamaumauga o loʻo lagolagoina, fai se faʻataʻitaʻiga poʻo se fua faʻatatau i lau seti faʻaogaina ma le faʻaogaina.
BLVDS Ua umaview i le itulau e 4
BLVDS Technology i Intel Devices i le itulau 6
BLVDS Malosiaga Fa'aaogāina ile itulau 9
BLVDS Design Exampi le itulau e 10
Iloiloga o Galuega i le itulau e 17
Fa'amatalaga Toe Iloiloga o Fa'amaumauga mo AN 522: Fa'atinoina o le Fa'asinomaga Pasi LVDS i Aiga Fa'atonu Intel FPGA i le itulau 25
Fa'amatalaga Fa'atatau
Tulaga I/O mo BLVDS Interface i Intel FPGA Devices ile itulau 7

BLVDS Ua umaview

Ole faiga masani ole BLVDS ole tele ole tele ole transmitter ma receiver pairs (transceivers) e feso'ota'i ile pasi.
Telepoint BLVDSO le fa'atulagaina o lo'o i le ata muamua e maua ai feso'ota'iga fa'alua afa-duplex a'o fa'aitiitia le tele o feso'ota'iga. Soo se transceiver e mafai ona tauaveina le matafaioi o se transmitter, faatasi ai ma isi transceiver o loʻo galue o ni tagata e taliaina (naʻo le tasi le transmitter e mafai ona galue i le taimi). O le fa'atonutonuina o feoaiga o pasi, pe ala i se fa'apolokalame po'o se fofo meafaigaluega e masani ona mana'omia e 'alofia ai fefinaua'iga aveta'avale ile pasi. O le faʻatinoga o le multipoint BLVDS e matua aʻafia lava i le faʻaogaina ma le faʻamutaina i luga o le pasi.
Fuafuaga Manatu
O se mamanu lelei tele e tatau ona mafaufau i le uta capacitive ma le muta i luga o le pasi e maua ai le faʻamaonia lelei. E mafai ona e fa'aitiitia le malosi o le uta e ala i le filifilia o se transceiver e maualalo le pine, feso'ota'iga e maualalo le malosi, ma fa'apuupuu le umi. O se tasi o le multipoint BLVDS design consideration o le faʻaogaina lelei o le faʻaogaina o le pasi atoa, e taʻua o le impedance lelei, ma le faʻatuai o le faʻasalalau i totonu o le pasi. O isi fa'asologa o fuafuaga a le BLVDS e aofia ai le fa'aituau le-saogalemu, ituaiga feso'ota'iga ma le pine, fa'asologa o su'ega pasi PCB, ma fa'amatalaga tau o le aveta'avale.
Fa'asa'o lelei
O le fa'aogaina lelei e fa'alagolago i le pasi fa'ata'ita'iga uiga fa'aletonu Zo ma le uta fa'amalosi i luga o le pasi. O feso'ota'iga, o le stub i luga o le plug-in card, o le afifiina, ma le fa'aogaina o mea e mafai ona fa'aogaina, e saofagā uma i le fa'amomoliina o uta, lea e fa'aitiitia ai le malosi o le pasi.
Fa'ata'ita'iga 1. Fa'ata'ita'iga Fa'a'ese'ese Lelei
Fa'aoga le fa'atusa lea e fa'atatau i le fa'agata fa'aeseesega lelei o le pasi uta (Zeff).O fea:

• Zdiff (Ω) ≈ 2 × Zo = le eseesega uiga faʻalavelave o le pasi
•  Co (pF/inisi) = uiga gafatia ile iunite umi ole pasi
• CL (pF) = capacitance o uta taitasi
•  N = numera o uta i luga o le pasi
•  H (inisi) = d × N = umi atoa o le pasi
•  d (inisi) = va i le va o kata fa'apipi'i ta'itasi
•  Cd (pF/inisi) = CL/d = capacitance tufatufa i le umi umi i luga o le pasi

O le fa'atuputeleina o le gafatia o uta po'o le va latalata i le va o kata fa'apipi'i e fa'aitiitia ai le fa'aletonu lelei. Ina ia faʻamalieina le faʻatinoga o le faiga, e taua le filifilia o se transceiver ma fesoʻotaʻiga maualalo. Taofi le umi o atigi talita'i ta'itasi i le va o le feso'ota'iga ma le transceiver I/O pine i se taimi puupuu e mafai ai.
Fa'asalaina Fa'asa'o Lelei Fa'asagatau Cd/Co
O lenei fuainumera o loʻo faʻaalia ai aʻafiaga o le tufatufaina atu o le gafatia i luga o le faʻaogaina lelei o impedance.E mana'omia le fa'amuta i pito ta'itasi o le pasi, a'o fa'asalalau fa'amaumauga i itu uma e lua. Ina ia faʻaitiitia le mafaufau ma le tatagi i luga o le pasi, e tatau ona e faʻafetaui le faʻamaʻi faʻamuta i le faʻaogaina lelei. Mo se faiga fa'atasi ma Cd/Co = 3, o le impedance lelei e 0.5 taimi ole Zdiff. Faatasi ai ma faʻagata faʻalua i luga o le pasi, e vaʻaia e le avetaavale se uta tutusa o le 0.25 taimi o Zdiff; ma fa'apea ona fa'aitiitia ai le fa'alili o fa'ailo ma le leo eseese i luga ole laiga o mea e maua ai (pe a fa'aoga le aveta'avale masani LVDS). O le avetaʻavale BLVDS o loʻo faʻatalanoaina lenei mataupu e ala i le faʻateleina o le taʻavale i le taimi nei e ausia ai vol tutusatagu sasau i totonu o mea e tali atu ai.
Fa'atuai Fa'aliga
O le tuai o le fa'asalalauina (tPD = Zo × Co) o le fa'atuai o le taimi e ala i le laina fa'asalalau i le umi o le iunite. E faʻalagolago i le uiga faʻalavelave ma uiga
capacitance o le pasi.
Fa'atuai Fa'aliga Fa'aliga
Mo se pasi ua utaina, e mafai ona e fa'atatauina le tuai o le fa'asalalauina lelei ma lenei fa'atusa. E mafai ona e fa'atatauina le taimi mo le fa'ailo e fa'asalalau mai le aveta'avale A i le fa'avevela B e pei o le tPDEFF × umi ole laina i le va o le aveta'avale A ma le fa'avevela B.

BLVDS Tekinolosi i Intel Devices

I masini Intel lagolago, o le BLVDS interface e lagolagoina i soʻo se laina poʻo koluma I / faletupe e faʻamalosia e le VCCIO o le 1.8 V (Intel Arria 10 ma le Intel Cyclone 10 GX masini) poʻo le 2.5 V (isi masini lagolago). I totonu o nei faletupe I/O, o lo'o lagolagoina le atina'e i pine I/O eseese ae le o luga ole uati tu'ufa'atasia po'o pine fa'aola uati. Ae ui i lea, i le Intel Arria 10 ma le Intel Cyclone 10 GX masini, o le BLVDS interface o loʻo lagolagoina i pine faʻamaonia uati e faʻaaogaina e pei ole I/Os lautele.

•  O le BLVDS transmitter e fa'aoga lua pa'u fa'ai'uga tasi fa'atasi ma le fa'apolokalame lona lua fa'apolokalame fa'aliliu.
•  O le BLVDS receiver e faʻaaogaina se faʻapipiʻi tuʻufaʻatasia LVDS.

BLVDS I/O Buffers i masini LagolagoFa'aoga 'ese'ese mea fa'aoga po'o fa'apolopolo galuega fa'atatau ile ituaiga talosaga:

• Talosaga Multidrop—fa'aoga le fa'aoga fa'aoga po'o le fa'apipi'i mea e fa'atatau i le fa'amoemoeina o le masini mo le ta'avale po'o le fa'agaioia o mea e talia.
• Talosaga fa'afuainumera—o le fa'apolopolo fa'apolopolo ma le fa'aoga fa'aoga e fa'asoa tutusa pine I/O. E te mana'omia se fa'ailo e mafai ai (oe) fa'atino e fa'ailoa fa'atolu le fa'amalo o le LVDS pe a le o lafo fa'ailo.
•  Aua ne'i fa'agaoioi le fa'amutaina o fa'asologa i luga ole masini (RS OCT) mo le fa'apolopolo o galuega.
• Fa'aaogā mea fa'aola i fafo i fa'amauga fa'apipi'i e tu'u ai fa'afetauiga fa'alavelave i le fa'amau i luga o le kata fa'apipi'i.
• Aua ne'i fa'agaoioi le fa'agata fa'amuta (RD OCT) mo le pa'u fa'aulu fa'aeseese aua e masani lava ona fa'atino le fa'amutaina o le pasi e fa'aoga ai fa'agata fa'amuta fafo i pito uma e lua o le pasi.

Tulaga I/O mo le BLVDS Interface i Intel FPGA Devices
E mafai ona e faʻaogaina le BLVDS faʻaoga e faʻaaoga ai tulaga talafeagai I / O ma manaʻoga malosi o loʻo iai nei mo masini Intel lagolago.
I/O Standard and Features Support for the BLVDS Interface in Supported Intel Devices

1.  DIFFIO_TX pine e le lagolagoina moni LVDS eseesega taliaina.

Mo nisi faʻamatalaga, vaʻai i faʻamaumauga o masini taʻitasi e pei ona lisiina i le faʻamatalaga faʻamatalaga vaega:

• Mo fa'amatalaga tu'uina atu o pine, va'ai i le fa'apipi'i o le masini files.
• Mo tulaga fa'ata'atia I/O, tagai ile tusitaulima ole masini I/O mataupu.
•  Mo fa'amatalaga fa'aeletise, va'ai ile fa'amaumauga ole masini po'o le DC ma le fa'aliliuina o uiga fa'amaumauga.

Fa'amatalaga Fa'atatau

•  Intel Stratix 10 Pin-Ofo Files
•  Stratix V Pin-Ofo Files
• Stratix IV Pin-Ofo Files
•  Stratix III Meafaigaluega Pin-I fafo Files
•  Intel Arria 10 Masini Pin-Ofo Files
•  Arria V Fa'apipi'i Mea Fa'apipi'i Files
•  Arria II GX Meafaigaluega Pin-Ofo Files
• Intel Cyclone 10 GX Device Pin-Ofo Files
• Intel Cyclone 10 LP Mea Fa'apipi'i I fafo Files
• Afa V Pin-Ifo Meafaitino Files
•  Afa IV Pin-Ifo Meafaitino Files
• Afa III Pin-Ifo Meafaitino Files
• Intel MAX 10 Meafaigaluega Pin-Ofo Files
• Intel Stratix 10 General Purpose I/O User Guide
•  Fa'ailoga I/O ile Stratix V Devices
•  I/O Features i Stratix IV Device
•  Stratix III Mea Fa'atonu I/O Fa'aaliga
• Fa'ailoga I/O ile Stratix V Devices
•  I/O Features i Stratix IV Device
•  Stratix III Mea Fa'atonu I/O Fa'aaliga
•  I/O ma High Speed ​​I/O i Intel Arria 10 Devices
•  Fa'ailoga I/O i Arria V Devices
• Fa'ailoga I/O i Arria II Masini
•  I/O ma High Speed ​​I/O i Intel Cyclone 10 GX Devices
•  I/O ma High Speed ​​I/O i Intel Cyclone 10 LP Devices
• Fa'ailoga I/O i Masini a le Afa V
• Fa'ailoga I/O i masini a le afa IV
•  Vaega I/O i le Afa III o Meafaitino Aiga
• Intel MAX 10 Fa'amoemoega Lautele I/O Taiala
•  Intel Stratix 10 Pepa Fa'amaumauga o Mea
• Stratix V Pepa Fa'amatalaga Meafaitino
•  DC ma le Suiga Uiga mo Stratix IV masini
•  Stratix III Pepa Fa'amaumauga o Meafaitino: DC ma Uiga Fa'aliliu
•  Intel Arria 10 Pepa Fa'amaumauga o Mea
•  Arria V Pepa Fa'amatalaga Meafaitino
• Pepa Fa'amaumauga mo masini Arria II
• Intel Cyclone 10 GX Pepa Fa'amatalaga Meafaitino
•  Intel Cyclone 10 LP Device Datasheet
•  Pepa Fa'amaumauga o Meafaitino a le Afa V
•  Pepa Fa'amaumauga o Meafaitino a le Afa IV
• Pepa Fa'amaumauga o Meafaitino a le Afa III
• Intel MAX 10 Pepa Fa'amatalaga Meafaitino

BLVDS Malosiaga Fa'aaogāina

• Aʻo leʻi faʻatinoina lau mamanu i totonu o le masini, faʻaaoga le Excel-based EPE mo le masini lagolago e te faʻaogaina e maua ai se fua faʻatatau o le BLVDS I/O power consumption.
•  Mo pine fa'aoga ma fa'aoga lua, o le BLVDS fa'apipi'i fa'aoga e fa'aaga pea. O le BLVDS input buffer e faʻaaogaina le eletise pe a fai o loʻo i ai le suiga i luga o le pasi (mo se faʻataʻitaʻigaample, o isi transceiver o loʻo auina atu ma mauaina faʻamatalaga, ae o le Afa III masini e le o le faʻamoemoe e mauaina).
•  Afai e te faʻaogaina le BLVDS e fai ma faʻaoga faʻapipiʻi i le multidrop poʻo le faʻaogaina o le bidirectional buffer i multipoint applications, e fautuaina e Intel le ulufale i se fua faʻatatau e aofia ai gaioiga uma i luga o le pasi, ae le naʻo gaoioiga e faʻamoemoe mo le masini Intel BLVDS input buffer.

Example ole BLVDS I/O Fa'amatalaga Fa'amatalaga ile EPE
Ole ata lea o lo'o fa'aalia ai le BLVDS I/O ulufale ile Afa III EPE. Mo tulaga I/O e filifili i le EPE o isi masini Intel lagolago, fa'asino i fa'amatalaga fa'atatau.Ua fautuaina e Intel e te fa'aogaina le Intel Quartus Prime Power Analyzer Tool e fa'atino ai se su'esu'ega sa'o BLVDS I/O pe a mae'a lau mamanu. O le Power Analyzer Tool e fa'atatauina le malosi e fa'atatau i mea fa'apitoa o le mamanu pe a mae'a le nofoaga-ma-auala. O le Power Analyzer Tool e fa'aogaina se tu'ufa'atasiga o tagata fa'aoga-fa'aofi, fa'ata'ita'iga-mafua mai, ma fa'atatau fa'ailo gaioiga lea, tu'ufa'atasia ma fa'ata'ita'iga fa'ata'ita'i au'ili'ili, e maua ai sa'o sa'o fa'atatau o le mana.
Fa'amatalaga Fa'atatau

• Su'esu'ega Malosiaga mataupu, Intel Quartus Prime Pro Edition Tusitaulima
  Tuuina atu nisi fa'amatalaga e uiga i le Intel Quartus Prime Pro Edition Power Analyzer tool mo le Intel Stratix 10, Intel Arria 10, ma le Intel Cyclone 10 GX masini aiga.
• Su'esu'ega Malosiaga mataupu, Intel Quartus Prime Standard Edition Tusitaulima
  Tuuina atu nisi fa'amatalaga e uiga i le Intel Quartus Prime Standard Edition Power Analyzer tool mo le Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Afa V, Afa IV, Afa III LS, Afa III, ma Intel MAX 10 aiga masini.
• Early Power Estimators (EPE) ma le Power Analyzer itulau
  Tuuina atu nisi fa'amatalaga e uiga i le EPE ma le meafaigaluega Intel Quartus Prime Power Analyzer.
• Fa'atinoina o le Fa'asinomaga LVDS Pasi i Aiga Fa'atonu Intel FPGA i le itulau 3
  Lisi tulaga I/O e filifili i le EPE e fa'atatau i le BLVDS power consumption.

BLVDS Design Example
Le mamanu exampLe faʻaali atu ia te oe le auala e vave faʻapipiʻi ai le BLVDS I / O buffer i masini lagolago ma le faʻamoemoe lautele I / O (GPIO) IP cores i le polokalama Intel Quartus Prime.

•  Intel Stratix 10, Intel Arria 10, ma Intel Cyclone 10 GX masini—fa'aoga le GPIO Intel FPGA IP core.
•  Intel MAX 10 masini—fa'aoga le GPIO Lite Intel FPGA IP core.
•  O isi masini lagolago uma—fa'aoga le ALTIOBUF IP core.

E mafai ona e sii maia le mamanu example mai le so'oga i fa'amatalaga fa'atatau. Mo le BLVDS I/O buffer faʻataʻitaʻiga, Intel fautuaina mea nei:

•  Fa'atino le GPIO IP core ile bidirectional mode fa'atasi ai ma le fa'aeseesega o lo'o ki.
•  Tofi le tulaga I/O i pine e lua:
•  BLVDS—Intel Cyclone 10 LP, Afa IV, Afa III, ma Intel MAX 10 masini.
•  Eseesega SSTL-2 Vasega I po'o Vasega II—O masini Stratix V, Stratix IV, Stratix III, Arria V, Arria II, ma le Afa V.
• Eseese SSTL-18 Vasega I po'o Vasega II—Intel Stratix 10, Intel Arria 10, ma Intel Cyclone 10 GX masini.

Fa'agaoioiga Fa'apolopolo Fa'aulu po'o Fa'autuu A'o Fa'agaioiga Tusi ma Faitau

• E maua e le uafu oe le faailo o le oe mai le autu o le masini e mafai ai pe fa'amalo ai le fa'ai'uga tasi le fa'amalo.
•  Fa'amaulalo le faailo o oe e fa'atolu ai le fa'aupuga o fa'apolopolo a'o fa'agaioiga faitau.
•  O le galuega a le faitotoa AND o le taofi lea o le faʻailoga faʻasalalau mai le toe foʻi i totonu o le masini masini. E fa'aaga i taimi uma le fa'apipi'i tu'u eseese.

Fa'amatalaga Fa'atatau

•  I/O Buffer (ALTIOBUF) IP Core Taiala mo Tagata Fa'aoga
•  GPIO IP Core Ta'iala mo Tagata Fa'aoga
•  Intel MAX 10 I/O Fa'atinoga Taiala
• Folasaga i Intel FPGA IP Cores
• Design Examples mo AN 522

Tuuina atu le Intel Quartus Prime design exampfa'aaoga i lenei tusi talosaga.
Design Example Taiala mo Intel Stratix 10 Devices
O laasaga nei e faʻatatau i Intel Stratix 10 masini. Ia mautinoa e te fa'aogaina le GPIO Intel FPGA IP core.

1. Fausia se GPIO Intel FPGA IP autu e mafai ona lagolagoina se faʻaoga faʻaoga lua ma faʻapipiʻi galuega:
   • a. Fa'aola le GPIO Intel FPGA IP core.
   • e. I le Fa'atonuga o Fa'amatalaga, filifili Bidir.
   • i. I le lautele o faʻamatalaga, faʻapipiʻi le 1.
   • o. Fa'aola Fa'aaoga pa'u eseese.
   • u. I le tulaga Resitala, filifili leai se tasi.
2. Fa'afeso'ota'i modules ma ports o lo'o i totonu ma fa'aulufale e pei ona fa'aalia i le ata lea:
   Fa'aulu ma Taulaga Fa'aulufale Feso'ota'iga Example mo Intel Stratix 10 Devices
3. I le Fa'atonu Fa'atonu, tu'u le tulaga I/O talafeagai e pei ona fa'aalia i le ata o lo'o i lalo. E mafai foi ona e setiina le malosi o loʻo iai nei ma filifiliga faʻatau. A leai, o le Intel Quartus Prime software e faʻaogaina tulaga le lelei.
   BLVDS I/O Tofiga i le Intel Quartus Prime Assignment Editor mo Intel Stratix 10 Devices
4. Fa'aopoopo ma fa'atino fa'ata'ita'iga fa'atino ma le ModelSim* – Intel FPGA Edition software.

Fa'amatalaga Fa'atatau

• ModelSim – Intel FPGA Edition Software Support
  Tuuina atu nisi faʻamatalaga e uiga i le ModelSim - Intel FPGA Edition software ma o loʻo i ai fesoʻotaʻiga eseese i autu e pei o le faʻapipiʻiina, faʻaogaina, ma faʻafitauli.
• Tulaga I/O mo BLVDS Interface i Intel FPGA Devices ile itulau 7
  Lisi pine ma tulaga I/O e mafai ona e tofia ma le lima i masini Intel FPGA lagolago mo talosaga BLVDS.
• Design Examples mo AN 522
  Tuuina atu le Intel Quartus Prime design exampfa'aaoga i lenei tusi talosaga.

Design Example Taiala mo Intel Arria 10 Devices
O laasaga nei e faʻatatau i Intel Arria 10 masini faʻaaoga Intel Quartus Prime Standard Edition naʻo. Ia mautinoa e te fa'aogaina le GPIO Intel FPGA IP core.

1. Tatala le StratixV_blvds.qar file e faaulufale mai le Stratix V design exampi totonu ole polokalama Intel Quartus Prime Standard Edition.
2. Fa'asolo le mamanu exampe faʻaaoga le GPIO Intel FPGA IP autu:
   • a. I luga o le lisi, filifili Poloketi ➤ Faʻaleleia Vaega IP.
   • e. Fa'alua kiliki le vaega "ALIOBUF".
     Ua aliali mai le faamalama MegaWizard Plug-In Manager mo le ALTIOBUF IP core.
   • i. Tape le fa'atusa galuega/fa'aletonu.
   • o. I le taimi nei filifilia aiga masini, filifili Arria 10.
   • u. Kiliki Finish ona toe kiliki lea Finish.
   • f. I le pusa fa'atalanoaga e aliali mai, kiliki le OK.
     O le polokalama Intel Quartus Prime Pro Edition e fa'atino ai le fa'agasologa o femalagaiga ona fa'aalia lea o le GPIO IP parameter editor.
3. Fa'atulaga le GPIO Intel FPGA IP autu e lagolago ai se fa'aoga lua fa'aoga ma fa'apolopolo galuega:
   • a. I le Fa'atonuga o Fa'amatalaga, filifili Bidir.
   • e. I le lautele o faʻamatalaga, faʻapipiʻi le 1.
   • i. Fa'aola Fa'aaoga pa'u eseese.
   • o. Kiliki Fa'auma ma fa'atupu le autu IP.
4. Fa'afeso'ota'i modules ma ports o lo'o i totonu ma fa'aulufale e pei ona fa'aalia i le ata lea:
   Fa'aulu ma Taulaga Fa'aulufale Feso'ota'iga Example mo Intel Arria 10 Devices
5. I le Fa'atonu Fa'atonu, tu'u le tulaga I/O talafeagai e pei ona fa'aalia i le ata o lo'o i lalo. E mafai foi ona e setiina le malosi o loʻo iai nei ma filifiliga faʻatau. A leai, o le polokalama Intel Quartus Prime Standard Edition e fa'aogaina le fa'aogaina o le fa'aogaina o masini Intel Arria 10-eseese SSTL-18 Vasega I po'o Vasega II I/O tulaga.
   BLVDS I/O Tofiga i le Intel Quartus Prime Assignment Editor mo Intel Arria 10 DevicesFa'aaliga:
   Mo masini Intel Arria 10, e mafai ona e tu'uina atu ma le lima le p ma le n pine mo pine LVDS ma le Fa'atonu Tofiga.
6. Fa'aopoopo ma fa'atino fa'ata'ita'iga fa'atino ma le ModelSim - Intel FPGA Edition software.

Fa'amatalaga Fa'atatau

• ModelSim – Intel FPGA Edition Software Support
  Tuuina atu nisi faʻamatalaga e uiga i le ModelSim - Intel FPGA Edition software ma o loʻo i ai fesoʻotaʻiga eseese i autu e pei o le faʻapipiʻiina, faʻaogaina, ma faʻafitauli.
• Tulaga I/O mo BLVDS Interface i Intel FPGA Devices ile itulau 7
  Lisi pine ma tulaga I/O e mafai ona e tofia ma le lima i masini Intel FPGA lagolago mo talosaga BLVDS.
• Design Examples mo AN 522
  Tuuina atu le Intel Quartus Prime design exampfa'aaoga i lenei tusi talosaga.

Design Example Taiala mo Intel MAX 10 Devices
O laasaga nei e fa'atatau ile Intel MAX 10 masini. Ia mautinoa e te fa'aogaina le GPIO Lite Intel FPGA IP core.

1. Fausia se GPIO Lite Intel FPGA IP autu e mafai ona lagolagoina se faʻaoga faʻaoga lua ma faʻapipiʻi mea e gaosia:
   • a. Fa'aola le GPIO Lite Intel FPGA IP core.
   • e. I le Fa'atonuga o Fa'amatalaga, filifili Bidir.
   • i. I le lautele o faʻamatalaga, faʻapipiʻi le 1.
   • o. Fa'aola Fa'aaoga fa'apolopolo fa'a'eseesega fa'afoliga.
   • u. I le tulaga Resitala, filifili le pasi.
2. Fa'afeso'ota'i modules ma ports o lo'o i totonu ma fa'aulufale e pei ona fa'aalia i le ata lea:
    Fa'aulu ma Taulaga Fa'aulufale Feso'ota'iga Example mo Intel MAX 10 Devices
3. I le Fa'atonu Fa'atonu, tu'u le tulaga I/O talafeagai e pei ona fa'aalia i le ata o lo'o i lalo. E mafai foi ona e setiina le malosi o loʻo iai nei ma filifiliga faʻatau. A leai, o le Intel Quartus Prime software e faʻaogaina tulaga le lelei.
   BLVDS I/O Tofiga i le Intel Quartus Prime Assignment Editor mo Intel MAX 10 Devices
4. Fa'aopoopo ma fa'atino fa'ata'ita'iga fa'atino ma le ModelSim - Intel FPGA Edition software.

Fa'amatalaga Fa'atatau

• ModelSim – Intel FPGA Edition Software Support
  Tuuina atu nisi faʻamatalaga e uiga i le ModelSim - Intel FPGA Edition software ma o loʻo i ai fesoʻotaʻiga eseese i autu e pei o le faʻapipiʻiina, faʻaogaina, ma faʻafitauli.
• Tulaga I/O mo BLVDS Interface i Intel FPGA Devices ile itulau 7
  Lisi pine ma tulaga I/O e mafai ona e tofia ma le lima i masini Intel FPGA lagolago mo talosaga BLVDS.
• Design Examples mo AN 522
  Tuuina atu le Intel Quartus Prime design exampfa'aaoga i lenei tusi talosaga.

Design Example Taiala mo Masini Lagolago Uma Se'i vagana Intel Arria 10, Intel Cyclone 10 GX, ma Intel MAX 10

O laasaga nei e fa'atatau i masini lagolago uma se'i vagana le Intel Arria 10, Intel Cyclone 10 GX, ma le Intel MAX 10. Ia mautinoa e te fa'aogaina le ALTIOBUF IP core.

1.  Fausia se ALTIOBUF IP autu e mafai ona lagolagoina se faʻaoga faʻaoga lua ma faʻapipiʻi galuega:
   • a. Fa'aola le ALTIOBUF IP core.
   • e. Fa'atulaga le module E fai ma fa'amalo lua.
   • i. I le O le a le numera o paʻu e faʻapipiʻiina, faʻaoga 1.
   • o. Fa'aola Fa'aaoga faiga eseese.
2. Fa'afeso'ota'i modules ma ports o lo'o i totonu ma fa'aulufale e pei ona fa'aalia i le ata lea:
    Fa'aulu ma Taulaga Fa'aulufale Feso'ota'iga Example mo Masini Lagolago Uma Se'i vagana Intel Arria 10, Intel Cyclone 10 GX, ma Intel MAX 10 Devices
3. I le Fa'atonu Fa'atonu, tofia le tulaga talafeagai I/O e pei ona fa'aalia i le ata o lo'o i lalo e tusa ai ma lau masini. E mafai foi ona e setiina le malosi o loʻo iai nei ma filifiliga faʻatau. A leai, o le Intel Quartus Prime software e faʻaogaina tulaga le lelei.
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III, and Cyclone III LS masini—BLVDS I/O fa'ata'ita'iga i pine lua p ma n e pei ona fa'aalia i le ata o lo'o i lalo.
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II, ma le Afa o le V masini - Eseese SSTL-2 Vasega I po'o Vasega II I/O tulaga.
     BLVDS I/O Tofiga i le Intel Quartus Prime Assignment EditorFa'aaliga: E mafai ona e tu'u ma le lima le p ma le n pine mo masini lagolago ta'itasi ma le Fa'atonu Tofiga. Mo masini lagolago ma pine e mafai ona e tu'uina ma le lima, fa'asino i fa'amatalaga fa'atatau.
4. Fa'aopoopo ma fa'atino fa'ata'ita'iga fa'atino ma le ModelSim - Intel FPGA Edition software.

Example of Functional Simulation Results
A fa'ailoa mai le fa'ailoga oe, o le BLVDS o lo'o i totonu o le faiga fa'agaioiga tusitusi. A fa'agata le fa'ailoga oe, o le BLVDS o lo'o i le faitau fa'agaioiga faiga.Fa'aaliga:
Mo faʻataʻitaʻiga e faʻaaoga ai le Verilog HDL, e mafai ona e faʻaogaina le blvds_tb.v testbench, lea o loʻo aofia i totonu o le mamanu faʻapitoa.ample.
Fa'amatalaga Fa'atatau

• ModelSim – Intel FPGA Edition Software Support
  Tuuina atu nisi faʻamatalaga e uiga i le ModelSim - Intel FPGA Edition software ma o loʻo i ai fesoʻotaʻiga eseese i autu e pei o le faʻapipiʻiina, faʻaogaina, ma faʻafitauli.
• Tulaga I/O mo BLVDS Interface i Intel FPGA Devices ile itulau 7
  Lisi pine ma tulaga I/O e mafai ona e tofia ma le lima i masini Intel FPGA lagolago mo talosaga BLVDS.
• Design Examples mo AN 522
  Tuuina atu le Intel Quartus Prime design exampfa'aaoga i lenei tusi talosaga.

Iloiloga o Galuega

Ole suʻesuʻega ole faʻatinoga ole multipoint BLVDS e faʻaalia ai le aʻafiaga o le faʻamutaina o pasi, utaina, avetaʻavale ma uiga faʻafeiloaʻi, ma le nofoaga o le tagata e taliaina mai le avetaavale i luga o le masini. E mafai ona e fa'aogaina le BLVDS design exampe fa'avasega le fa'atinoga o se fa'aoga tele:

•  Fuafuaga BLVDS a le afa IIIample—lea mamanu exampe fa'atatau ile fa'asologa o masini Stratix, Arria, ma le Afa. Mo le Intel Arria 10 poʻo le Intel Cyclone 10 GX device family, e tatau ona e faʻafeiloaʻi le mamanu muamuaample i le aiga masini ta'itasi muamua ae e te le'i fa'aogaina.
• Intel MAX 10 BLVDS mamanu example—lea mamanu exampe fa'atatau ile Intel MAX 10 aiga masini.
• Intel Stratix 10 BLVDS mamanu example—lea mamanu exampe fa'atatau ile Intel Stratix 10 aiga masini.

Fa'aaliga:
O le au'ili'iliga o fa'atinoga o se multipoint BLVDS i lenei vaega e fa'avae i luga o le fa'ata'ita'iga fa'ata'ita'iga fa'ata'ita'iga ole fa'ata'ita'iga ole fa'ata'ita'iga ole Afa III BLVDS ole fa'amatalaga tu'ufa'atasiga ole fa'amatalaga fa'amatalaga (IBIS) ile HyperLynx*.
Ua fautuaina e Intel ia e faʻaogaina nei faʻataʻitaʻiga Intel IBIS mo faʻataʻitaʻiga:

• Stratix III, Stratix IV, ma le Stratix V masini—fa'ata'ita'iga SSTL-2 IBIS fa'apitoa mo masini
• Intel Stratix 10, Intel Arria 10(2) ma le Intel Cyclone 10 GX masini:
  •  Fa'aola fa'aola— Fa'ata'ita'iga SSTL-18 IBIS ese'ese
  • Taofi fa'aoga—LVDS IBIS fa'ata'ita'iga

Fa'amatalaga Fa'atatau

• Intel FPGA IBIS Model itulau
  Tuuina atu laiga o ata o masini Intel FPGA.
•  Design Examples mo AN 522
  Tuuina atu le Intel Quartus Prime design exampfa'aaoga i lenei tusi talosaga.

Seti faiga

 Telepoint BLVDS ma Afa III BLVDS Transceivers
O lenei fuainumera o lo'o fa'aalia ai le fa'ata'atiaga o se fa'aputuga tele fa'atasi ma fa'aliliuga e sefulu Afa III BLVDS (fa'aigoa U1 i U10).Ole laina ole pasi e fa'apea e iai uiga nei:

•  Se laina ta'avale
•  Faiga fa'aletonu ole 50 Ω
• uiga capacitance o 3.6 pF i inisi
•  Umi o 10 inisi
• O faʻataʻitaʻiga Intel Arria 10 IBIS e muamua ma e le o maua i le Intel IBIS faʻataʻitaʻiga web itulau. Afai e te mana'omia nei ata muamua Intel Arria 10 IBIS, fa'afeso'ota'i Intel.
• Faiga fa'aeseesega o pasi e tusa ma le 100 Ω
•  Vaevae i le va o transceiver taitasi o le 1 inisi
• Fa'amutaina pasi i pito uma e lua ile fa'amuta RT

• Malosiaga ta'avale masani o le 12 mA
• Fa'atonuga fa'aletonu fa'aletonu
• Pin capacitance o transceiver taitasi o le 6 pF
•  Stub i luga o BLVDS transceiver taitasi o se microstrip 1-inisi o le impedance uiga o le 50 Ω ma uiga capacitance o le 3 pF i le inisi.
•  Ole malosi ole feso'ota'iga (feso'ota'i, pad, ma ala ile PCB) ole transceiver ta'itasi ile pasi e fa'apea e 2 pF.
• Aofa'i le gafatia o uta ta'itasi e tusa ma le 11 pF

Mo le 1-inisi le va o uta, o le capacitance tufatufa e tutusa ma le 11 pF i le inisi. E fa'aitiitia ai mafaufauga e mafua mai i pupu, ma ia fa'aitiitia fa'ailo e sau mai
le aveta'avale, e tu'u se fa'alavelave fa'afetauia 50 Ω fa'afeagai RS i le gaosiga o fa'aliliuga ta'itasi.

Fa'amuta pasi
O le fa'aletonu lelei o le pasi ua uma ona utaina e 52 Ω pe afai e te suitulaga i le gafatia uiga o le pasi ma le fa'asoa fa'asoa i le umi o le fa'aputuga i le fa'atusatusaga o le fa'aeseesega lelei. Mo le fa'amaoni fa'ailo sili ona lelei, e tatau ona fa'afetaui le RT i le 52 Ω. O fa'atusa o lo'o i lalo o lo'o fa'aalia ai a'afiaga o le fa'atusa-, lalo-, ma le fa'amutaina i luga o le fa'ailoga fa'aeseesega (VID) i pine fa'aulu. Ole fa'amaumauga ole 100Mbps. I nei fuainumera, i lalo o le fa'amutaina (RT = 25 Ω) e maua ai mafaufauga ma fa'aitiitia le tele o le pisa. I nisi tulaga, i lalo o le faʻamutaina e oʻo lava i le solia o le faʻamaufaʻailoga (VTH = ± 100 mV). A suia le RT i le 50 Ω, o loʻo i ai le tele o le pisa e faʻatatau i le VTH ma o le ata e faʻatauvaʻa.

Aafiaga o le faamutaina o pasi (Taavale i U1, Receiver i U2)
I lenei fuainumera, U1 galue e pei o le transmitter ma U2 i U10 o le taliaina.

Aafiaga o le faamutaina o pasi (Taavale i U1, Receiver i U10)
I lenei fuainumera, U1 galue e pei o le transmitter ma U2 i U10 o le taliaina.

Aafiaga o le faamutaina o pasi (Taavale i U5, Receiver i U6)
I lenei fuainumera, o le U5 o le transmitter ae o isi o tagata e taliaina.

Aafiaga o le faamutaina o pasi (Taavale i U5, Receiver i U10)
I lenei fuainumera, o le U5 o le transmitter ae o isi o tagata e taliaina.O le tulaga fa'atatau o le aveta'avale ma le tagata e talia i luga o le pasi e a'afia ai fo'i le lelei o fa'ailo maua. O le fa'afeiloa'i lata ane i le aveta'avale e sili ona leaga le a'afiaga o laina feso'otaiga aua i lenei nofoaga, o le fua o le pito e sili ona vave. E sili atu le leaga pe a tu le avetaavale i le ogatotonu o le pasi.
Mo example, faatusatusa le Ata 16 i le itulau 20 ma le Ata 18 i le itulau 21. O le VID i le receiver U6 (avetaavale i le U5) o lo'o fa'aalia ai le tele atu o le tatagi nai lo le fa'alogo U2 (avetaavale i U1). I le isi itu, o le fua o le pito e faʻagesegese i lalo pe a tuʻu mamao ese le tali mai le avetaavale. Ole taimi sili ona maualuga na fa'amauina o le 1.14 ns ma le aveta'avale o lo'o i le tasi pito o le pasi (U1) ma le tali i le isi pito (U10).

O'o'a Umi
O le umi o le stub umi e le gata ina faʻateleina ai le taimi o le vaalele mai le avetaʻavale i le tagata e taliaina, ae faʻapea foʻi i le tele o le uta capacitance, lea e mafua ai le tele o mafaufauga.

Aafiaga ole Fa'ateleina ole Umi ole Stub (Taavale ile U1, Receiver ile U10)
O lenei fuainumera e faʻatusatusaina le VID ile U10 pe a faʻateleina le umi o le stub mai le tasi inisi i le lua inisi ma le avetaʻavale o loʻo i le U1.

Fa'amutaina Stub
E tatau ona e fa'atusaina le fa'aletonu o le aveta'avale ma le fa'alavelave fa'apitoa. O le tu'uina o se fa'asologa fa'amuta fa'agata RS i le aveta'avale e fa'aitiitia ai le leaga o a'afiaga o laina fa'asalalau e mafua mai i fua umi ma le vave o le pito. E le gata i lea, e mafai ona suia le RS e faʻamalieina le VID e faʻafetaui ai le faʻamatalaga a le tagata e taliaina.

Aafiaga o le Fa'amutaina o Stub (Taavale i U1, Receiver i U2 ma U10)
O lenei fuainumera faʻatusatusa le VID i U2 ma U10 pe a faʻasalalau U1.

Fua o le Fasioti Aveta'avale
O le saoasaoa vave e fesoasoani e faʻaleleia ai le taimi e tulaʻi mai ai, aemaise lava i le tali e sili ona mamao mai le avetaavale. Ae ui i lea, o le vave tele o le fa'atosina e fa'ateleina ai fo'i le tatagi ona o mafaufauga.

Aafiaga ole Avetaavale Edge Fua (Taavale ile U1, Receiver ile U2 ma U10)
O lenei fuainumera o loʻo faʻaalia ai le aafiaga o le saoasaoa o le avetaʻavale. E faia se fa'atusatusaga i le va o le fa'agesegese ma le vave fa'atosina fa'atasi ma le malosi o le ta'avale 12 mA. O le aveta'avale o lo'o i le U1 ma le eseesega o galu i le U2 ma le U10 o lo'o su'esu'eina.

Aofa'i Fa'atinoga Fa'atonu

O le maualuga o faʻamaumauga faʻamaumauga o loʻo lagolagoina e le multipoint BLVDS e faʻamoemoeina e ala i le vaʻavaʻai i le ata mata o le pito sili ona maua mai se avetaavale. I lenei nofoaga, o le faʻailoga faʻasalalau e sili ona tuai le fua o le pito ma afaina ai le mata o le mata. E ui lava o le lelei o le faʻailoga na maua ma le sini o le pisa e faʻalagolago i talosaga, o le lautele o le tatalaina o mata, o le sili atu lea. Ae ui i lea, e tatau foi ona e siaki le tali e latalata ane i le avetaavale, aua o aʻafiaga o laina eletise e foliga mai e sili atu le leaga pe afai o le tali e latalata i le avetaavale.
Ata 23. Ata o Mata ile 400 Mbps (Taavale ile U1, Receiver ile U2 ma le U10)
O lenei fuainumera o loʻo faʻaalia ai ata mata i le U2 (lanu mumu) ma le U10 (lanu lanumoana) mo se faʻamatalaga i le 400 Mbps. O le fa'alavelave fa'afuase'i o le vaeluaga o le iunite 1% o lo'o fa'apea i le fa'ata'ita'iga. O le aveta'avale o lo'o i le U1 ma fa'aletonu le malosi o lo'o iai nei ma le fa'atulagaina o fua fa'atatau. Ua tumu atoa le pasi ile RT = 50 Ω. Ole la'ititi la'ititi ole mata e tatala ile U10, lea e pito mamao mai le U1. Ole maualuga ole mata samptaʻitaʻia i le 0.5 iunite vaeluaga o 692 mV ma 543 mV mo U2 ma U10, faasologa. O loʻo i ai le tele o le pisa e faʻatatau i le VTH = ± 100 mV mo tulaga uma e lua.

Talafa'asolopito Toe Iloiloga o Fa'amaumauga mo AN 522: Fa'atinoina o le Fa'asinomaga LVDS Pasi i Aiga Fa'atonu Intel FPGA.

Pepa / Punaoa

intel AN 522 Fa'atinoina o le Fa'asalalauga LVDS Pasi i Aiga Fa'atonu FPGA [pdf] Taiala mo Tagata Fa'aoga AN 522 Fa'atinoina o le Fa'asinomaga LVDS Pasi i Aiga FPGA Device Lagolago, AN 522, Fa'atinoina o le Fa'aoga LVDS Pasi i Aiga FPGA Device Lagolago, Fa'afeso'ota'i i Aiga Meafaigaluega FPGA Lagolago, FPGA Device Families

Fa'asinomaga

• Tusi Taiala