ইন্টেল AN 522 সমর্থিত FPGA ডিভাইস পরিবারে বাস LVDS ইন্টারফেস বাস্তবায়ন করছে

বাস LVDS (BLVDS) LVDS পয়েন্ট-টু-পয়েন্ট যোগাযোগের ক্ষমতা মাল্টিপয়েন্ট কনফিগারেশনে প্রসারিত করে। মাল্টিপয়েন্ট বিএলভিডিএস মাল্টিপয়েন্ট ব্যাকপ্লেন অ্যাপ্লিকেশনের জন্য একটি দক্ষ সমাধান প্রদান করে।

Intel FPGA ডিভাইসে BLVDS বাস্তবায়ন সমর্থন

আপনি তালিকাভুক্ত I/O মানগুলি ব্যবহার করে এই Intel ডিভাইসগুলিতে BLVDS ইন্টারফেসগুলি প্রয়োগ করতে পারেন।

দ্রষ্টব্য:
এই ডিভাইসগুলির প্রোগ্রামেবল ড্রাইভ শক্তি এবং স্লিউ রেট বৈশিষ্ট্যগুলি আপনাকে সর্বাধিক পারফরম্যান্সের জন্য আপনার মাল্টিপয়েন্ট সিস্টেমকে কাস্টমাইজ করার অনুমতি দেয়। সমর্থিত সর্বাধিক ডেটা হার নির্ধারণ করতে, আপনার নির্দিষ্ট সিস্টেম সেটআপ এবং অ্যাপ্লিকেশনের উপর ভিত্তি করে একটি সিমুলেশন বা পরিমাপ করুন।
বিএলভিডিএস ওভারview পৃষ্ঠা 4 এ
পৃষ্ঠা 6-এ ইন্টেল ডিভাইসে BLVDS প্রযুক্তি
পৃষ্ঠা 9-এ BLVDS পাওয়ার খরচ
BLVDS ডিজাইন প্রাক্তনampলে 10 পৃষ্ঠায়
পৃষ্ঠা 17-এ কর্মক্ষমতা বিশ্লেষণ
AN 522-এর জন্য নথি সংশোধনের ইতিহাস: 25 পৃষ্ঠায় সমর্থিত ইন্টেল এফপিজিএ ডিভাইস ফ্যামিলিতে বাস LVDS ইন্টারফেস বাস্তবায়ন করা
সম্পর্কিত তথ্য
Intel FPGA ডিভাইসে BLVDS ইন্টারফেসের জন্য I/O স্ট্যান্ডার্ড 7 পৃষ্ঠায়

বিএলভিডিএস ওভারview

সাধারণ মাল্টিপয়েন্ট বিএলভিডিএস সিস্টেমে বাসের সাথে সংযুক্ত বেশ কয়েকটি ট্রান্সমিটার এবং রিসিভার জোড়া (ট্রান্সসিভার) থাকে।
মাল্টিপয়েন্ট BLVDSপূর্ববর্তী চিত্রে কনফিগারেশন আন্তঃসংযোগ ঘনত্ব কমিয়ে দ্বিমুখী অর্ধ-দ্বৈত যোগাযোগ প্রদান করে। যেকোন ট্রান্সসিভার একটি ট্রান্সমিটারের ভূমিকা গ্রহণ করতে পারে, বাকি ট্রান্সসিভারগুলি রিসিভার হিসাবে কাজ করে (এক সময়ে শুধুমাত্র একটি ট্রান্সমিটার সক্রিয় হতে পারে)। বাসে চালকের বিরোধ এড়াতে সাধারণত প্রোটোকল বা হার্ডওয়্যার সমাধানের মাধ্যমে বাস ট্রাফিক নিয়ন্ত্রণ প্রয়োজন। একটি মাল্টিপয়েন্ট BLVDS-এর কর্মক্ষমতা বাসে ক্যাপাসিটিভ লোডিং এবং সমাপ্তির দ্বারা ব্যাপকভাবে প্রভাবিত হয়।
নকশা বিবেচনা
একটি ভাল মাল্টিপয়েন্ট ডিজাইনের জন্য বাসের ক্যাপাসিটিভ লোড এবং সমাপ্তির বিষয়টি বিবেচনা করা উচিত যাতে আরও ভাল সংকেত অখণ্ডতা পাওয়া যায়। আপনি কম পিন ক্যাপাসিট্যান্স সহ একটি ট্রান্সসিভার, কম ক্যাপাসিট্যান্স সহ সংযোগকারী এবং স্টাবের দৈর্ঘ্য ছোট রেখে লোড ক্যাপাসিট্যান্স কমিয়ে আনতে পারেন। মাল্টিপয়েন্ট BLVDS ডিজাইন বিবেচনার মধ্যে একটি হল সম্পূর্ণ লোড করা বাসের কার্যকর ডিফারেনশিয়াল ইম্পিডেন্স, যাকে কার্যকর প্রতিবন্ধকতা হিসাবে উল্লেখ করা হয় এবং বাসের মাধ্যমে প্রচারের বিলম্ব। অন্যান্য মাল্টিপয়েন্ট BLVDS ডিজাইন বিবেচনার মধ্যে রয়েছে ব্যর্থ-নিরাপদ বায়াসিং, সংযোগকারীর ধরন এবং পিন-আউট, PCB বাস ট্রেস লেআউট, এবং ড্রাইভার এজ রেট স্পেসিফিকেশন।
কার্যকর প্রতিবন্ধকতা
কার্যকর প্রতিবন্ধকতা নির্ভর করে বাসের বৈশিষ্ট্যগত প্রতিবন্ধকতা Zo এবং বাসে ক্যাপাসিটিভ লোডিং এর উপর। সংযোগকারী, প্লাগ-ইন কার্ডের স্টাব, প্যাকেজিং, এবং রিসিভার ইনপুট ক্যাপাসিট্যান্স সবই ক্যাপাসিটিভ লোডিংয়ে অবদান রাখে, যা বাসের কার্যকর প্রতিবন্ধকতা হ্রাস করে।
সমীকরণ 1. কার্যকর ডিফারেনশিয়াল ইম্পিডেন্স সমীকরণ
লোড করা বাস (জেফ) এর কার্যকর ডিফারেনশিয়াল প্রতিবন্ধকতা আনুমানিক করতে এই সমীকরণটি ব্যবহার করুন।কোথায়:

• Zdiff (Ω) ≈ 2 × Zo = বাসের পার্থক্যমূলক বৈশিষ্ট্যগত প্রতিবন্ধকতা
•  Co (pF/ইঞ্চি) = বাসের প্রতি ইউনিট দৈর্ঘ্যের বৈশিষ্ট্যগত ক্যাপাসিট্যান্স
• CL (pF) = প্রতিটি লোডের ক্যাপাসিট্যান্স
•  N = বাসে লোড সংখ্যা
•  H (ইঞ্চি) = d × N = বাসের মোট দৈর্ঘ্য
•  d (ইঞ্চি) = প্রতিটি প্লাগ-ইন কার্ডের মধ্যে ব্যবধান
•  সিডি (পিএফ/ইঞ্চি) = সিএল/ডি = বাস জুড়ে প্রতি ইউনিট দৈর্ঘ্য বিতরণ করা ক্যাপাসিট্যান্স

লোড ক্যাপাসিট্যান্স বৃদ্ধি বা প্লাগ-ইন কার্ডের মধ্যে কাছাকাছি ব্যবধান কার্যকর প্রতিবন্ধকতা হ্রাস করে। সিস্টেম কর্মক্ষমতা অপ্টিমাইজ করার জন্য, একটি কম ক্যাপাসিট্যান্স ট্রান্সসিভার এবং সংযোগকারী নির্বাচন করা গুরুত্বপূর্ণ। সংযোগকারী এবং ট্রান্সসিভার I/O পিনের মধ্যে প্রতিটি রিসিভার স্টাবের দৈর্ঘ্য যতটা সম্ভব ছোট রাখুন।
সাধারণীকৃত কার্যকরী প্রতিবন্ধকতা বনাম Cd/Co
এই চিত্রটি স্বাভাবিক কার্যকর প্রতিবন্ধকতার উপর বিতরণকৃত ক্যাপাসিট্যান্সের প্রভাব দেখায়।বাসের প্রতিটি প্রান্তে সমাপ্তি প্রয়োজন, যখন ডেটা উভয় দিকে প্রবাহিত হয়। বাসে প্রতিফলন এবং রিং কমাতে, আপনাকে অবশ্যই কার্যকর প্রতিবন্ধকতার সাথে টার্মিনেশন রোধকে মেলাতে হবে। Cd/Co = 3 সহ একটি সিস্টেমের জন্য, কার্যকর প্রতিবন্ধকতা Zdiff এর 0.5 গুণ। বাসে ডাবল টার্মিনেশনের সাথে, ড্রাইভার Zdiff এর 0.25 গুণের সমতুল্য লোড দেখতে পায়; এবং এইভাবে রিসিভার ইনপুট জুড়ে সিগন্যাল সুইং এবং ডিফারেনশিয়াল নয়েজ মার্জিন হ্রাস করে (যদি স্ট্যান্ডার্ড LVDS ড্রাইভার ব্যবহার করা হয়)। BLVDS ড্রাইভার অনুরূপ ভলিউম অর্জন করতে ড্রাইভ কারেন্ট বাড়িয়ে এই সমস্যাটির সমাধান করেtagই রিসিভার ইনপুট এ সুইং.
প্রচার বিলম্ব
প্রচার বিলম্ব (tPD = Zo × Co) হল প্রতি ইউনিট দৈর্ঘ্যের ট্রান্সমিশন লাইনের মাধ্যমে সময় বিলম্ব। এটা চরিত্রগত প্রতিবন্ধকতা এবং চরিত্রগত উপর নির্ভর করে
বাসের ধারণক্ষমতা।
কার্যকর প্রচার বিলম্ব
একটি লোডড বাসের জন্য, আপনি এই সমীকরণের সাহায্যে কার্যকর প্রচার বিলম্ব গণনা করতে পারেন। ড্রাইভার A এবং রিসিভার B এর মধ্যে tPDEFF × রেখার দৈর্ঘ্য হিসাবে আপনি ড্রাইভার A থেকে রিসিভার B তে সংকেত প্রচারের সময় গণনা করতে পারেন।

ইন্টেল ডিভাইসে BLVDS প্রযুক্তি

সমর্থিত ইন্টেল ডিভাইসগুলিতে, BLVDS ইন্টারফেস যেকোন সারি বা কলাম I/ ব্যাঙ্কগুলিতে সমর্থিত যেগুলি 1.8 V (Intel Arria 10 এবং Intel Cyclone 10 GX ডিভাইস) বা 2.5 V (অন্যান্য সমর্থিত ডিভাইস) এর VCCIO দ্বারা চালিত। এই I/O ব্যাঙ্কগুলিতে, ইন্টারফেসটি ডিফারেনশিয়াল I/O পিনে সমর্থিত কিন্তু ডেডিকেটেড ক্লক ইনপুট বা ক্লক আউটপুট পিনে নয়। যাইহোক, Intel Arria 10 এবং Intel Cyclone 10 GX ডিভাইসে, BLVDS ইন্টারফেসটি ডেডিকেটেড ক্লক পিনগুলিতে সমর্থিত যা সাধারণ I/Os হিসাবে ব্যবহৃত হয়।

•  BLVDS ট্রান্সমিটার দুটি একক-এন্ডেড আউটপুট বাফার ব্যবহার করে যার সাথে দ্বিতীয় আউটপুট বাফার উল্টানো হিসাবে প্রোগ্রাম করা হয়।
•  BLVDS রিসিভার একটি ডেডিকেটেড LVDS ইনপুট বাফার ব্যবহার করে।

সমর্থিত ডিভাইসে BLVDS I/O বাফারঅ্যাপ্লিকেশন ধরনের উপর নির্ভর করে বিভিন্ন ইনপুট বা আউটপুট বাফার ব্যবহার করুন:

• মাল্টিড্রপ অ্যাপ্লিকেশন- ডিভাইসটি ড্রাইভার বা রিসিভার অপারেশনের উদ্দেশ্যে কিনা তার উপর নির্ভর করে ইনপুট বা আউটপুট বাফার ব্যবহার করুন।
• মাল্টিপয়েন্ট অ্যাপ্লিকেশন—আউটপুট বাফার এবং ইনপুট বাফার একই I/O পিন শেয়ার করে। LVDS আউটপুট বাফার যখন সিগন্যাল পাঠাচ্ছে না তখন ট্রাই-স্টেট করার জন্য আপনার একটি আউটপুট সক্ষম (oe) সংকেত প্রয়োজন।
•  আউটপুট বাফারের জন্য অন-চিপ সিরিজ টার্মিনেশন (RS OCT) সক্ষম করবেন না।
• প্লাগ-ইন কার্ডে স্টাবের সাথে ইম্পিডেন্স ম্যাচিং প্রদান করতে আউটপুট বাফারগুলিতে বাহ্যিক প্রতিরোধক ব্যবহার করুন।
• ডিফারেনশিয়াল ইনপুট বাফারের জন্য অন-চিপ ডিফারেনশিয়াল টার্মিনেশন (RD OCT) সক্রিয় করবেন না কারণ বাস টার্মিনেশন সাধারণত বাসের উভয় প্রান্তে বাহ্যিক টার্মিনেশন প্রতিরোধক ব্যবহার করে বাস্তবায়িত হয়।

Intel FPGA ডিভাইসে BLVDS ইন্টারফেসের জন্য I/O স্ট্যান্ডার্ড
আপনি সমর্থিত ইন্টেল ডিভাইসের জন্য প্রাসঙ্গিক I/O মান এবং বর্তমান শক্তি প্রয়োজনীয়তা ব্যবহার করে BLVDS ইন্টারফেস বাস্তবায়ন করতে পারেন।
সমর্থিত ইন্টেল ডিভাইসে BLVDS ইন্টারফেসের জন্য I/O স্ট্যান্ডার্ড এবং বৈশিষ্ট্য সমর্থন

1.  DIFFIO_TX পিন সত্য LVDS ডিফারেনশিয়াল রিসিভার সমর্থন করে না।

আরও তথ্যের জন্য, সম্পর্কিত তথ্য বিভাগে তালিকাভুক্ত সংশ্লিষ্ট ডিভাইস ডকুমেন্টেশন দেখুন:

• পিন অ্যাসাইনমেন্টের তথ্যের জন্য, ডিভাইস পিন-আউট পড়ুন files.
• I/O মান বৈশিষ্ট্যগুলির জন্য, ডিভাইস হ্যান্ডবুক I/O অধ্যায় পড়ুন।
•  বৈদ্যুতিক স্পেসিফিকেশনের জন্য, ডিভাইস ডেটাশিট বা ডিসি এবং স্যুইচিং বৈশিষ্ট্য নথি পড়ুন।

সম্পর্কিত তথ্য

•  ইন্টেল স্ট্র্যাটিক্স 10 পিন-আউট Files
•  Stratix V পিন-আউট Files
• স্ট্রাটিক্স IV পিন-আউট Files
•  Stratix III ডিভাইস পিন-আউট Files
•  Intel Arria 10 ডিভাইস পিন-আউট Files
•  Arria V ডিভাইস পিন-আউট Files
•  Arria II GX ডিভাইস পিন-আউট Files
• ইন্টেল সাইক্লোন 10 GX ডিভাইস পিন-আউট Files
• ইন্টেল সাইক্লোন 10 এলপি ডিভাইস পিন-আউট Files
• সাইক্লোন V ডিভাইস পিন-আউট Files
•  সাইক্লোন IV ডিভাইস পিন-আউট Files
• সাইক্লোন III ডিভাইস পিন-আউট Files
• Intel MAX 10 ডিভাইস পিন-আউট Files
• Intel Stratix 10 সাধারণ উদ্দেশ্য I/O ব্যবহারকারীর নির্দেশিকা
•  Stratix V ডিভাইসে I/O বৈশিষ্ট্য
•  Stratix IV ডিভাইসে I/O বৈশিষ্ট্য
•  Stratix III ডিভাইস I/O বৈশিষ্ট্য
• Stratix V ডিভাইসে I/O বৈশিষ্ট্য
•  Stratix IV ডিভাইসে I/O বৈশিষ্ট্য
•  Stratix III ডিভাইস I/O বৈশিষ্ট্য
•  Intel Arria 10 ডিভাইসে I/O এবং উচ্চ গতির I/O
•  Arria V ডিভাইসে I/O বৈশিষ্ট্য
• Arria II ডিভাইসে I/O বৈশিষ্ট্য
•  ইন্টেল সাইক্লোন 10 GX ডিভাইসে I/O এবং উচ্চ গতির I/O
•  ইন্টেল সাইক্লোন 10 এলপি ডিভাইসে I/O এবং উচ্চ গতির I/O
• সাইক্লোন V ডিভাইসে I/O বৈশিষ্ট্য
• সাইক্লোন IV ডিভাইসে I/O বৈশিষ্ট্য
•  সাইক্লোন III ডিভাইস ফ্যামিলিতে I/O বৈশিষ্ট্য
• Intel MAX 10 সাধারণ উদ্দেশ্য I/O ব্যবহারকারীর নির্দেশিকা
•  ইন্টেল স্ট্র্যাটিক্স 10 ডিভাইস ডেটাশিট
• Stratix V ডিভাইস ডেটাশিট
•  স্ট্র্যাটিক্স IV ডিভাইসের জন্য ডিসি এবং সুইচিং বৈশিষ্ট্য
•  স্ট্র্যাটিক্স III ডিভাইস ডেটাশিট: ডিসি এবং স্যুইচিং বৈশিষ্ট্য
•  ইন্টেল আররিয়া 10 ডিভাইস ডেটাশিট
•  Arria V ডিভাইস ডেটাশিট
• Arria II ডিভাইসের জন্য ডিভাইস ডেটাশিট
• ইন্টেল সাইক্লোন 10 GX ডিভাইস ডেটাশিট
•  ইন্টেল সাইক্লোন 10 এলপি ডিভাইস ডেটাশিট
•  সাইক্লোন V ডিভাইস ডেটাশিট
•  সাইক্লোন IV ডিভাইস ডেটাশিট
• সাইক্লোন III ডিভাইস ডেটাশিট
• Intel MAX 10 ডিভাইস ডেটাশিট

BLVDS পাওয়ার খরচ

• ডিভাইসে আপনার ডিজাইন বাস্তবায়ন করার আগে, BLVDS I/O পাওয়ার খরচের আনুমানিক মাত্রা পেতে আপনি যে সমর্থিত ডিভাইসটি ব্যবহার করেন তার জন্য এক্সেল-ভিত্তিক EPE ব্যবহার করুন।
•  ইনপুট এবং দ্বিমুখী পিনের জন্য, BLVDS ইনপুট বাফার সর্বদা সক্রিয় থাকে। বাসে স্যুইচিং কার্যকলাপ থাকলে BLVDS ইনপুট বাফার শক্তি খরচ করে (প্রাক্তনample, অন্যান্য ট্রান্সসিভার ডেটা পাঠাচ্ছে এবং গ্রহণ করছে, কিন্তু সাইক্লোন III ডিভাইসটি উদ্দিষ্ট প্রাপক নয়)।
•  আপনি যদি মাল্টিড্রপে একটি ইনপুট বাফার হিসাবে বা মাল্টিপয়েন্ট অ্যাপ্লিকেশনগুলিতে দ্বিমুখী বাফার হিসাবে BLVDS ব্যবহার করেন, তাহলে Intel একটি টগল রেট প্রবেশ করার পরামর্শ দেয় যাতে বাসের সমস্ত ক্রিয়াকলাপ অন্তর্ভুক্ত থাকে, শুধুমাত্র ইন্টেল ডিভাইস BLVDS ইনপুট বাফারের উদ্দেশ্যে ক্রিয়াকলাপ নয়।

ExampEPE-তে BLVDS I/O ডেটা এন্ট্রির লে
এই চিত্রটি ঘূর্ণিঝড় III EPE-তে BLVDS I/O এন্ট্রি দেখায়। অন্যান্য সমর্থিত ইন্টেল ডিভাইসের EPE-তে I/O মান নির্বাচন করার জন্য, সম্পর্কিত তথ্য পড়ুন।Intel সুপারিশ করে যে আপনি আপনার ডিজাইন সম্পূর্ণ করার পরে একটি সঠিক BLVDS I/O পাওয়ার বিশ্লেষণ সম্পাদন করতে Intel Quartus Prime Power Analyzer টুল ব্যবহার করুন। পাওয়ার বিশ্লেষক টুলটি স্থান-এবং-রুট সম্পন্ন হওয়ার পরে নকশার সুনির্দিষ্টতার উপর ভিত্তি করে শক্তি অনুমান করে। পাওয়ার বিশ্লেষক টুল ব্যবহারকারী-প্রবেশকৃত, সিমুলেশন-প্রাপ্ত, এবং আনুমানিক সংকেত কার্যকলাপের সংমিশ্রণ প্রয়োগ করে যা, বিস্তারিত সার্কিট মডেলের সাথে মিলিত, খুব সঠিক শক্তি অনুমান দেয়।
সম্পর্কিত তথ্য

• পাওয়ার অ্যানালাইসিস অধ্যায়, ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ হ্যান্ডবুক
  Intel Stratix 10, Intel Arria 10, এবং Intel Cyclone 10 GX ডিভাইস পরিবারের জন্য Intel Quartus Prime Pro Edition পাওয়ার বিশ্লেষক টুল সম্পর্কে আরও তথ্য প্রদান করে।
• পাওয়ার অ্যানালাইসিস অধ্যায়, ইন্টেল কোয়ার্টাস প্রাইম স্ট্যান্ডার্ড সংস্করণ হ্যান্ডবুক
  Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, সাইক্লোন III LS, সাইক্লোন III, এবং Intel-এর জন্য Intel Quartus প্রাইম স্ট্যান্ডার্ড সংস্করণ পাওয়ার বিশ্লেষক টুল সম্পর্কে আরও তথ্য প্রদান করে MAX 10টি ডিভাইস পরিবার।
• আর্লি পাওয়ার এস্টিমেটর (ইপিই) এবং পাওয়ার অ্যানালাইজার পেজ
  ইপিই এবং ইন্টেল কোয়ার্টাস প্রাইম পাওয়ার অ্যানালাইজার টুল সম্পর্কে আরও তথ্য প্রদান করে।
• 3 পৃষ্ঠায় সমর্থিত ইন্টেল এফপিজিএ ডিভাইস ফ্যামিলিতে বাস এলভিডিএস ইন্টারফেস বাস্তবায়ন করা হচ্ছে
  BLVDS পাওয়ার খরচ অনুমান করতে EPE-তে নির্বাচন করার জন্য I/O মানগুলি তালিকাভুক্ত করে।

BLVDS ডিজাইন প্রাক্তনample
নকশা প্রাক্তনample আপনাকে দেখায় কিভাবে ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যারে প্রাসঙ্গিক সাধারণ উদ্দেশ্য I/O (GPIO) IP কোর সহ সমর্থিত ডিভাইসগুলিতে BLVDS I/O বাফার ইনস্ট্যান্ট করা যায়।

•  Intel Stratix 10, Intel Arria 10, এবং Intel Cyclone 10 GX ডিভাইসগুলি—GPIO Intel FPGA IP কোর ব্যবহার করে।
•  Intel MAX 10 ডিভাইস—GPIO Lite Intel FPGA IP কোর ব্যবহার করুন।
•  অন্যান্য সমস্ত সমর্থিত ডিভাইস - ALTIOBUF আইপি কোর ব্যবহার করুন।

আপনি ডিজাইন প্রাক্তন ডাউনলোড করতে পারেনampলিংক থেকে সংশ্লিষ্ট তথ্য. BLVDS I/O বাফার উদাহরণের জন্য, ইন্টেল নিম্নলিখিত আইটেমগুলির সুপারিশ করে:

•  ডিফারেনশিয়াল মোড চালু করে দ্বিমুখী মোডে GPIO IP কোর প্রয়োগ করুন।
•  দ্বিমুখী পিনগুলিতে I/O মান বরাদ্দ করুন:
•  BLVDS—Intel Cyclone 10 LP, Cyclone IV, Cyclone III, এবং Intel MAX 10 ডিভাইস।
•  ডিফারেনশিয়াল SSTL-2 ক্লাস I বা ক্লাস II—Stratix V, Stratix IV, Stratix III, Arria V, Arria II, এবং সাইক্লোন V ডিভাইস।
• ডিফারেনশিয়াল SSTL-18 ক্লাস I বা ক্লাস II—Intel Stratix 10, Intel Arria 10, এবং Intel Cyclone 10 GX ডিভাইস।

লিখুন এবং পড়া অপারেশন চলাকালীন ইনপুট বা আউটপুট বাফার অপারেশন

• একক-এন্ডেড আউটপুট বাফারগুলিকে সক্ষম বা নিষ্ক্রিয় করতে oe পোর্টটি ডিভাইসের কোর থেকে oe সংকেত গ্রহণ করে।
•  রিড অপারেশন চলাকালীন আউটপুট বাফারগুলিকে ত্রি-রাজ্য করতে oe সংকেত কম রাখুন।
•  AND গেটের কাজ হল প্রেরিত সংকেতটিকে ডিভাইসের কোরে ফিরে যাওয়া থেকে বন্ধ করা। ডিফারেনশিয়াল ইনপুট বাফার সবসময় সক্রিয় করা হয়.

সম্পর্কিত তথ্য

•  I/O বাফার (ALTIOBUF) আইপি কোর ব্যবহারকারী গাইড
•  GPIO আইপি কোর ব্যবহারকারীর নির্দেশিকা
•  Intel MAX 10 I/O বাস্তবায়ন নির্দেশিকা
• ইন্টেল এফপিজিএ আইপি কোরের পরিচিতি
• ডিজাইন প্রাক্তনampAN 522 এর জন্য লেস

ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন প্রাক্তন প্রদান করেamples এই অ্যাপ্লিকেশন নোট ব্যবহৃত.
ডিজাইন প্রাক্তনampইন্টেল স্ট্র্যাটিক্স 10 ডিভাইসের জন্য নির্দেশিকা
এই পদক্ষেপগুলি শুধুমাত্র Intel Stratix 10 ডিভাইসের জন্য প্রযোজ্য। নিশ্চিত করুন যে আপনি GPIO Intel FPGA IP কোর ব্যবহার করছেন।

1. একটি GPIO Intel FPGA IP কোর তৈরি করুন যা একটি দ্বিমুখী ইনপুট এবং আউটপুট বাফার সমর্থন করতে পারে:
   • ক জিপিআইও ইন্টেল এফপিজিএ আইপি কোর ইনস্ট্যান্টিয়েট করুন।
   • খ. ডেটা দিকনির্দেশে, বিডির নির্বাচন করুন।
   • গ. ডেটা প্রস্থে, 1 লিখুন।
   • d ডিফারেনশিয়াল বাফার ব্যবহার করুন চালু করুন।
   • e রেজিস্টার মোডে, কোনোটিই নির্বাচন করুন না।
2. নিম্নলিখিত চিত্রে দেখানো হিসাবে মডিউল এবং ইনপুট এবং আউটপুট পোর্ট সংযুক্ত করুন:
   ইনপুট এবং আউটপুট পোর্ট সংযোগ Exampইন্টেল স্ট্র্যাটিক্স 10 ডিভাইসের জন্য
3. অ্যাসাইনমেন্ট এডিটরে, নিম্নলিখিত চিত্রে দেখানো প্রাসঙ্গিক I/O মান নির্ধারণ করুন। আপনি বর্তমান শক্তি এবং একাধিক হারের বিকল্পগুলিও সেট করতে পারেন। অন্যথায়, ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার ডিফল্ট সেটিংস ধরে নেয়।
   Intel Stratix 10 ডিভাইসের জন্য Intel Quartus প্রাইম অ্যাসাইনমেন্ট এডিটরে BLVDS I/O অ্যাসাইনমেন্ট
4. মডেলসিম* - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার দিয়ে কার্যকরী সিমুলেশন কম্পাইল করুন এবং সঞ্চালন করুন।

সম্পর্কিত তথ্য

• মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার সমর্থন
  মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার সম্পর্কে আরও তথ্য সরবরাহ করে এবং এতে ইনস্টলেশন, ব্যবহার এবং সমস্যা সমাধানের মতো বিষয়গুলির বিভিন্ন লিঙ্ক রয়েছে৷
• Intel FPGA ডিভাইসে BLVDS ইন্টারফেসের জন্য I/O স্ট্যান্ডার্ড 7 পৃষ্ঠায়
  BLVDS অ্যাপ্লিকেশানগুলির জন্য সমর্থিত Intel FPGA ডিভাইসগুলিতে আপনি ম্যানুয়ালি বরাদ্দ করতে পারেন এমন পিন এবং I/O মানগুলি তালিকাভুক্ত করে৷
• ডিজাইন প্রাক্তনampAN 522 এর জন্য লেস
  ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন প্রাক্তন প্রদান করেamples এই অ্যাপ্লিকেশন নোট ব্যবহৃত.

ডিজাইন প্রাক্তনampইন্টেল আরিয়া 10 ডিভাইসের জন্য নির্দেশিকা
এই পদক্ষেপগুলি শুধুমাত্র Intel Quartus প্রাইম স্ট্যান্ডার্ড সংস্করণ ব্যবহার করে Intel Arria 10 ডিভাইসগুলির জন্য প্রযোজ্য। নিশ্চিত করুন যে আপনি GPIO Intel FPGA IP কোর ব্যবহার করছেন।

1. StratixV_blvds.qar খুলুন file Stratix V ডিজাইন এক্স আমদানি করতেampইন্টেল কোয়ার্টাস প্রাইম স্ট্যান্ডার্ড সংস্করণ সফ্টওয়্যারটিতে প্রবেশ করুন।
2. নকশা প্রাক্তন স্থানান্তরampGPIO ইন্টেল FPGA আইপি কোর ব্যবহার করতে:
   • ক মেনুতে, প্রকল্প ➤ আপগ্রেড আইপি উপাদান নির্বাচন করুন।
   • খ. "ALIOBUF" সত্তাতে ডাবল ক্লিক করুন।
     ALTIOBUF আইপি কোরের জন্য মেগাউইজার্ড প্লাগ-ইন ম্যানেজার উইন্ডো প্রদর্শিত হবে।
   • গ. ম্যাচ প্রজেক্ট/ডিফল্ট বন্ধ করুন।
   • d বর্তমানে নির্বাচিত ডিভাইস পরিবারে, Arria 10 নির্বাচন করুন।
   • e Finish এ ক্লিক করুন এবং তারপর আবার Finish এ ক্লিক করুন।
   • চ প্রদর্শিত ডায়ালগ বক্সে, ঠিক আছে ক্লিক করুন।
     ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যার মাইগ্রেশন প্রক্রিয়া সম্পাদন করে এবং তারপর GPIO IP প্যারামিটার সম্পাদক প্রদর্শন করে।
3. একটি দ্বিমুখী ইনপুট এবং আউটপুট বাফার সমর্থন করতে GPIO Intel FPGA IP কোর কনফিগার করুন:
   • ক ডেটা দিকনির্দেশে, বিডির নির্বাচন করুন।
   • খ. ডেটা প্রস্থে, 1 লিখুন।
   • গ. ডিফারেনশিয়াল বাফার ব্যবহার করুন চালু করুন।
   • d ফিনিশ ক্লিক করুন এবং আইপি কোর তৈরি করুন।
4. নিম্নলিখিত চিত্রে দেখানো হিসাবে মডিউল এবং ইনপুট এবং আউটপুট পোর্ট সংযুক্ত করুন:
   ইনপুট এবং আউটপুট পোর্ট সংযোগ ExampIntel Arria 10 ডিভাইসের জন্য le
5. অ্যাসাইনমেন্ট এডিটরে, নিম্নলিখিত চিত্রে দেখানো প্রাসঙ্গিক I/O মান নির্ধারণ করুন। আপনি বর্তমান শক্তি এবং একাধিক হারের বিকল্পগুলিও সেট করতে পারেন। অন্যথায়, ইন্টেল কোয়ার্টাস প্রাইম স্ট্যান্ডার্ড এডিশন সফ্টওয়্যারটি Intel Arria 10 ডিভাইসের ডিফল্ট সেটিংস ধরে নেয়—ডিফারেনশিয়াল SSTL-18 ক্লাস I বা ক্লাস II I/O স্ট্যান্ডার্ড।
   Intel Arria 10 ডিভাইসের জন্য Intel Quartus প্রাইম অ্যাসাইনমেন্ট এডিটরে BLVDS I/O অ্যাসাইনমেন্টদ্রষ্টব্য:
   Intel Arria 10 ডিভাইসের জন্য, আপনি অ্যাসাইনমেন্ট এডিটরের সাথে LVDS পিনের জন্য p এবং n পিন উভয় অবস্থানই ম্যানুয়ালি বরাদ্দ করতে পারেন।
6. মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার দিয়ে কার্যকরী সিমুলেশন কম্পাইল করুন এবং সঞ্চালন করুন।

সম্পর্কিত তথ্য

• মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার সমর্থন
  মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার সম্পর্কে আরও তথ্য সরবরাহ করে এবং এতে ইনস্টলেশন, ব্যবহার এবং সমস্যা সমাধানের মতো বিষয়গুলির বিভিন্ন লিঙ্ক রয়েছে৷
• Intel FPGA ডিভাইসে BLVDS ইন্টারফেসের জন্য I/O স্ট্যান্ডার্ড 7 পৃষ্ঠায়
  BLVDS অ্যাপ্লিকেশানগুলির জন্য সমর্থিত Intel FPGA ডিভাইসগুলিতে আপনি ম্যানুয়ালি বরাদ্দ করতে পারেন এমন পিন এবং I/O মানগুলি তালিকাভুক্ত করে৷
• ডিজাইন প্রাক্তনampAN 522 এর জন্য লেস
  ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন প্রাক্তন প্রদান করেamples এই অ্যাপ্লিকেশন নোট ব্যবহৃত.

ডিজাইন প্রাক্তনampইন্টেল MAX 10 ডিভাইসের জন্য নির্দেশিকা
এই পদক্ষেপগুলি শুধুমাত্র Intel MAX 10 ডিভাইসগুলির জন্য প্রযোজ্য৷ আপনি GPIO Lite Intel FPGA IP কোর ব্যবহার করছেন তা নিশ্চিত করুন।

1. একটি GPIO Lite Intel FPGA IP কোর তৈরি করুন যা একটি দ্বিমুখী ইনপুট এবং আউটপুট বাফার সমর্থন করতে পারে:
   • ক জিপিআইও লাইট ইন্টেল এফপিজিএ আইপি কোর চালু করুন।
   • খ. ডেটা দিকনির্দেশে, বিডির নির্বাচন করুন।
   • গ. ডেটা প্রস্থে, 1 লিখুন।
   • d সিউডো ডিফারেনশিয়াল বাফার ব্যবহার করুন চালু করুন।
   • e রেজিস্টার মোডে, বাইপাস নির্বাচন করুন।
2. নিম্নলিখিত চিত্রে দেখানো হিসাবে মডিউল এবং ইনপুট এবং আউটপুট পোর্ট সংযুক্ত করুন:
    ইনপুট এবং আউটপুট পোর্ট সংযোগ ExampLe Intel MAX 10 ডিভাইসের জন্য
3. অ্যাসাইনমেন্ট এডিটরে, নিম্নলিখিত চিত্রে দেখানো প্রাসঙ্গিক I/O মান নির্ধারণ করুন। আপনি বর্তমান শক্তি এবং একাধিক হারের বিকল্পগুলিও সেট করতে পারেন। অন্যথায়, ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার ডিফল্ট সেটিংস ধরে নেয়।
   Intel MAX 10 ডিভাইসের জন্য Intel Quartus প্রাইম অ্যাসাইনমেন্ট এডিটরে BLVDS I/O অ্যাসাইনমেন্ট
4. মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার দিয়ে কার্যকরী সিমুলেশন কম্পাইল করুন এবং সঞ্চালন করুন।

সম্পর্কিত তথ্য

• মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার সমর্থন
  মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার সম্পর্কে আরও তথ্য সরবরাহ করে এবং এতে ইনস্টলেশন, ব্যবহার এবং সমস্যা সমাধানের মতো বিষয়গুলির বিভিন্ন লিঙ্ক রয়েছে৷
• Intel FPGA ডিভাইসে BLVDS ইন্টারফেসের জন্য I/O স্ট্যান্ডার্ড 7 পৃষ্ঠায়
  BLVDS অ্যাপ্লিকেশানগুলির জন্য সমর্থিত Intel FPGA ডিভাইসগুলিতে আপনি ম্যানুয়ালি বরাদ্দ করতে পারেন এমন পিন এবং I/O মানগুলি তালিকাভুক্ত করে৷
• ডিজাইন প্রাক্তনampAN 522 এর জন্য লেস
  ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন প্রাক্তন প্রদান করেamples এই অ্যাপ্লিকেশন নোট ব্যবহৃত.

ডিজাইন প্রাক্তনampIntel Arria 10, Intel Cyclone 10 GX, এবং Intel MAX 10 ছাড়া সমস্ত সমর্থিত ডিভাইসের জন্য নির্দেশিকা

এই পদক্ষেপগুলি Intel Arria 10, Intel Cyclone 10 GX, এবং Intel MAX 10 ব্যতীত সমস্ত সমর্থিত ডিভাইসের জন্য প্রযোজ্য৷ আপনি ALTIOBUF IP কোর ব্যবহার করছেন তা নিশ্চিত করুন৷

1.  একটি ALTIOBUF আইপি কোর তৈরি করুন যা একটি দ্বিমুখী ইনপুট এবং আউটপুট বাফার সমর্থন করতে পারে:
   • ক ALTIOBUF আইপি কোর ইনস্ট্যান্টিয়েট করুন।
   • খ. একটি দ্বিমুখী বাফার হিসাবে মডিউল কনফিগার করুন।
   • গ. ইনস্ট্যান্টিয়েট করা বাফার সংখ্যা কি, 1 লিখুন.
   • d ডিফারেনশিয়াল মোড ব্যবহার করুন চালু করুন।
2. নিম্নলিখিত চিত্রে দেখানো হিসাবে মডিউল এবং ইনপুট এবং আউটপুট পোর্ট সংযুক্ত করুন:
    ইনপুট এবং আউটপুট পোর্ট সংযোগ ExampIntel Arria 10, Intel Cyclone 10 GX, এবং Intel MAX 10 ডিভাইস ছাড়া সমস্ত সমর্থিত ডিভাইসের জন্য le
3. অ্যাসাইনমেন্ট এডিটরে, আপনার ডিভাইস অনুযায়ী নিম্নলিখিত চিত্রে দেখানো প্রাসঙ্গিক I/O মান নির্ধারণ করুন। আপনি বর্তমান শক্তি এবং একাধিক হারের বিকল্পগুলিও সেট করতে পারেন। অন্যথায়, ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার ডিফল্ট সেটিংস ধরে নেয়।
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III, এবং Cyclone III LS ডিভাইসগুলি—BLVDS I/O স্ট্যান্ডার্ড যা নিচের চিত্রে দেখানো হয়েছে দ্বিমুখী p এবং n পিনের জন্য।
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II, এবং সাইক্লোন V ডিভাইসগুলি—ডিফারেনশিয়াল SSTL-2 ক্লাস I বা ক্লাস II I/O মান।
     ইন্টেল কোয়ার্টাস প্রাইম অ্যাসাইনমেন্ট এডিটরে BLVDS I/O অ্যাসাইনমেন্টদ্রষ্টব্য: আপনি অ্যাসাইনমেন্ট এডিটরের সাথে প্রতিটি সমর্থিত ডিভাইসের জন্য p এবং n পিন উভয় অবস্থান ম্যানুয়ালি বরাদ্দ করতে পারেন। সমর্থিত ডিভাইস এবং পিনগুলির জন্য আপনি ম্যানুয়ালি বরাদ্দ করতে পারেন, সম্পর্কিত তথ্য পড়ুন।
4. মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার দিয়ে কার্যকরী সিমুলেশন কম্পাইল করুন এবং সঞ্চালন করুন।

Exampকার্যকরী সিমুলেশন ফলাফলের লে
যখন oe সংকেত জাহির করা হয়, তখন BLVDS রাইট অপারেশন মোডে থাকে। যখন oe সংকেত বন্ধ করা হয়, তখন BLVDS রিড অপারেশন মোডে থাকে।দ্রষ্টব্য:
ভেরিলগ এইচডিএল ব্যবহার করে সিমুলেশনের জন্য, আপনি blvds_tb.v টেস্টবেঞ্চ ব্যবহার করতে পারেন, যা সংশ্লিষ্ট ডিজাইনে অন্তর্ভুক্ত রয়েছেampলে
সম্পর্কিত তথ্য

• মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার সমর্থন
  মডেলসিম - ইন্টেল এফপিজিএ সংস্করণ সফ্টওয়্যার সম্পর্কে আরও তথ্য সরবরাহ করে এবং এতে ইনস্টলেশন, ব্যবহার এবং সমস্যা সমাধানের মতো বিষয়গুলির বিভিন্ন লিঙ্ক রয়েছে৷
• Intel FPGA ডিভাইসে BLVDS ইন্টারফেসের জন্য I/O স্ট্যান্ডার্ড 7 পৃষ্ঠায়
  BLVDS অ্যাপ্লিকেশানগুলির জন্য সমর্থিত Intel FPGA ডিভাইসগুলিতে আপনি ম্যানুয়ালি বরাদ্দ করতে পারেন এমন পিন এবং I/O মানগুলি তালিকাভুক্ত করে৷
• ডিজাইন প্রাক্তনampAN 522 এর জন্য লেস
  ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন প্রাক্তন প্রদান করেamples এই অ্যাপ্লিকেশন নোট ব্যবহৃত.

কর্মক্ষমতা বিশ্লেষণ

মাল্টিপয়েন্ট BLVDS পারফরম্যান্স বিশ্লেষণ বাসের সমাপ্তি, লোডিং, ড্রাইভার এবং রিসিভারের বৈশিষ্ট্য এবং সিস্টেমে ড্রাইভার থেকে রিসিভারের অবস্থানের প্রভাব প্রদর্শন করে। আপনি অন্তর্ভুক্ত BLVDS ডিজাইন প্রাক্তন ব্যবহার করতে পারেনampএকটি মাল্টিপয়েন্ট অ্যাপ্লিকেশনের কর্মক্ষমতা বিশ্লেষণ করতে:

•  সাইক্লোন III BLVDS ডিজাইন প্রাক্তনample—এই নকশা প্রাক্তনample সব সমর্থিত Stratix, Arria, এবং সাইক্লোন ডিভাইস সিরিজের জন্য প্রযোজ্য। Intel Arria 10 বা Intel Cyclone 10 GX ডিভাইস পরিবারের জন্য, আপনাকে ডিজাইনের প্রাক্তন স্থানান্তর করতে হবেampআপনি এটি ব্যবহার করার আগে প্রথমে সংশ্লিষ্ট ডিভাইস পরিবারে লে.
• Intel MAX 10 BLVDS ডিজাইন প্রাক্তনample—এই নকশা প্রাক্তনample Intel MAX 10 ডিভাইস পরিবারের জন্য প্রযোজ্য।
• Intel Stratix 10 BLVDS ডিজাইন প্রাক্তনample—এই নকশা প্রাক্তনample Intel Stratix 10 ডিভাইস পরিবারের জন্য প্রযোজ্য।

দ্রষ্টব্য:
এই বিভাগে একটি মাল্টিপয়েন্ট BLVDS-এর কর্মক্ষমতা বিশ্লেষণ হাইপারলিঙ্কস*-এ সাইক্লোন III BLVDS ইনপুট/আউটপুট বাফার ইনফরমেশন স্পেসিফিকেশন (IBIS) মডেল সিমুলেশনের উপর ভিত্তি করে।
Intel সুপারিশ করে যে আপনি সিমুলেশনের জন্য এই Intel IBIS মডেলগুলি ব্যবহার করুন:

• স্ট্র্যাটিক্স III, স্ট্র্যাটিক্স IV, এবং স্ট্র্যাটিক্স V ডিভাইসগুলি-ডিভাইস-নির্দিষ্ট ডিফারেনশিয়াল SSTL-2 IBIS মডেল
• Intel Stratix 10, Intel Arria 10(2) এবং Intel Cyclone 10 GX ডিভাইস:
  •  আউটপুট বাফার—ডিফারেনশিয়াল SSTL-18 IBIS মডেল
  • ইনপুট বাফার—LVDS IBIS মডেল

সম্পর্কিত তথ্য

• ইন্টেল এফপিজিএ আইবিআইএস মডেল পৃষ্ঠা
  Intel FPGA ডিভাইস মডেলের ডাউনলোড প্রদান করে।
•  ডিজাইন প্রাক্তনampAN 522 এর জন্য লেস
  ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন প্রাক্তন প্রদান করেamples এই অ্যাপ্লিকেশন নোট ব্যবহৃত.

সিস্টেম সেটআপ

 সাইক্লোন III BLVDS ট্রান্সসিভার সহ মাল্টিপয়েন্ট BLVDS
এই চিত্রটি দশটি ঘূর্ণিঝড় III BLVDS ট্রান্সসিভার (U1 থেকে U10 নামে) সহ একটি মাল্টিপয়েন্ট টপোলজির পরিকল্পনা দেখায়।বাস ট্রান্সমিশন লাইনের নিম্নলিখিত বৈশিষ্ট্য রয়েছে বলে ধরে নেওয়া হয়:

•  একটি ফালা লাইন
•  50 Ω এর বৈশিষ্ট্যগত প্রতিবন্ধকতা
• 3.6 পিএফ প্রতি ইঞ্চি বৈশিষ্ট্যগত ক্যাপাসিট্যান্স
•  দৈর্ঘ্য 10 ইঞ্চি
• Intel Arria 10 IBIS মডেলগুলি প্রাথমিক এবং Intel IBIS মডেলে উপলব্ধ নয় web পৃষ্ঠা আপনার যদি এই প্রাথমিক Intel Arria 10 IBIS মডেলের প্রয়োজন হয়, তাহলে Intel-এর সাথে যোগাযোগ করুন।
• আনুমানিক 100 Ω এর বাস ডিফারেনশিয়াল চরিত্রগত প্রতিবন্ধকতা
•  1 ইঞ্চি প্রতিটি ট্রান্সসিভারের মধ্যে ব্যবধান
• টার্মিনেশন প্রতিরোধক RT দিয়ে উভয় প্রান্তে বাস শেষ হয়েছে

• ডিফল্ট ড্রাইভ শক্তি 12 mA
• ডিফল্টরূপে ধীর ধীর হার সেটিংস
• 6 pF এর প্রতিটি ট্রান্সসিভারের পিন ক্যাপ্যাসিট্যান্স
•  প্রতিটি BLVDS ট্রান্সসিভারের স্টাব হল একটি 1-ইঞ্চি মাইক্রোস্ট্রিপ যার বৈশিষ্ট্যগত প্রতিবন্ধকতা 50 Ω এবং চরিত্রগত ক্যাপাসিট্যান্স প্রতি ইঞ্চিতে 3 pF।
•  বাসে প্রতিটি ট্রান্সসিভারের সংযোগের ক্যাপাসিট্যান্স (সংযোগকারী, প্যাড এবং PCB এর মাধ্যমে) 2 পিএফ বলে ধরে নেওয়া হয়
• প্রতিটি লোডের মোট ক্যাপাসিট্যান্স প্রায় 11 পিএফ

1-ইঞ্চি লোড স্পেসিংয়ের জন্য, বিতরণ করা ক্যাপাসিট্যান্স প্রতি ইঞ্চিতে 11 পিএফের সমান। স্টাব দ্বারা সৃষ্ট প্রতিফলন কমাতে, এবং সংকেতগুলিকে প্রশমিত করতে
ড্রাইভার, প্রতিটি ট্রান্সসিভারের আউটপুটে 50 Ω প্রতিরোধক RS মিলে একটি প্রতিবন্ধকতা স্থাপন করা হয়।

বাস সমাপ্তি
সম্পূর্ণ লোড করা বাসের কার্যকর প্রতিবন্ধকতা হল 52 Ω যদি আপনি বাসের বৈশিষ্ট্যগত ক্যাপাসিট্যান্স এবং সেটআপের প্রতি ইউনিট দৈর্ঘ্যের বিতরণকৃত ক্যাপাসিট্যান্সকে কার্যকর ডিফারেনশিয়াল ইম্পিডেন্স সমীকরণে প্রতিস্থাপন করেন। সর্বোত্তম সংকেত অখণ্ডতার জন্য, আপনাকে অবশ্যই RT-এর সাথে 52 Ω মেলাতে হবে। নিম্নলিখিত পরিসংখ্যানগুলি রিসিভার ইনপুট পিনে ডিফারেনশিয়াল ওয়েভফর্ম (ভিআইডি) এর সাথে মিলে যাওয়া-, আন্ডার-, এবং ওভার-টার্মিনেশনের প্রভাব দেখায়। ডেটা রেট 100 Mbps। এই পরিসংখ্যানগুলিতে, আন্ডার-টার্মিনেশন (RT = 25 Ω) এর ফলে প্রতিফলন ঘটে এবং শব্দের মার্জিন উল্লেখযোগ্যভাবে হ্রাস পায়। কিছু ক্ষেত্রে, সমাপ্তি এমনকি রিসিভার থ্রেশহোল্ড (VTH = ±100 mV) লঙ্ঘন করে। যখন RT 50 Ω এ পরিবর্তিত হয়, তখন VTH-এর ক্ষেত্রে একটি উল্লেখযোগ্য শব্দ মার্জিন থাকে এবং প্রতিফলন নগণ্য হয়।

বাস টারমিনেশনের প্রভাব (U1-এ ড্রাইভার, U2-তে রিসিভার)
এই চিত্রে, U1 ট্রান্সমিটার হিসাবে কাজ করে এবং U2 থেকে U10 হল রিসিভার।

বাস টারমিনেশনের প্রভাব (U1-এ ড্রাইভার, U10-তে রিসিভার)
এই চিত্রে, U1 ট্রান্সমিটার হিসাবে কাজ করে এবং U2 থেকে U10 হল রিসিভার।

বাস টারমিনেশনের প্রভাব (U5-এ ড্রাইভার, U6-তে রিসিভার)
এই চিত্রে, U5 হল ট্রান্সমিটার এবং বাকিরা রিসিভার।

বাস টারমিনেশনের প্রভাব (U5-এ ড্রাইভার, U10-তে রিসিভার)
এই চিত্রে, U5 হল ট্রান্সমিটার এবং বাকিরা রিসিভার।বাসে চালক এবং রিসিভারের আপেক্ষিক অবস্থানও প্রাপ্ত সিগন্যালের গুণমানকে প্রভাবিত করে। ড্রাইভারের নিকটতম রিসিভার সবচেয়ে খারাপ ট্রান্সমিশন লাইন প্রভাব অনুভব করে কারণ এই অবস্থানে, প্রান্তের হার সবচেয়ে দ্রুত। ড্রাইভার বাসের মাঝখানে অবস্থান করলে এটি আরও খারাপ হয়।
প্রাক্তন জন্যampলে, 16 পৃষ্ঠার চিত্র 20 এবং 18 পৃষ্ঠার চিত্র 21 তুলনা করুন। রিসিভার U6 (U5 এ ড্রাইভার) এ VID রিসিভার U2 (U1 এ ড্রাইভার) এর চেয়ে বড় রিং দেখায়। অন্যদিকে, রিসিভার ড্রাইভার থেকে আরও দূরে অবস্থিত হলে প্রান্তের হার কমে যায়। বাসের এক প্রান্তে (U1.14) ড্রাইভার এবং অন্য প্রান্তে (U1) রিসিভারের সাথে 10 এনএস রেকর্ড করা বৃহত্তম উত্থান সময়।

স্টাব দৈর্ঘ্য
দীর্ঘ স্টাব দৈর্ঘ্য শুধুমাত্র ড্রাইভার থেকে রিসিভার পর্যন্ত ফ্লাইট সময় বাড়ায় না, এর ফলে একটি বৃহত্তর লোড ক্যাপাসিট্যান্সও তৈরি হয়, যা বৃহত্তর প্রতিফলন ঘটায়।

স্টাব দৈর্ঘ্য বৃদ্ধির প্রভাব (U1-এ ড্রাইভার, U10-এ রিসিভার)
এই চিত্রটি U10 এ VID তুলনা করে যখন স্টাবের দৈর্ঘ্য এক ইঞ্চি থেকে দুই ইঞ্চিতে বাড়ানো হয় এবং ড্রাইভার U1 এ থাকে।

স্টাব সমাপ্তি
আপনাকে অবশ্যই ড্রাইভার প্রতিবন্ধকতার সাথে স্টাব বৈশিষ্ট্যগত প্রতিবন্ধকতার সাথে মিলতে হবে। ড্রাইভার আউটপুটে সিরিজ টার্মিনেশন রেসিস্টর RS স্থাপন করা দীর্ঘ স্টাব এবং দ্রুত প্রান্তের হারের কারণে সৃষ্ট প্রতিকূল ট্রান্সমিশন লাইনের প্রভাবকে ব্যাপকভাবে হ্রাস করে। উপরন্তু, রিসিভারের স্পেসিফিকেশন পূরণ করতে VID কমানোর জন্য RS পরিবর্তন করা যেতে পারে।

স্টাব টারমিনেশনের প্রভাব (U1-এ ড্রাইভার, U2 এবং U10-এ রিসিভার)
এই চিত্রটি U2 এবং U10 এ VID তুলনা করে যখন U1 প্রেরণ করা হয়।

ড্রাইভার স্লিউ রেট
একটি দ্রুত স্লিউ রেট বৃদ্ধির সময়কে উন্নত করতে সাহায্য করে, বিশেষ করে ড্রাইভার থেকে রিসিভারে সবচেয়ে দূরে। যাইহোক, প্রতিফলনের কারণে একটি দ্রুততম হারও রিংকে বড় করে।

ড্রাইভার এজ রেট এর প্রভাব (U1 এ ড্রাইভার, U2 এবং U10 এ রিসিভার)
এই চিত্রটি ড্রাইভার স্লিউ রেট ইফেক্ট দেখায়। একটি 12 mA ড্রাইভ শক্তি সহ ধীর এবং দ্রুত স্লিউ রেট এর মধ্যে একটি তুলনা করা হয়৷ ড্রাইভার U1 এ রয়েছে এবং U2 এবং U10 এ ডিফারেনশিয়াল ওয়েভফর্ম পরীক্ষা করা হয়েছে।

সামগ্রিক সিস্টেম কর্মক্ষমতা

একটি মাল্টিপয়েন্ট BLVDS দ্বারা সমর্থিত সর্বোচ্চ ডেটা রেট একজন ড্রাইভারের কাছ থেকে সবচেয়ে দূরবর্তী রিসিভারের চোখের চিত্র দেখে নির্ধারিত হয়। এই অবস্থানে, প্রেরিত সংকেতটির প্রান্তের হার সবচেয়ে ধীর এবং চোখের খোলাকে প্রভাবিত করে। যদিও প্রাপ্ত সংকেতের গুণমান এবং গোলমালের মার্জিন লক্ষ্য অ্যাপ্লিকেশনের উপর নির্ভর করে, চোখের খোলার প্রশস্ততা তত ভাল। যাইহোক, আপনাকে অবশ্যই ড্রাইভারের নিকটবর্তী রিসিভারটি পরীক্ষা করতে হবে, কারণ ট্রান্সমিশন লাইনের প্রভাবগুলি আরও খারাপ হতে পারে যদি রিসিভারটি ড্রাইভারের কাছাকাছি থাকে।
চিত্র 23. 400 Mbps এ আই ডায়াগ্রাম (U1-এ ড্রাইভার, U2 এবং U10-এ রিসিভার)
এই চিত্রটি U2 (লাল বক্ররেখা) এবং U10 (নীল বক্ররেখা) 400 Mbps-এ ডেটা হারের জন্য চোখের চিত্রগুলিকে চিত্রিত করে৷ সিমুলেশনে 1% একক ব্যবধানের র্যান্ডম জিটার ধরে নেওয়া হয়। ড্রাইভারটি ডিফল্ট বর্তমান শক্তি এবং একাধিক হার সেটিংস সহ U1 এ রয়েছে। বাসটি সর্বোত্তম RT = 50 Ω দিয়ে সম্পূর্ণ লোড করা হয়েছে। U10-এ সবচেয়ে ছোট চোখ খোলা হয়, যা U1 থেকে সবচেয়ে দূরে। চোখের উচ্চতা এসampU0.5 এবং U692 এর জন্য 543 ইউনিট ব্যবধানে নেতৃত্ব দেওয়া হল যথাক্রমে 2 mV এবং 10 mV। উভয় ক্ষেত্রেই VTH = ±100 mV সাপেক্ষে যথেষ্ট নয়েজ মার্জিন রয়েছে।

AN 522-এর জন্য নথি সংশোধনের ইতিহাস: সমর্থিত ইন্টেল FPGA ডিভাইস পরিবারে বাস LVDS ইন্টারফেস বাস্তবায়ন

দলিল/সম্পদ

ইন্টেল AN 522 সমর্থিত FPGA ডিভাইস পরিবারে বাস LVDS ইন্টারফেস বাস্তবায়ন করছে [পিডিএফ] ব্যবহারকারীর নির্দেশিকা AN 522 সমর্থিত FPGA ডিভাইস পরিবারে বাস LVDS ইন্টারফেস বাস্তবায়ন, AN 522, সমর্থিত FPGA ডিভাইস পরিবারে বাস LVDS ইন্টারফেস বাস্তবায়ন, সমর্থিত FPGA ডিভাইস পরিবারে ইন্টারফেস, FPGA ডিভাইস পরিবারে

তথ্যসূত্র

• ব্যবহারকারীর ম্যানুয়াল