Intel AN 522 لاڳو ڪرڻ بس LVDS انٽرفيس سپورٽ ٿيل FPGA ڊيوائس فيمليز ۾

بس LVDS (BLVDS) LVDS پوائنٽ-ٽو-پوائنٽ ڪميونيڪيشن جي صلاحيت کي ملائي پوائنٽ ڪنفيگريشن تائين وڌائي ٿو. ملٽي پوائنٽ BLVDS ملٽي پوائنٽ بيڪپلين ايپليڪيشنن لاءِ هڪ موثر حل پيش ڪري ٿو.

Intel FPGA ڊوائيسز ۾ BLVDS لاڳو ڪرڻ جي حمايت

توھان لاڳو ڪري سگھوٿا BLVDS انٽرفيس انھن Intel ڊوائيسز ۾ درج ٿيل I/O معيار استعمال ڪندي.

نوٽ:
انهن ڊوائيسز ۾ پروگرام قابل ڊرائيو طاقت ۽ سليو شرح خاصيتون توهان کي توهان جي ملٽي پوائنٽ سسٽم کي وڌ کان وڌ ڪارڪردگي لاء ڪسٽمائي ڪرڻ جي اجازت ڏئي ٿي. سپورٽ ڪيل وڌ ۾ وڌ ڊيٽا جي شرح کي طئي ڪرڻ لاءِ، توهان جي مخصوص سسٽم سيٽ اپ ۽ ايپليڪيشن جي بنياد تي هڪ تخليق يا ماپ انجام ڏيو.
BLVDS ختمview صفحي 4 تي
صفحي 6 تي Intel ڊوائيسز ۾ BLVDS ٽيڪنالاجي
صفحي 9 تي BLVDS بجلي جو استعمال
BLVDS ڊيزائن Exampصفحي 10 تي
صفحي 17 تي ڪارڪردگي جو تجزيو
AN 522 لاءِ دستاويز جي نظرثاني جي تاريخ: صفحي 25 تي سپورٽ ٿيل Intel FPGA Device Families ۾ بس LVDS انٽرفيس کي لاڳو ڪرڻ
لاڳاپيل معلومات
صفحي 7 تي Intel FPGA ڊوائيسز ۾ BLVDS انٽرفيس لاءِ I/O معيار

BLVDS ختمview

عام ملٽي پوائنٽ BLVDS سسٽم ڪيترن ئي ٽرانسميٽر ۽ وصول ڪندڙ جوڑوں تي مشتمل آهي (ٽرانسسيور) جيڪي بس سان ڳنڍيل آهن.
ملٽي پوائنٽ BLVDSاڳئين شڪل ۾ ترتيب ڏنل ٻه طرفي اڌ ڊپليڪس ڪميونيڪيشن مهيا ڪري ٿي جڏهن ته ڪنيڪشن جي کثافت کي گھٽ ڪندي. ڪو به ٽرانسيور ٽرانسميٽر جي ڪردار کي فرض ڪري سگھي ٿو، باقي ٽرانسيور رسيور جي طور تي ڪم ڪري ٿو (صرف هڪ ٽرانسميٽر هڪ وقت ۾ فعال ٿي سگهي ٿو). بس ٽرئفڪ ڪنٽرول، يا ته هڪ پروٽوڪول يا هارڊويئر حل ذريعي عام طور تي بس تي ڊرائيور جي تڪرار کان بچڻ جي ضرورت آهي. ملٽي پوائنٽ BLVDS جي ڪارڪردگي تمام گهڻو متاثر ٿئي ٿي بس تي ڪيپيسٽي لوڊ ڪرڻ ۽ ختم ٿيڻ سان.
ڊيزائن جي غور
هڪ سٺي ملٽي پوائنٽ ڊيزائن کي بهتر سگنل جي سالميت حاصل ڪرڻ لاءِ بس تي ڪيپيسيٽو لوڊ ۽ ختم ٿيڻ تي غور ڪرڻ گهرجي. توهان گهٽ پن جي گنجائش سان ٽرانسيور، گهٽ ڪيپيسيٽينس سان ڪنيڪٽر، ۽ اسٽب جي ڊيگهه کي مختصر رکڻ سان لوڊ ڪيپيسيٽينس کي گھٽ ڪري سگهو ٿا. ملٽي پوائنٽ BLVDS ڊيزائن جي غورن مان هڪ مڪمل طور تي لوڊ ٿيل بس جي اثرائتي فرق واري رڪاوٽ آهي، جنهن کي موثر رڪاوٽ سڏيو ويندو آهي، ۽ بس ذريعي پروپيگيشن دير. ٻيا ملٽي پوائنٽ BLVDS ڊيزائن جي ويچارن ۾ شامل آھن ناڪام-محفوظ تعصب، ڪنيڪٽر جو قسم ۽ پن آئوٽ، پي سي بي بس ٽريس ترتيب، ۽ ڊرائيور ايج ريٽ وضاحتون.
مؤثر رڪاوٽ
اثرائتي رڪاوٽ جو دارومدار بس جي خصوصيت واري رڪاوٽ زو ۽ بس تي ڪيپيسيٽو لوڊ ڪرڻ تي آهي. ڪنيڪٽر، پلگ ان ڪارڊ تي اسٽيب، پيڪنگنگ، ۽ رسيور ان پٽ ڪيپيسيٽنس سڀ ڪيپيسيٽو لوڊ ڪرڻ ۾ مدد ڪن ٿا، جيڪو بس جي اثرائتي رڪاوٽ کي گھٽائي ٿو.
Equation 1. Effective Differential Impedance Equation
ھن مساوات کي استعمال ڪريو لوڊ ٿيل بس (Zeff) جي اثرائتي فرق واري رڪاوٽ جي اندازي لاءِ.ڪٿي:

• Zdiff (Ω) ≈ 2 × Zo = بس جي فرق واري خصوصيت واري رڪاوٽ
•  Co (pF/inch) = خصوصيت جي گنجائش في يونٽ بس جي ڊيگهه
• CL (pF) = هر لوڊ جي گنجائش
•  N = بس تي لوڊ جو تعداد
•  H (انچ) = d × N = بس جي ڪل ڊگھائي
•  d (انچ) = هر پلگ ان ڪارڊ جي وچ ۾ فاصلو
•  Cd (pF/inch) = CL/d = ورهايل ظرفيت في يونٽ ڊگھائي بس ۾

لوڊ گنجائش ۾ اضافو يا پلگ ان ڪارڊ جي وچ ۾ ويجھو فاصلو مؤثر رڪاوٽ گھٽائي ٿو. سسٽم جي ڪارڪردگي کي بهتر ڪرڻ لاء، اهو ضروري آهي ته گهٽ گنجائش ٽرانسيور ۽ ڪنيڪٽر چونڊيو وڃي. ڪنيڪٽر ۽ ٽرانسيور I/O پن جي وچ ۾ هر رسيور اسٽب جي ڊيگهه کي جيترو ٿي سگهي ننڍو رکو.
Cd/Co
هي انگ اکر ڏيکاري ٿو ورهايل ڪيپيسيٽيشن جي اثرن تي عام اثرائتو رڪاوٽ.بس جي هر آخر ۾ ختم ٿيڻ جي ضرورت آهي، جڏهن ته ڊيٽا ٻنهي طرفن ۾ وهندو آهي. عڪاسي کي گهٽائڻ ۽ بس تي رينگنگ کي گهٽائڻ لاءِ، توهان کي لازمي طور تي ختم ٿيڻ واري رزسٽر کي موثر رڪاوٽ سان ملائڻو پوندو. Cd/Co = 3 سان سسٽم لاءِ، مؤثر رڪاوٽ Zdiff جي 0.5 ڀيرا آهي. بس تي ٻه ڀيرا ختم ٿيڻ سان، ڊرائيور Zdiff جي 0.25 ڀيرا جي برابر لوڊ ڏسي ٿو. ۽ اھڙيءَ طرح رسيور انپٽس ۾ سگنل جھول ۽ فرق واري شور جي مارجن کي گھٽائي ٿو (جيڪڏھن معياري LVDS ڊرائيور استعمال ڪيو وڃي). BLVDS ڊرائيور هن مسئلي کي ايڊريس ڪري ٿو ڊرائيو موجوده کي وڌائڻ لاء ساڳئي حجم حاصل ڪرڻ لاءtagاي وصول ڪندڙ انپٽس تي جھول.
پروپيگنڊا دير
پروپيگيشن دير (tPD = Zo × Co) ٽرانسميشن لائين جي ذريعي وقت جي دير آهي في يونٽ جي ڊيگهه. ان جو دارومدار خصوصيت جي رڪاوٽ ۽ خاصيت تي آهي
بس جي گنجائش.
مؤثر پروپيگنڊا جي دير
لوڊ ٿيل بس لاءِ، توھان حساب ڪري سگھوٿا موثر پروپيگيشن دير جو ھن مساوات سان. توھان حساب ڪري سگھوٿا سگنل جي پروپيگنڊا لاءِ ڊرائيور A کان وصول ڪندڙ B تائين جيئن tPDEFF × ڊرائيور A ۽ وصول ڪندڙ B جي وچ ۾ لائين جي ڊگھائي.

Intel ڊوائيسز ۾ BLVDS ٽيڪنالاجي

سپورٽ ٿيل Intel ڊوائيسز ۾، BLVDS انٽرفيس ڪنهن به قطار يا ڪالمن I/ بينڪن ۾ سپورٽ ڪئي وئي آهي جيڪي 1.8 V جي VCCIO (Intel Arria 10 ۽ Intel Cyclone 10 GX ڊوائيسز) يا 2.5 V (ٻين سپورٽ ڊوائيسز) سان هلائي رهيا آهن. انهن I/O بئنڪن ۾، انٽرفيس کي سپورٽ ڪئي ويندي آهي فرقي I/O پنن تي پر نه وقف ٿيل ڪلاڪ ان پٽ يا ڪلاڪ آئوٽ پٽ پنن تي. جڏهن ته، Intel Arria 10 ۽ Intel Cyclone 10 GX ڊوائيسز ۾، BLVDS انٽرفيس وقف ٿيل گھڙي پنن تي سپورٽ ڪئي وئي آهي جيڪي عام I/Os طور استعمال ڪيا ويندا آهن.

•  BLVDS ٽرانسميٽر استعمال ڪري ٿو ٻه اڪيلو ختم ٿيل ٻاھرين بفرز سان گڏ ٻئي ٻاھرين بفر سان پروگرام ڪيو ويو جيئن انٽ ٿيل.
•  BLVDS وصول ڪندڙ هڪ وقف LVDS ان پٽ بفر استعمال ڪري ٿو.

سپورٽ ٿيل ڊوائيسز ۾ BLVDS I / O بفرايپليڪيشن جي قسم تي منحصر ڪري مختلف ان پٽ يا آئوٽ بفر استعمال ڪريو:

• Multidrop ايپليڪيشن- ان پٽ يا آئوٽ پٽ بفر کي استعمال ڪريو ان تي منحصر ڪري ٿو ته ڇا ڊوائيس ڊرائيور يا وصول ڪندڙ آپريشن لاء ارادو ڪيو ويو آهي.
• ملٽي پوائنٽ ايپليڪيشن- آئوٽ پٽ بفر ۽ ان پٽ بفر ساڳيا I/O پنن کي شيئر ڪري ٿو. توهان کي ضرورت آهي هڪ آئوٽ پُٽ فعال (oe) سگنل کي ٽي-رياست ڪرڻ لاءِ LVDS آئوٽ پٽ بفر جڏهن اهو سگنل نه موڪلي رهيو آهي.
•  آئوٽ بفر لاءِ آن-چپ سيريز ختم ڪرڻ (RS OCT) کي فعال نه ڪريو.
• پلگ-ان ڪارڊ تي اسٽب کي رڪاوٽ جي ميلاپ مهيا ڪرڻ لاءِ آئوٽ پُٽ بفرن تي خارجي مزاحمتي استعمال ڪريو.
• ڊفرنشل ان پٽ بفر لاءِ آن-چِپ ڊفرينشل ٽرمينيشن (RD OCT) کي فعال نه ڪريو ڇو ته بس جي ختم ٿيڻ کي عام طور تي بس جي ٻنهي سرن تي خارجي ٽرمينيشن رزسٽرز استعمال ڪندي لاڳو ڪيو ويندو آهي.

Intel FPGA ڊوائيسز ۾ BLVDS انٽرفيس لاءِ I/O معيار
توھان لاڳو ڪري سگھوٿا BLVDS انٽرفيس کي استعمال ڪندي لاڳاپيل I/O معيار ۽ موجوده طاقت جي ضرورتن کي سپورٽ ٿيل Intel ڊوائيسز لاءِ.
I/O معياري ۽ خاصيتون سپورٽ ٿيل Intel ڊوائيسز ۾ BLVDS انٽرفيس لاءِ

1.  DIFFIO_TX پن سچي LVDS فرقي وصول ڪندڙن کي سپورٽ نٿو ڪري.

وڌيڪ معلومات لاء، لاڳاپيل ڊوائيس دستاويزن کي ڏسو جيئن ته لاڳاپيل معلومات سيڪشن ۾ ڏنل آهي:

• پن اسائنمنٽس جي معلومات لاءِ، ڊوائيس پن آئوٽ ڏانھن رجوع ڪريو files.
• I/O معيار جي خاصيتن لاءِ، ڊوائيس جي ھٿ بڪ I/O باب ڏانھن رجوع ڪريو.
•  برقي وضاحتن لاءِ، ڊيوائس جي ڊيٽ شيٽ يا ڊي سي ۽ سوئچنگ خاصيتن واري دستاويز ڏانهن رجوع ڪريو.

لاڳاپيل معلومات

•  Intel Stratix 10 پن آئوٽ Files
•  Stratix V پن آئوٽ Files
• Stratix IV پن آئوٽ Files
•  Stratix III ڊوائيس پن آئوٽ Files
•  Intel Arria 10 ڊوائيس پن آئوٽ Files
•  Arria V ڊوائيس پن آئوٽ Files
•  آرريا II GX ڊوائيس پن آئوٽ Files
• Intel Cyclone 10 GX Device Pin-Out Files
• Intel Cyclone 10 LP ڊوائيس پن آئوٽ Files
• سائيڪلون V ڊوائيس پن آئوٽ Files
•  سائيڪلون IV ڊوائيس پن آئوٽ Files
• سائيڪلون III ڊوائيس پن آئوٽ Files
• Intel MAX 10 ڊوائيس پن آئوٽ Files
• Intel Stratix 10 عام مقصد I/O استعمال ڪندڙ ھدايت
•  Stratix V ڊوائيسز ۾ I/O خاصيتون
•  Stratix IV ڊوائيس ۾ I/O خاصيتون
•  Stratix III ڊوائيس I/O خاصيتون
• Stratix V ڊوائيسز ۾ I/O خاصيتون
•  Stratix IV ڊوائيس ۾ I/O خاصيتون
•  Stratix III ڊوائيس I/O خاصيتون
•  I/O ۽ تيز رفتار I/O Intel Arria 10 ڊوائيسز ۾
•  I/O خاصيتون Arria V ڊوائيسز ۾
• I/O خاصيتون Arria II ڊوائيسز ۾
•  I/O ۽ تيز رفتار I/O Intel Cyclone 10 GX ڊوائيسز ۾
•  I/O ۽ تيز رفتار I/O Intel Cyclone 10 LP ڊوائيسز ۾
• I/O خاصيتون سائيڪلون V ڊوائيسز ۾
• سائيڪلون IV ڊوائيسز ۾ I/O خاصيتون
•  I/O خاصيتون سائيڪلون III ڊيوائس فيملي ۾
• Intel MAX 10 عام مقصد I/O يوزر گائيڊ
•  Intel Stratix 10 Device Datasheet
• Stratix V ڊوائيس ڊيٽا شيٽ
•  Stratix IV ڊوائيسز لاء ڊي سي ۽ سوئچنگ خاصيتون
•  Stratix III ڊوائيس ڊيٽا شيٽ: ڊي سي ۽ سوئچنگ خاصيتون
•  Intel Arria 10 Device Datasheet
•  آرريا وي ڊيوائس ڊيٽا شيٽ
• Arria II ڊوائيسز لاء ڊيوائس ڊيٽا شيٽ
• Intel Cyclone 10 GX Device Datasheet
•  Intel Cyclone 10 LP Device Datasheet
•  سائيڪلون V ڊوائيس ڊيٽا شيٽ
•  سائيڪلون IV ڊيوائس ڊيٽا شيٽ
• سائيڪلون III ڊيوائس ڊيٽا شيٽ
• Intel MAX 10 ڊوائيس ڊيٽا شيٽ

BLVDS پاور واپرائڻ

• ڊوائيس ۾ توهان جي ڊيزائن کي لاڳو ڪرڻ کان پهريان، ايڪسل-بنياد اي پي اي استعمال ڪريو سپورٽ ڊيوائس لاءِ جيڪو توهان استعمال ڪندا آهيو BLVDS I/O پاور واپرائڻ جي اندازي جي شدت حاصل ڪرڻ لاءِ.
•  ان پٽ ۽ bidirectional پنن لاءِ، BLVDS ان پٽ بفر هميشه فعال هوندو آهي. BLVDS ان پٽ بفر بجلي استعمال ڪري ٿو جيڪڏهن بس تي سوئچنگ سرگرمي آهي (مثال طورample، ٻيا ٽرانسيورس موڪلي رهيا آهن ۽ وصول ڪري رهيا آهن ڊيٽا، پر سائيڪلون III ڊيوائس مطلوب وصول ڪندڙ نه آهي).
•  جيڪڏهن توهان BLVDS استعمال ڪريو ٿا ان پٽ بفر جي طور تي ملٽي ڊراپ ۾ يا ملٽي پوائنٽ ايپليڪيشنن ۾ هڪ طرفي بفر جي طور تي، Intel سفارش ڪري ٿو ٽوگل ريٽ داخل ڪرڻ جنهن ۾ بس تي سڀئي سرگرميون شامل آهن، نه صرف سرگرميون جيڪي Intel ڊيوائس BLVDS ان پٽ بفر لاءِ آهن.

ExampEPE ۾ BLVDS I/O ڊيٽا انٽري جو le
ھي انگ اکر ڏيکاري ٿو BLVDS I/O جي داخلا سائڪلون III EPE ۾. ٻين سپورٽ ٿيل Intel ڊوائيسز جي EPE ۾ چونڊڻ لاءِ I/O معيار لاءِ، لاڳاپيل معلومات ڏانهن رجوع ڪريو.Intel سفارش ڪري ٿو ته توهان استعمال ڪريو Intel Quartus Prime Power Analyzer Tool هڪ صحيح BLVDS I/O پاور تجزيو انجام ڏيڻ لاءِ توهان پنهنجي ڊيزائن کي مڪمل ڪرڻ کان پوءِ. پاور اينالائيزر ٽول طاقت جو اندازو لڳائي ٿو ڊزائن جي وضاحتن جي بنياد تي جڳھ ۽ رستي جي مڪمل ٿيڻ کان پوءِ. پاور اينالائيزر ٽول استعمال ڪندڙ جي داخل ٿيل، نقلي نڪتل، ۽ اندازي مطابق سگنل جي سرگرمين جو مجموعو لاڳو ڪري ٿو، جيڪي تفصيلي سرڪٽ ماڊلز سان گڏ ملي ٿي، بلڪل صحيح پاور تخمينو پيدا ڪري ٿو.
لاڳاپيل معلومات

• پاور تجزيو باب، Intel Quartus Prime Pro Edition Handbook
  Intel Stratix 10، Intel Arria 10، ۽ Intel Cyclone 10 GX ڊوائيس خاندانن لاءِ Intel Quartus Prime Pro Edition Power Analyzer ٽول بابت وڌيڪ معلومات مهيا ڪري ٿي.
• پاور تجزيو باب، Intel Quartus Prime Standard Edition Handbook
  Stratix V، Stratix IV، Stratix III، Arria V، Arria II، Intel Cyclone 10 LP، Cyclone V، Cyclone IV، Cyclone III LS، Cyclone III، ۽ Intel لاءِ Intel Quartus Prime Standard Edition Power Analyzer ٽول بابت وڌيڪ معلومات مهيا ڪري ٿي. MAX 10 ڊوائيس خاندانن.
• Early Power Estimators (EPE) ۽ پاور اينالائيزر صفحو
  EPE ۽ Intel Quartus Prime Power Analyzer Tool بابت وڌيڪ معلومات مهيا ڪري ٿي.
• صفحي 3 تي سپورٽ ٿيل Intel FPGA ڊيوائس فيمليز ۾ بس LVDS انٽرفيس کي لاڳو ڪرڻ
  BLVDS پاور واپرائڻ جو اندازو لڳائڻ لاءِ EPE ۾ چونڊڻ لاءِ I/O معيار لسٽ ڪري ٿو.

BLVDS ڊيزائن Example
ڊزائن جو مثالample توهان کي ڏيکاري ٿو ته BLVDS I/O بفر کي سپورٽ ٿيل ڊوائيسز ۾ انٽيل ڪوارٽس پرائم سافٽ ويئر ۾ لاڳاپيل عام مقصد I/O (GPIO) IP ڪور سان ڪيئن انسٽال ڪجي.

•  Intel Stratix 10، Intel Arria 10، ۽ Intel Cyclone 10 GX ڊوائيسز- استعمال ڪريو GPIO Intel FPGA IP ڪور.
•  Intel MAX 10 ڊوائيسز- استعمال ڪريو GPIO Lite Intel FPGA IP ڪور.
•  ٻيا سڀ سپورٽ ٿيل ڊوائيس- استعمال ڪريو ALTIOBUF IP ڪور.

توھان ڊائون لوڊ ڪري سگھو ٿا ڊيزائن exampلاڳاپيل معلومات ۾ لنڪ تان. BLVDS I / O بفر مثال لاء، Intel ھيٺ ڏنل شيون سفارش ڪري ٿو:

•  GPIO IP ڪور کي bidirectional موڊ ۾ لاڳو ڪريو تغير واري موڊ آن سان.
•  مقرر ڪريو I/O معيار کي ٻه طرفي پنن کي:
•  BLVDS - Intel Cyclone 10 LP، Cyclone IV، Cyclone III، ۽ Intel MAX 10 ڊوائيسز.
•  فرق SSTL-2 ڪلاس I يا ڪلاس II- Stratix V، Stratix IV، Stratix III، Arria V، Arria II، ۽ Cyclone V ڊوائيسز.
• اختلافي SSTL-18 ڪلاس I يا ڪلاس II - Intel Stratix 10، Intel Arria 10، ۽ Intel Cyclone 10 GX ڊوائيسز.

لکڻ ۽ پڙهڻ جي عملن دوران ان پٽ يا آئوٽ بفر آپريشن

• oe پورٽ واحد-ختم ٿيل ٻاھرين بفرز کي چالو يا غير فعال ڪرڻ لاءِ ڊوائيس ڪور مان oe سگنل وصول ڪري ٿو.
•  ريڊ آپريشن دوران آئوٽ پُٽ بفرز کي ٽن-رياست ڪرڻ لاءِ oe سگنل کي گھٽ رکو.
•  AND دروازي جو ڪم اهو آهي ته منتقل ٿيل سگنل کي واپس وڃڻ کان روڪيو وڃي ڊوائيس ڪور ۾. فرق ان پٽ بفر هميشه فعال آهي.

لاڳاپيل معلومات

•  I/O بفر (ALTIOBUF) IP ڪور يوزر گائيڊ
•  GPIO IP ڪور يوزر گائيڊ
•  Intel MAX 10 I/O عملدرآمد ھدايتون
• Intel FPGA IP ڪور جو تعارف
• ڊيزائن ExampAN 522 لاءِ

مهيا ڪري ٿو Intel Quartus Prime design examples هن اپليڪيشن نوٽ ۾ استعمال ڪيو.
ڊيزائن ExampIntel Stratix 10 ڊوائيسز لاء هدايتون
اهي قدم صرف Intel Stratix 10 ڊوائيسز تي لاڳو آهن. پڪ ڪريو ته توهان GPIO Intel FPGA IP ڪور استعمال ڪريو ٿا.

1. هڪ GPIO Intel FPGA IP ڪور ٺاهيو جيڪو هڪ باهمي ان پٽ ۽ آئوٽ پٽ بفر کي سپورٽ ڪري سگهي ٿو:
   • هڪ GPIO Intel FPGA IP ڪور کي انسٽال ڪريو.
   • ب. ڊيٽا جي هدايت ۾، چونڊيو بيدير.
   • ج. ڊيٽا جي چوٽي ۾، 1 داخل ڪريو.
   • ڊي. آن ڪريو ڊفرنشل بفر استعمال ڪريو.
   • e. رجسٽري موڊ ۾، ڪو به نه چونڊيو.
2. ماڊلز ۽ ان پٽ ۽ آئوٽ پٽ بندرگاهن کي ڳنڍيو جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي:
   ان پٽ ۽ آئوٽ پٽ پورٽ ڪنيڪشن ExampLe Intel Stratix 10 ڊوائيسز لاء
3. اسائنمينٽ ايڊيٽر ۾، لاڳاپيل I/O معيار کي تفويض ڪريو جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. توھان پڻ سيٽ ڪري سگھو ٿا موجوده طاقت ۽ سلي شرح جا اختيار. ٻي صورت ۾، Intel Quartus Prime سافٽ ويئر ڊفالٽ سيٽنگون فرض ڪري ٿو.
   Intel Stratix 10 ڊوائيسز لاءِ Intel Quartus Prime Assignment Editor ۾ BLVDS I/O اسائنمينٽ
4. ModelSim* - Intel FPGA ايڊيشن سافٽ ويئر سان گڏ فنڪشنل تخليق کي گڏ ڪريو ۽ انجام ڏيو.

لاڳاپيل معلومات

• ModelSim - Intel FPGA ايڊيشن سافٽ ويئر سپورٽ
  ModelSim بابت وڌيڪ معلومات مهيا ڪري ٿي - Intel FPGA ايڊيشن سافٽ ويئر ۽ مختلف لنڪس تي مشتمل آهي عنوانن جهڙوڪ تنصيب، استعمال، ۽ مسئلو حل ڪرڻ.
• صفحي 7 تي Intel FPGA ڊوائيسز ۾ BLVDS انٽرفيس لاءِ I/O معيار
  پنن ۽ I/O معيارن کي لسٽ ڪريو جيڪي توھان دستي طور تي BLVDS ايپليڪيشنن لاءِ سپورٽ ٿيل Intel FPGA ڊوائيسز ۾ تفويض ڪري سگھو ٿا.
• ڊيزائن ExampAN 522 لاءِ
  مهيا ڪري ٿو Intel Quartus Prime design examples هن اپليڪيشن نوٽ ۾ استعمال ڪيو.

ڊيزائن ExampIntel Arria 10 ڊوائيسز لاء هدايتون
اهي قدم صرف Intel Quartus Prime Standard Edition استعمال ڪندي Intel Arria 10 ڊوائيسز تي لاڳو ٿين ٿا. پڪ ڪريو ته توهان GPIO Intel FPGA IP ڪور استعمال ڪريو ٿا.

1. StratixV_blvds.qar کوليو file Stratix V ڊيزائن کي درآمد ڪرڻ لاءِ exampIntel Quartus Prime Standard Edition سافٽ ويئر ۾ داخل ٿيو.
2. لڏپلاڻ ڪريو ڊيزائن اڳوڻيampGPIO Intel FPGA IP ڪور استعمال ڪرڻ لاءِ:
   • هڪ مينيو تي، چونڊيو پروجيڪٽ ➤ اپ گريڊ IP اجزاء.
   • ب. "ALIOBUF" اداري تي ڊبل ڪلڪ ڪريو.
     ALTIOBUF IP ڪور لاءِ ميگا ويزرڊ پلگ ان مئنيجر ونڊو ظاهر ٿئي ٿي.
   • ج. بند ڪريو ميچ پروجيڪٽ/ڊفالٽ.
   • ڊي. في الحال منتخب ٿيل ڊوائيس خاندان ۾، چونڊيو Arria 10.
   • e. ڪلڪ ڪريو ختم ۽ پوءِ ڪلڪ ڪريو ختم ڪريو ٻيهر.
   • f. ڊڪشنري باڪس ۾ جيڪو ظاهر ٿئي ٿو، ڪلڪ ڪريو ٺيڪ.
     Intel Quartus Prime Pro Edition سافٽ ويئر لڏپلاڻ وارو عمل انجام ڏئي ٿو ۽ پوءِ ڏيکاري ٿو GPIO IP پيٽرول ايڊيٽر.
3. GPIO Intel FPGA IP ڪور کي ترتيب ڏيو هڪ باهمي ان پٽ ۽ آئوٽ بفر کي سپورٽ ڪرڻ لاءِ:
   • هڪ ڊيٽا جي هدايت ۾، چونڊيو بيدير.
   • ب. ڊيٽا جي چوٽي ۾، 1 داخل ڪريو.
   • ج. آن ڪريو ڊفرنشل بفر استعمال ڪريو.
   • ڊي. ختم ڪريو تي ڪلڪ ڪريو ۽ IP ڪور ٺاھيو.
4. ماڊلز ۽ ان پٽ ۽ آئوٽ پٽ بندرگاهن کي ڳنڍيو جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي:
   ان پٽ ۽ آئوٽ پٽ پورٽ ڪنيڪشن ExampLe Intel Arria 10 ڊوائيسز لاء
5. اسائنمينٽ ايڊيٽر ۾، لاڳاپيل I/O معيار کي تفويض ڪريو جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. توھان پڻ سيٽ ڪري سگھو ٿا موجوده طاقت ۽ سلي شرح جا اختيار. ٻي صورت ۾، Intel Quartus Prime Standard Edition سافٽ ويئر Intel Arria 10 ڊوائيسز لاءِ ڊفالٽ سيٽنگون فرض ڪري ٿو-Differential SSTL-18 ڪلاس I يا ڪلاس II I/O معيار.
   Intel Arria 10 ڊوائيسز لاءِ Intel Quartus Prime Assignment Editor ۾ BLVDS I/O اسائنمينٽنوٽ:
   Intel Arria 10 ڊوائيسز لاءِ، توھان دستي طور تي تفويض ڪري سگھو ٿا ٻئي p ۽ n پن جڳهيون LVDS پنن لاءِ اسائنمينٽ ايڊيٽر سان.
6. ModelSim - Intel FPGA Edition سافٽ ويئر سان گڏ فنڪشنل سموليشن گڏ ڪريو ۽ انجام ڏيو.

لاڳاپيل معلومات

• ModelSim - Intel FPGA ايڊيشن سافٽ ويئر سپورٽ
  ModelSim بابت وڌيڪ معلومات مهيا ڪري ٿي - Intel FPGA ايڊيشن سافٽ ويئر ۽ مختلف لنڪس تي مشتمل آهي عنوانن جهڙوڪ تنصيب، استعمال، ۽ مسئلو حل ڪرڻ.
• صفحي 7 تي Intel FPGA ڊوائيسز ۾ BLVDS انٽرفيس لاءِ I/O معيار
  پنن ۽ I/O معيارن کي لسٽ ڪريو جيڪي توھان دستي طور تي BLVDS ايپليڪيشنن لاءِ سپورٽ ٿيل Intel FPGA ڊوائيسز ۾ تفويض ڪري سگھو ٿا.
• ڊيزائن ExampAN 522 لاءِ
  مهيا ڪري ٿو Intel Quartus Prime design examples هن اپليڪيشن نوٽ ۾ استعمال ڪيو.

ڊيزائن ExampIntel MAX 10 ڊوائيسز لاء هدايتون
اهي قدم صرف Intel MAX 10 ڊوائيسز تي لاڳو آهن. پڪ ڪريو ته توهان GPIO Lite Intel FPGA IP ڪور استعمال ڪريو.

1. هڪ GPIO Lite Intel FPGA IP ڪور ٺاهيو جيڪو هڪ باهمي ان پٽ ۽ آئوٽ پٽ بفر کي سپورٽ ڪري سگهي ٿو:
   • هڪ انسٽال ڪريو GPIO Lite Intel FPGA IP ڪور.
   • ب. ڊيٽا جي هدايت ۾، چونڊيو بيدير.
   • ج. ڊيٽا جي چوٽي ۾، 1 داخل ڪريو.
   • ڊي. چالو ڪريو pseudo differential بفر استعمال ڪريو.
   • e. رجسٽري موڊ ۾، چونڊيو بائي پاس.
2. ماڊلز ۽ ان پٽ ۽ آئوٽ پٽ بندرگاهن کي ڳنڍيو جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي:
    ان پٽ ۽ آئوٽ پٽ پورٽ ڪنيڪشن ExampLe Intel MAX 10 ڊوائيسز لاءِ
3. اسائنمينٽ ايڊيٽر ۾، لاڳاپيل I/O معيار کي تفويض ڪريو جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. توھان پڻ سيٽ ڪري سگھو ٿا موجوده طاقت ۽ سلي شرح جا اختيار. ٻي صورت ۾، Intel Quartus Prime سافٽ ويئر ڊفالٽ سيٽنگون فرض ڪري ٿو.
   Intel MAX 10 ڊوائيسز لاءِ Intel Quartus Prime Assignment Editor ۾ BLVDS I/O اسائنمينٽ
4. ModelSim - Intel FPGA Edition سافٽ ويئر سان گڏ فنڪشنل سموليشن گڏ ڪريو ۽ انجام ڏيو.

لاڳاپيل معلومات

• ModelSim - Intel FPGA ايڊيشن سافٽ ويئر سپورٽ
  ModelSim بابت وڌيڪ معلومات مهيا ڪري ٿي - Intel FPGA ايڊيشن سافٽ ويئر ۽ مختلف لنڪس تي مشتمل آهي عنوانن جهڙوڪ تنصيب، استعمال، ۽ مسئلو حل ڪرڻ.
• صفحي 7 تي Intel FPGA ڊوائيسز ۾ BLVDS انٽرفيس لاءِ I/O معيار
  پنن ۽ I/O معيارن کي لسٽ ڪريو جيڪي توھان دستي طور تي BLVDS ايپليڪيشنن لاءِ سپورٽ ٿيل Intel FPGA ڊوائيسز ۾ تفويض ڪري سگھو ٿا.
• ڊيزائن ExampAN 522 لاءِ
  مهيا ڪري ٿو Intel Quartus Prime design examples هن اپليڪيشن نوٽ ۾ استعمال ڪيو.

ڊيزائن Exampسڀني سپورٽ ڊوائيسز لاء هدايتون سواء Intel Arria 10، Intel Cyclone 10 GX، ۽ Intel MAX 10

اهي قدم سڀني سپورٽ ٿيل ڊوائيسز تي لاڳو آهن سواءِ Intel Arria 10، Intel Cyclone 10 GX، ۽ Intel MAX 10. پڪ ڪريو ته توهان ALTIOBUF IP ڪور استعمال ڪريو ٿا.

1.  هڪ ALTIOBUF IP ڪور ٺاهيو جيڪو هڪ طرفي ان پٽ ۽ آئوٽ بفر جي مدد ڪري سگهي ٿو:
   • هڪ ALTIOBUF IP ڪور کي انسٽال ڪريو.
   • ب. ماڊل کي ٻه طرفي بفر طور ترتيب ڏيو.
   • ج. بفرن جو تعداد ڇا آھي ان ۾، 1 داخل ڪريو.
   • ڊي. آن ڪريو ڊفرنشل موڊ استعمال ڪريو.
2. ماڊلز ۽ ان پٽ ۽ آئوٽ پٽ بندرگاهن کي ڳنڍيو جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي:
    ان پٽ ۽ آئوٽ پٽ پورٽ ڪنيڪشن Exampسڀني سپورٽ ٿيل ڊوائيسز لاءِ سواءِ Intel Arria 10، Intel Cyclone 10 GX، ۽ Intel MAX 10 ڊوائيسز
3. تفويض ايڊيٽر ۾، لاڳاپيل I/O معيار کي تفويض ڪريو جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي توهان جي ڊوائيس مطابق. توھان پڻ سيٽ ڪري سگھو ٿا موجوده طاقت ۽ سلي شرح جا اختيار. ٻي صورت ۾، Intel Quartus Prime سافٽ ويئر ڊفالٽ سيٽنگون فرض ڪري ٿو.
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III, and Cyclone III LS ڊوائيسز- BLVDS I/O معياري بائيڊريشنل p ۽ n پنن کي جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي.
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II, and Cyclone V ڊوائيسز-Differential SSTL-2 ڪلاس I يا ڪلاس II I/O معيار.
     Intel Quartus Prime Assignment Editor ۾ BLVDS I/O اسائنمينٽنوٽ: توهان دستي طور تي تفويض ڪري سگهو ٿا ٻنهي p ۽ n پن جڳهن کي هر سپورٽ ٿيل ڊوائيس لاءِ اسائنمينٽ ايڊيٽر سان. سپورٽ ٿيل ڊوائيسز ۽ پنن لاءِ جيڪي توھان دستي طور تي تفويض ڪري سگھو ٿا، لاڳاپيل معلومات ڏانھن رجوع ڪريو.
4. ModelSim - Intel FPGA Edition سافٽ ويئر سان گڏ فنڪشنل سموليشن گڏ ڪريو ۽ انجام ڏيو.

Exampفنڪشنل تخليق جا نتيجا
جڏهن oe سگنل تي زور ڏنو ويو آهي، BLVDS لکڻ جي آپريشن موڊ ۾ آهي. جڏهن oe سگنل ختم ڪيو ويو آهي، BLVDS پڙهڻ واري آپريشن موڊ ۾ آهي.نوٽ:
Verilog HDL استعمال ڪندي تخليق لاءِ، توھان استعمال ڪري سگھو ٿا blvds_tb.v testbench، جيڪو لاڳاپيل ڊيزائن ۾ شامل آھيampلي.
لاڳاپيل معلومات

• ModelSim - Intel FPGA ايڊيشن سافٽ ويئر سپورٽ
  ModelSim بابت وڌيڪ معلومات مهيا ڪري ٿي - Intel FPGA ايڊيشن سافٽ ويئر ۽ مختلف لنڪس تي مشتمل آهي عنوانن جهڙوڪ تنصيب، استعمال، ۽ مسئلو حل ڪرڻ.
• صفحي 7 تي Intel FPGA ڊوائيسز ۾ BLVDS انٽرفيس لاءِ I/O معيار
  پنن ۽ I/O معيارن کي لسٽ ڪريو جيڪي توھان دستي طور تي BLVDS ايپليڪيشنن لاءِ سپورٽ ٿيل Intel FPGA ڊوائيسز ۾ تفويض ڪري سگھو ٿا.
• ڊيزائن ExampAN 522 لاءِ
  مهيا ڪري ٿو Intel Quartus Prime design examples هن اپليڪيشن نوٽ ۾ استعمال ڪيو.

ڪارڪردگي جو تجزيو

ملٽي پوائنٽ BLVDS ڪارڪردگي جو تجزيو ڏيکاري ٿو بس جي ختم ٿيڻ، لوڊ ڪرڻ، ڊرائيور ۽ وصول ڪندڙ جي خاصيتن جي اثر، ۽ سسٽم تي ڊرائيور کان وصول ڪندڙ جو مقام. توھان استعمال ڪري سگھو ٿا شامل ٿيل BLVDS ڊيزائن exampملٽي پوائنٽ ايپليڪيشن جي ڪارڪردگي جو تجزيو ڪرڻ لاءِ:

•  سائڪلون III BLVDS ڊيزائن example- هي ڊزائين example سڀني سپورٽ ٿيل Stratix، Arria، ۽ Cyclone ڊوائيس سيريز تي لاڳو ٿئي ٿو. Intel Arria 10 يا Intel Cyclone 10 GX ڊوائيس فيملي لاءِ، توھان کي لڏڻ جي ضرورت آھي ڊيزائن اڳampتوهان ان کي استعمال ڪرڻ کان پهريان پهريان لاڳاپيل ڊوائيس خاندان ڏانهن وڃو.
• Intel MAX 10 BLVDS ڊيزائن example- هي ڊزائين example Intel MAX 10 ڊوائيس خاندان تي لاڳو ٿئي ٿو.
• Intel Stratix 10 BLVDS ڊيزائن example- هي ڊزائين exampلي انٽيل اسٽريٽڪس 10 ڊيوائس فيملي تي لاڳو آهي.

نوٽ:
هن حصي ۾ هڪ ملٽي پوائنٽ BLVDS جي ڪارڪردگي جو تجزيو Cyclone III BLVDS ان پٽ/آئوٽ پُٽ بفر انفارميشن وضاحت (IBIS) ماڊل سموليشن تي ٻڌل آهي HyperLynx*.
Intel سفارش ڪري ٿو ته توھان استعمال ڪريو ھي Intel IBIS ماڊل تخليق لاءِ:

• Stratix III، Stratix IV، ۽ Stratix V ڊوائيسز- ڊوائيس-مخصوص فرق SSTL-2 IBIS ماڊل
• Intel Stratix 10، Intel Arria 10 (2) ۽ Intel Cyclone 10 GX ڊوائيسز:
  •  آئوٽ پٽ بفر- مختلف SSTL-18 IBIS ماڊل
  • ان پٽ بفر-LVDS IBIS ماڊل

لاڳاپيل معلومات

• Intel FPGA IBIS ماڊل صفحو
  Intel FPGA ڊوائيس ماڊلز جي ڊائون لوڊ مهيا ڪري ٿي.
•  ڊيزائن ExampAN 522 لاءِ
  مهيا ڪري ٿو Intel Quartus Prime design examples هن اپليڪيشن نوٽ ۾ استعمال ڪيو.

سسٽم سيٽ اپ

 ملٽي پوائنٽ BLVDS سائيڪلون III BLVDS ٽرانسسيور سان
هي انگ ڏهه سائڪلون III BLVDS ٽرانسسيور (نالي U1 کان U10) سان گڏ ملٽي پوائنٽ ٽوپولوجي جي اسڪيمي کي ڏيکاري ٿو.بس ٽرانسميشن لائن کي هيٺ ڏنل خاصيتون سمجهيو وڃي ٿو:

•  هڪ پٽي لائن
•  50 Ω جي خاصيت واري رڪاوٽ
• 3.6 pF في انچ جي خاصيت جي گنجائش
•  10 انچ جي ڊگھائي
• Intel Arria 10 IBIS ماڊل ابتدائي آھن ۽ Intel IBIS ماڊل تي دستياب نه آھن web صفحو. جيڪڏھن توھان کي گھربل آھي انھن ابتدائي Intel Arria 10 IBIS ماڊلز، رابطو ڪريو Intel.
• تقريبن 100 Ω جي بس جي فرق واري خصوصيت جي رڪاوٽ
•  1 انچ جي هر ٽرانسيور جي وچ ۾ فاصلو
• بس ٻنهي سرن تي ختم ٿيڻ واري رزسٽر آر ٽي سان ختم ٿي وئي

• ڊفالٽ ڊرائيو طاقت 12 ايم اي
• ڊفالٽ طرفان سست رفتار جي سيٽنگون
• 6 pF جي هر ٽرانسيور جي پن جي گنجائش
•  هر BLVDS ٽرانسيور تي اسٽب 1 Ω جي خصوصيت واري رڪاوٽ جي 50-انچ مائڪرو اسٽريپ ۽ 3 pF في انچ جي خصوصيت جي گنجائش آهي
•  بس جي هر ٽرانسيور جي ڪنيڪشن (ڪنيڪٽر، پيڊ، ۽ پي سي بي ذريعي) جي گنجائش 2 پي ايف سمجهي وڃي ٿي.
• هر لوڊ جي ڪل گنجائش لڳ ڀڳ 11 pF آهي

1-انچ لوڊ اسپيسنگ لاءِ، ورهايل گنجائش 11 pF في انچ جي برابر آهي. ٿڌن جي سببن جي عڪاسي کي گھٽائڻ لاء، ۽ پڻ سگنلن کي گھٽائڻ لاء
ڊرائيور، 50 Ω رزسٽر آر ايس سان ملندڙ هڪ رڪاوٽ هر ٽرانسيور جي آئوٽ تي رکيل آهي.

بس ختم ٿيڻ
مڪمل طور تي لوڊ ٿيل بس جو اثرائتو رڪاوٽ 52 Ω آهي جيڪڏهن توهان بس جي خصوصيت جي گنجائش ۽ ورهايل ڪيپيسيٽينس في يونٽ ڊگھائي کي سيٽ اپ کي موثر فرق واري رڪاوٽ مساوات ۾ متبادل بڻايو. وڌ کان وڌ سگنل جي سالميت لاءِ، توھان کي لازمي طور تي RT کي 52 Ω سان ملائڻ گھرجي. هيٺيون انگ اکر ڏيکارين ٿا ملندڙ-، هيٺ-، ۽ اوور-ٽرمينيشن تي ڊفرنشل ويففارم (VID) تي رسيور ان پٽ پنن تي. ڊيٽا جي شرح 100 Mbps آهي. انهن انگن اکرن ۾، هيٺيون ختم ٿيڻ (RT = 25 Ω) نتيجن ۾ موٽڻ ۽ خاص طور تي شور جي مارجن جي گهٽتائي ۾. ڪجهه حالتن ۾، ختم ٿيڻ کان پوء به رسيور جي حد جي ڀڃڪڙي ڪري ٿي (VTH = ± 100 mV). جڏهن RT کي 50 Ω ۾ تبديل ڪيو وڃي ٿو، اتي VTH جي حوالي سان ڪافي شور مارجن آهي ۽ انعڪس ناگزير آهي.

بس ختم ٿيڻ جو اثر (ڊرائيور U1 ۾، وصول ڪندڙ U2 ۾)
هن شڪل ۾، U1 ٽرانسميٽر طور ڪم ڪري ٿو ۽ U2 کان U10 وصول ڪندڙ آهن.

بس ختم ٿيڻ جو اثر (ڊرائيور U1 ۾، وصول ڪندڙ U10 ۾)
هن شڪل ۾، U1 ٽرانسميٽر طور ڪم ڪري ٿو ۽ U2 کان U10 وصول ڪندڙ آهن.

بس ختم ٿيڻ جو اثر (ڊرائيور U5 ۾، وصول ڪندڙ U6 ۾)
هن شڪل ۾، U5 ٽرانسميٽر آهي ۽ باقي وصول ڪندڙ آهن.

بس ختم ٿيڻ جو اثر (ڊرائيور U5 ۾، وصول ڪندڙ U10 ۾)
هن شڪل ۾، U5 ٽرانسميٽر آهي ۽ باقي وصول ڪندڙ آهن.بس تي ڊرائيور ۽ رسيور جي لاڳاپي پوزيشن پڻ وصول ڪيل سگنل جي معيار کي متاثر ڪري ٿو. ڊرائيور جي ويجھي رسيور کي بدترين ٽرانسميشن لائين اثر جو تجربو ٿئي ٿو ڇو ته ھن جڳھ تي، کنڊ جي شرح تيز ترين آھي. اهو خراب ٿي ويو آهي جڏهن ڊرائيور بس جي وچ ۾ واقع آهي.
مثال طورampلي، صفحي 16 تي تصوير 20 ۽ صفحي 18 تي تصوير 21 جو موازنہ ڪريو. وصول ڪندڙ U6 تي VID (ڊرائيور U5 تي) وصول ڪندڙ U2 تي (ڊرائيور U1 تي) جي ڀيٽ ۾ وڏي انگن اکرن کي ڏيکاري ٿو. ٻئي طرف، کنڊ جي شرح سست ٿي ويندي آهي جڏهن وصول ڪندڙ ڊرائيور کان وڌيڪ پري واقع آهي. رڪارڊ ٿيل سڀ کان وڏو اڀري وقت 1.14 ns آهي ڊرائيور سان گڏ بس جي هڪ ڇيڙي تي (U1) ۽ رسيور ٻئي آخر ۾ (U10).

پٽي ڊگھائي
ڊگھي اسٽب جي ڊگھائي نه رڳو ڊرائيور کان رسيور تائين اڏام جو وقت وڌائي ٿي، پر ان جي نتيجي ۾ وڏي لوڊ گنجائش پڻ ٿئي ٿي، جيڪا وڏي موٽڻ جو سبب بڻجي ٿي.

اسٽب جي ڊگھائي وڌائڻ جو اثر (ڊرائيور U1 ۾، وصول ڪندڙ U10 ۾)
هي انگ اکر جي ڀيٽ ڪري ٿو VID U10 تي جڏهن اسٽب جي ڊيگهه هڪ انچ کان ٻه انچ تائين وڌي وڃي ٿي ۽ ڊرائيور U1 تي آهي.

اسٽاب ختم ٿيڻ
توهان کي لازمي طور تي ڊرائيور جي رڪاوٽ کي اسٽب خاصيت واري رڪاوٽ سان ملائڻ گهرجي. ڊرائيور جي آئوٽ تي سيريز ٽرمينيشن رزسٽر آر ايس کي رکڻ سان ڊگھي اسٽب ۽ فاسٽ ايج جي شرحن جي ڪري خراب ٽرانسميشن لائن اثر تمام گھٽ ٿئي ٿو. ان کان علاوه، وصول ڪندڙ جي وضاحتن کي پورا ڪرڻ لاء VID کي گھٽائڻ لاء RS تبديل ڪري سگھجي ٿو.

اسٽب ختم ٿيڻ جو اثر (ڊرائيور U1 ۾، وصول ڪندڙ U2 ۽ U10 ۾)
هي انگ U2 ۽ U10 تي VID جي ڀيٽ ڪري ٿو جڏهن U1 منتقل ٿي رهيو آهي.

ڊرائيور سليو ريٽ
تيز رفتار جي شرح اڀار جي وقت کي بهتر ڪرڻ ۾ مدد ڪري ٿي، خاص طور تي ڊرائيور کان پري رسيور تي. جڏهن ته، هڪ تيز رفتار جي شرح پڻ ظاھر ڪرڻ جي ڪري انگن اکرن کي وڌائي ٿي.

ڊرائيور ايج ريٽ جو اثر (ڊرائيور U1 ۾، وصول ڪندڙ U2 ۽ U10 ۾)
ھي انگ اکر ڏيکاري ٿو ڊرائيور جي شرح جو اثر. ھڪڙو مقابلو ڪيو ويو آھي سست ۽ تيز رفتار جي وچ ۾ 12 ايم اي ڊرائيو طاقت سان. ڊرائيور U1 تي آهي ۽ U2 ۽ U10 تي فرق واري موج جي جانچ ڪئي وئي آهي.

مجموعي نظام جي ڪارڪردگي

هڪ ملٽي پوائنٽ BLVDS پاران سپورٽ ڪيل سڀ کان وڌيڪ ڊيٽا جي شرح هڪ ڊرائيور کان پري رسيور جي اکين جي ڊراگرام کي ڏسڻ سان طئي ڪئي وئي آهي. ھن جڳھ تي، منتقل ٿيل سگنل تمام سست رفتار آھي ۽ اکين جي کولڻ کي متاثر ڪري ٿو. جيتوڻيڪ موصول ٿيل سگنل جي معيار ۽ شور مارجن جو مقصد ايپليڪيشنن تي منحصر هوندو آهي، اکين جي کولڻ جيتري وسيع، بهتر. بهرحال، توهان کي ڊرائيور جي ويجھو رسيور کي به چيڪ ڪرڻ گهرجي، ڇاڪاڻ ته جيڪڏهن رسيور ڊرائيور جي ويجهو هجي ته ٽرانسميشن لائين جا اثر وڌيڪ خراب ٿين ٿا.
شڪل 23. اکين جو نقشو 400 Mbps تي (ڊرائيور U1 ۾، وصول ڪندڙ U2 ۽ U10 ۾)
هي انگ اکر ڏيکاري ٿو اکين جي ڊاگرامس کي U2 (ڳاڙهو وکر) ۽ U10 (نيرو وکر) تي ڊيٽا جي شرح لاءِ 400 Mbps. 1٪ يونٽ جي وقفي جي بي ترتيب واري جٽ کي تخليق ۾ فرض ڪيو ويو آهي. ڊرائيور U1 تي آهي ڊفالٽ موجوده طاقت ۽ سليو ريٽ سيٽنگن سان. بس مڪمل طور تي لوڊ ٿيل آهي وڌ ۾ وڌ RT = 50 Ω. سڀ کان ننڍي اک جو افتتاح U10 تي آهي، جيڪو U1 کان تمام پري آهي. اکين جي اوچائي سamp0.5 يونٽ جي وقفي جي اڳواڻي ۾ 692 mV ۽ 543 mV U2 ۽ U10 لاءِ ترتيب ڏنل آهي. ٻنهي صورتن لاءِ VTH = ±100 mV جي حوالي سان ڪافي شور مارجن آهي.

AN 522 لاءِ دستاويز جي نظرثاني جي تاريخ: سپورٽ ٿيل Intel FPGA ڊيوائس فيمليز ۾ بس LVDS انٽرفيس کي لاڳو ڪرڻ

دستاويز / وسيلا

Intel AN 522 لاڳو ڪرڻ بس LVDS انٽرفيس سپورٽ ٿيل FPGA ڊيوائس فيمليز ۾ [pdf] استعمال ڪندڙ ھدايت AN 522 لاڳو ڪرڻ بس LVDS انٽرفيس کي سپورٽ ٿيل FPGA ڊيوائس فيمليز ۾، AN 522، بس LVDS انٽرفيس کي سپورٽ ٿيل FPGA ڊيوائس فيمليز ۾ لاڳو ڪرڻ، سپورٽ ٿيل FPGA ڊيوائس فيمليز ۾ انٽرفيس، FPGA ڊيوائس فيمليز

حوالو

• استعمال ڪندڙ دستي