intel AN 522 සහය දක්වන FPGA උපාංග පවුල්වල බස් LVDS අතුරුමුහුණත ක්‍රියාත්මක කිරීම

බස් LVDS (BLVDS) LVDS ලක්ෂ්‍ය සිට ලක්ෂ්‍ය සන්නිවේදනයේ හැකියාව බහු ලක්ෂ්‍ය වින්‍යාසය දක්වා විහිදේ. Multipoint BLVDS බහු ලක්ෂ්‍ය පසුතල යෙදුම් සඳහා කාර්යක්ෂම විසඳුමක් ඉදිරිපත් කරයි.

Intel FPGA උපාංගවල BLVDS ක්‍රියාත්මක කිරීමේ සහාය

ලැයිස්තුගත I/O ප්‍රමිතීන් භාවිතයෙන් ඔබට මෙම Intel උපාංග තුළ BLVDS අතුරුමුහුණත් ක්‍රියාත්මක කළ හැක.

සටහන:
මෙම උපාංගවල ඇති ක්‍රමලේඛගත කළ හැකි ධාවක ප්‍රබලත්වය සහ ස්ලව් අනුපාත විශේෂාංග මඟින් උපරිම ක්‍රියාකාරීත්වය සඳහා ඔබේ බහු ලක්ෂ්‍ය පද්ධතිය අභිරුචිකරණය කිරීමට ඔබට ඉඩ සලසයි. සහාය දක්වන උපරිම දත්ත අනුපාතය තීරණය කිරීම සඳහා, ඔබේ නිශ්චිත පද්ධති සැකසුම සහ යෙදුම මත පදනම්ව අනුකරණයක් හෝ මිනුම් සිදු කරන්න.
BLVDS ඉවරයිview 4 පිටුවේ
6 පිටුවේ Intel උපාංගවල BLVDS තාක්ෂණය
BLVDS බල පරිභෝජනය 9 පිටුවේ
BLVDS නිර්මාණ Example 10 පිටුවේ
17 පිටුවේ කාර්ය සාධන විශ්ලේෂණය
AN 522 සඳහා ලේඛන සංශෝධන ඉතිහාසය: 25 පිටුවේ සහය දක්වන Intel FPGA උපාංග පවුල්වල බස් LVDS අතුරුමුහුණත ක්‍රියාත්මක කිරීම
අදාළ තොරතුරු
7 පිටුවේ Intel FPGA උපාංගවල BLVDS අතුරුමුහුණත සඳහා I/O ප්‍රමිති

BLVDS ඉවරයිview

සාමාන්‍ය බහු ලක්ෂ්‍ය BLVDS පද්ධතිය බස් රථයට සම්බන්ධ වී ඇති සම්ප්‍රේෂක සහ ග්‍රාහක යුගල (ට්‍රාන්ස්සීවර්) ගණනාවකින් සමන්විත වේ.
බහු ලක්ෂ්ය BLVDSපෙර රූපයේ වින්‍යාසය අන්තර් සම්බන්ධිත ඝනත්වය අවම කරමින් ද්විපාර්ශ්වික අර්ධ ද්විත්ව සන්නිවේදනයක් සපයයි. ඕනෑම සම්ප්‍රේෂකයකට සම්ප්‍රේෂකයක භූමිකාව උපකල්පනය කළ හැකි අතර, ඉතිරි සම්ප්‍රේෂක ග්‍රාහකයන් ලෙස ක්‍රියා කරයි (වරකට ක්‍රියාකාරී විය හැක්කේ එක් සම්ප්‍රේෂකයක් පමණි). බස් රථ ගමනාගමනය පාලනය, ප්‍රොටෝකෝලයක් හෝ දෘඪාංග විසඳුමක් හරහා බස් රථයේ රියදුරු මතභේද වළක්වා ගැනීම සඳහා සාමාන්‍යයෙන් අවශ්‍ය වේ. බහු ලක්ෂ්‍ය BLVDS හි ක්‍රියාකාරිත්වයට බස් රථයේ ධාරිත්‍රක පැටවීම සහ අවසන් කිරීම බෙහෙවින් බලපායි.
සැලසුම් සලකා බැලීම්
හොඳ බහු ලක්ෂ්‍ය සැලසුමක් වඩා හොඳ සංඥා අඛණ්ඩතාවක් ලබා ගැනීම සඳහා බස් රථයේ ධාරිත්‍රක භාරය සහ අවසන් කිරීම සලකා බැලිය යුතුය. අඩු පින් ධාරිතාවක් සහිත සම්ප්‍රේෂකයක්, අඩු ධාරිතාවක් සහිත සම්බන්ධකයක් තෝරා ගැනීමෙන් සහ කඳේ දිග කෙටිව තබා ගැනීමෙන් ඔබට බර ධාරිතාව අවම කළ හැකිය. බහු ලක්ෂ්‍ය BLVDS සැලසුම් සලකා බැලීමේ එක් අංගයක් වන්නේ ඵලදායි සම්බාධනය ලෙස හැඳින්වෙන සම්පුර්ණයෙන්ම පටවන ලද බස් රථයක ඵලදායි අවකල සම්බාධනය සහ බස් රථය හරහා ප්‍රචාරණය ප්‍රමාද වීමයි. අනෙකුත් බහු ලක්ෂ්‍ය BLVDS සැලසුම් සලකා බැලීම් අතර අසාර්ථක-ආරක්ෂිත පක්ෂග්‍රාහී වීම, සම්බන්ධක වර්ගය සහ පින්-අවුට්, PCB බස් ට්‍රේස් පිරිසැලසුම සහ රියදුරු දාර අනුපාත පිරිවිතර ඇතුළත් වේ.
ඵලදායී සම්බාධනය
ඵලදායි සම්බාධනය බස් රථයේ ලාක්ෂණික සම්බාධනය Zo සහ බසයේ ධාරිත්‍රක පැටවීම මත රඳා පවතී. සම්බන්ධක, ප්ලග්-ඉන් කාඩ්පතෙහි ඇති ස්ථම්භය, ඇසුරුම්කරණය සහ ග්‍රාහක ආදාන ධාරණාව යන සියල්ලම ධාරිත්‍රක පැටවීමට දායක වන අතර එමඟින් බස් ඵලදායි සම්බාධනය අඩු වේ.
සමීකරණය 1. ඵලදායී අවකල සම්බාධනය සමීකරණය
පටවන ලද බස් රථයේ (Zeff) ඵලදායී අවකල සම්බාධනය ආසන්න කිරීමට මෙම සමීකරණය භාවිතා කරන්න.කොහෙද:

• Zdiff (Ω) ≈ 2 × Zo = බස් රථයේ අවකල ලක්‍ෂණ සම්බාධනය
•  Co (pF/inch) = බස් රථයේ ඒකක දිගකට ලාක්ෂණික ධාරිතාව
• CL (pF) = එක් එක් භාරයේ ධාරිතාව
•  N = බස් රථයේ පැටවුම් ගණන
•  H (අඟල්) = d × N = බස් රථයේ මුළු දිග
•  d (අඟල්) = එක් එක් ප්ලග් ඉන් කාඩ්පත අතර පරතරය
•  Cd (pF/inch) = CL/d = බසය හරහා ඒකක දිගකට බෙදා හරින ලද ධාරිතාව

ප්ලග්-ඉන් කාඩ්පත් අතර බර පැටවීමේ ධාරණාව හෝ සමීප පරතරය වැඩි වීම ඵලදායී සම්බාධනය අඩු කරයි. පද්ධතියේ ක්‍රියාකාරීත්වය ප්‍රශස්ත කිරීම සඳහා, අඩු ධාරිතාවක් සහිත සම්ප්‍රේෂකයක් සහ සම්බන්ධකයක් තෝරා ගැනීම වැදගත් වේ. සම්බන්ධකය සහ ට්‍රාන්ස්සීවර් I/O පින් එක අතර එක් එක් ග්‍රාහක කඳේ දිග හැකිතාක් කෙටි කරන්න.
Cd/Co එදිරිව සාමාන්‍යකරණය කරන ලද ඵලදායී සම්බාධනය
සාමාන්‍යකරණය වූ ඵලදායි සම්බාධනය මත බෙදා හරින ලද ධාරිතාවයේ බලපෑම මෙම රූපය පෙන්වයි.බසයේ එක් එක් කෙළවරේ අවසන් කිරීම අවශ්‍ය වන අතර, දත්ත දෙපැත්තටම ගලා යයි. බස් රථයේ පරාවර්තනය සහ නාද වීම අඩු කිරීම සඳහා, ඔබ අවසන් ප්‍රතිරෝධය ඵලදායී සම්බාධනයට ගැලපිය යුතුය. Cd/Co = 3 සහිත පද්ධතියක් සඳහා, ඵලදායී සම්බාධනය Zdiff 0.5 ගුණයකි. බස් රථයේ ද්විත්ව අවසන් කිරීම් සමඟ, රියදුරු Zdiff 0.25 ගුණයක සමාන බරක් දකී; සහ එමගින් ග්‍රාහක යෙදවුම් හරහා සංඥා පැද්දීම සහ අවකල්‍ය ශබ්ද ආන්තිකය අඩු කරයි (සම්මත LVDS ධාවකය භාවිතා කරන්නේ නම්). BLVDS ධාවකය සමාන පරිමාවක් ලබා ගැනීම සඳහා ධාවක ධාරාව වැඩි කිරීමෙන් මෙම ගැටළුව විසඳයිtage ග්‍රාහක යෙදවුම් වල පැද්දීම.
ප්‍රචාරණ ප්‍රමාදය
ප්‍රචාරණ ප්‍රමාදය (tPD = Zo × Co) යනු ඒකක දිගකට සම්ප්‍රේෂණ මාර්ගය හරහා ඇති කාල ප්‍රමාදයයි. එය ලාක්ෂණික සම්බාධනය සහ ලක්ෂණය මත රඳා පවතී
බස් රථයේ ධාරිතාව.
ඵලදායී ප්‍රචාරණ ප්‍රමාදය
පටවන ලද බස් රථයක් සඳහා, ඔබට මෙම සමීකරණය සමඟ ඵලදායී ප්‍රචාරණ ප්‍රමාදය ගණනය කළ හැක. A රියදුරු A සහ ​​ග්‍රාහක B අතර tPDEFF × රේඛාවේ දිග ලෙස A ධාවකයේ සිට B ග්‍රාහකය දක්වා සංඥාව ප්‍රචාරණය වන කාලය ඔබට ගණනය කළ හැක.

Intel උපාංගවල BLVDS තාක්ෂණය

සහය දක්වන Intel උපාංගවල, BLVDS අතුරුමුහුණත 1.8 V (Intel Arria 10 සහ Intel Cyclone 10 GX උපාංග) හෝ 2.5 V (වෙනත් සහය දක්වන උපාංග) VCCIO මගින් බල ගැන්වෙන ඕනෑම පේළියක හෝ තීරු I/බැංකුවක සහය දක්වයි. මෙම I/O බැංකු වල, අතුරු මුහුණත අවකල I/O පින් මත සහය දක්වන නමුත් කැප වූ ඔරලෝසු ආදානය හෝ ඔරලෝසු ප්‍රතිදාන පින් මත නොවේ. කෙසේ වෙතත්, Intel Arria 10 සහ Intel Cyclone 10 GX උපාංගවල, BLVDS අතුරුමුහුණත සාමාන්‍ය I/Os ලෙස භාවිතා කරන විශේෂිත ඔරලෝසු කටු මත සහය දක්වයි.

•  BLVDS සම්ප්‍රේෂකය දෙවන ප්‍රතිදාන බෆරය ප්‍රතිලෝම ලෙස වැඩසටහන්ගත කර ඇති තනි-අවසන් ප්‍රතිදාන බෆර දෙකක් භාවිතා කරයි.
•  BLVDS ග්‍රාහකය කැප වූ LVDS ආදාන බෆරයක් භාවිතා කරයි.

සහය දක්වන උපාංගවල BLVDS I/O බෆරයෙදුම් වර්ගය අනුව විවිධ ආදාන හෝ ප්‍රතිදාන බෆර භාවිතා කරන්න:

• Multidrop යෙදුම - උපාංගය රියදුරු හෝ ග්‍රාහක ක්‍රියාකාරිත්වය සඳහා අදහස් කරන්නේද යන්න මත පදනම්ව ආදාන හෝ ප්‍රතිදාන බෆරය භාවිතා කරන්න.
• බහු ලක්ෂ්‍ය යෙදුම - ප්‍රතිදාන බෆරය සහ ආදාන බෆරය එකම I/O පින් බෙදා ගනී. ඔබට LVDS ප්‍රතිදාන බෆරය සංඥා නොයවන විට ත්‍රි-ස්ථ කිරීමට ප්‍රතිදාන සක්‍රීය (oe) සංඥාවක් අවශ්‍ය වේ.
•  ප්‍රතිදාන බෆරය සඳහා on-chip series termination (RS OCT) සබල නොකරන්න.
• ප්ලග්-ඉන් කාඩ්පතෙහි ඇති ස්ථූපයට සම්බාධනය ගැලපීම සැපයීම සඳහා ප්‍රතිදාන බෆරවල බාහිර ප්‍රතිරෝධක භාවිතා කරන්න.
• අවකල්‍ය ආදාන බෆරය සඳහා ඔන්-චිප් අවකල්‍ය අවසන් කිරීම (RD OCT) සක්‍රීය නොකරන්න, මන්ද බස් නැවතුම සාමාන්‍යයෙන් බස් රථයේ දෙපස ඇති බාහිර අවසන් ප්‍රතිරෝධක භාවිතයෙන් ක්‍රියාත්මක වේ.

Intel FPGA උපාංගවල BLVDS අතුරුමුහුණත සඳහා I/O ප්‍රමිති
ඔබට අදාළ I/O ප්‍රමිතීන් සහ සහය දක්වන Intel උපාංග සඳහා වත්මන් ශක්ති අවශ්‍යතා භාවිතයෙන් BLVDS අතුරුමුහුණත ක්‍රියාත්මක කළ හැක.
I/O සම්මත සහ සහය දක්වන Intel උපාංගවල BLVDS අතුරුමුහුණත සඳහා විශේෂාංග සහය

1.  DIFFIO_TX පින් සැබෑ LVDS අවකල ග්‍රාහකයන්ට සහය නොදක්වයි.

වැඩි විස්තර සඳහා, අදාළ තොරතුරු කොටසේ ලැයිස්තුගත කර ඇති පරිදි අදාළ උපාංග ලේඛන බලන්න:

• පින් පැවරුම් තොරතුරු සඳහා, උපාංග පින්-අවුට් වෙත යොමු වන්න files.
• I/O ප්‍රමිති විශේෂාංග සඳහා, උපාංග අත්පොත I/O පරිච්ඡේදය බලන්න.
•  විදුලි පිරිවිතර සඳහා, උපාංග දත්ත පත්‍රිකාව හෝ DC සහ මාරු කිරීමේ ලක්ෂණ ලේඛනය වෙත යොමු වන්න.

අදාළ තොරතුරු

•  Intel Stratix 10 Pin-Out Files
•  Stratix V පින්-අවුට් Files
• Stratix IV පින්-අවුට් Files
•  Stratix III උපාංග Pin-Out Files
•  Intel Arria 10 උපාංග Pin-Out Files
•  Arria V උපාංගය Pin-out Files
•  Arria II GX උපාංග Pin-out Files
• Intel Cyclone 10 GX Device Pin-Out Files
• Intel Cyclone 10 LP උපාංග Pin-Out Files
• Cyclone V උපාංගය Pin-out Files
•  Cyclone IV උපාංගය Pin-out Files
• Cyclone III උපාංගය Pin-out Files
• Intel MAX 10 උපාංග Pin-Out Files
• Intel Stratix 10 පොදු කාර්ය I/O පරිශීලක මාර්ගෝපදේශය
•  Stratix V උපාංගවල I/O විශේෂාංග
•  Stratix IV උපාංගයේ I/O විශේෂාංග
•  Stratix III උපාංග I/O විශේෂාංග
• Stratix V උපාංගවල I/O විශේෂාංග
•  Stratix IV උපාංගයේ I/O විශේෂාංග
•  Stratix III උපාංග I/O විශේෂාංග
•  Intel Arria 10 උපාංගවල I/O සහ High Speed ​​I/O
•  Arria V උපාංගවල I/O විශේෂාංග
• Arria II උපාංගවල I/O විශේෂාංග
•  Intel Cyclone 10 GX උපාංගවල I/O සහ High Speed ​​I/O
•  Intel Cyclone 10 LP උපාංගවල I/O සහ High Speed ​​I/O
• Cyclone V උපාංගවල I/O විශේෂාංග
• Cyclone IV උපාංගවල I/O විශේෂාංග
•  Cyclone III උපාංග පවුල තුළ I/O විශේෂාංග
• Intel MAX 10 පොදු කාර්ය I/O පරිශීලක මාර්ගෝපදේශය
•  Intel Stratix 10 උපාංග දත්ත පත්‍රිකාව
• Stratix V උපාංග දත්ත පත්‍රිකාව
•  Stratix IV උපාංග සඳහා DC සහ මාරු කිරීමේ ලක්ෂණ
•  Stratix III උපාංග දත්ත පත්‍රිකාව: DC සහ ස්විචින් ලක්ෂණ
•  Intel Arria 10 උපාංග දත්ත පත්‍රිකාව
•  Arria V උපාංග දත්ත පත්‍රිකාව
• Arria II උපාංග සඳහා උපාංග දත්ත පත්‍රිකාව
• Intel Cyclone 10 GX උපාංග දත්ත පත්‍රිකාව
•  Intel Cyclone 10 LP උපාංග දත්ත පත්‍රිකාව
•  Cyclone V උපාංග දත්ත පත්‍රිකාව
•  Cyclone IV උපාංග දත්ත පත්‍රිකාව
• Cyclone III උපාංග දත්ත පත්‍රිකාව
• Intel MAX 10 උපාංග දත්ත පත්‍රිකාව

BLVDS බලශක්ති පරිභෝජනය

• උපාංගය තුළට ඔබේ සැලසුම ක්‍රියාත්මක කිරීමට පෙර, BLVDS I/O බල පරිභෝජනයේ ඇස්තමේන්තුගත විශාලත්වය ලබා ගැනීමට ඔබ භාවිතා කරන සහාය දක්වන උපාංගය සඳහා Excel මත පදනම් වූ EPE භාවිතා කරන්න.
•  ආදාන සහ ද්විපාර්ශ්වික පින් සඳහා, BLVDS ආදාන බෆරය සැමවිටම සක්‍රීය වේ. BLVDS ආදාන බෆරය බසයේ මාරුවීමේ ක්‍රියාකාරකම් තිබේ නම් බලය පරිභෝජනය කරයි (උදාample, අනෙකුත් සම්ප්‍රේෂකයන් දත්ත යැවීම සහ ලබා ගැනීම සිදු කරයි, නමුත් Cyclone III උපාංගය අපේක්ෂිත ලබන්නා නොවේ).
•  ඔබ BLVDS බහුපදයේ ආදාන බෆරයක් ලෙස හෝ බහු ලක්ෂ්‍ය යෙදුම්වල ද්විපාර්ශ්වික බෆරයක් ලෙස භාවිතා කරන්නේ නම්, Intel BLVDS ආදාන බෆරය සඳහා පමණක් අදහස් කරන ක්‍රියාකාරකම් පමණක් නොව, බස් රථයේ සියලුම ක්‍රියාකාරකම් ඇතුළත් ටොගල් අනුපාතයක් ඇතුළත් කිරීමට Intel නිර්දේශ කරයි.

ExampEPE හි BLVDS I/O දත්ත ඇතුළත් කිරීම
මෙම රූපයේ දැක්වෙන්නේ Cyclone III EPE හි BLVDS I/O ප්‍රවේශයයි. අනෙකුත් සහය දක්වන Intel උපාංගවල EPE හි තේරීමට I/O ප්‍රමිතීන් සඳහා, අදාළ තොරතුරු වෙත යොමු වන්න.ඔබ ඔබේ සැලසුම සම්පූර්ණ කළ පසු නිවැරදි BLVDS I/O බල විශ්ලේෂණයක් සිදු කිරීමට Intel Quartus Prime Power Analyzer මෙවලම භාවිත කරන ලෙස Intel නිර්දේශ කරයි. බල විශ්ලේෂක මෙවලම ස්ථානය සහ මාර්ගය සම්පූර්ණ කිරීමෙන් පසු සැලසුමේ විශේෂතා මත පදනම්ව බලය ඇස්තමේන්තු කරයි. බලශක්ති විශ්ලේෂක මෙවලම පරිශීලක-ඇතුළත් කරන ලද, සමාකරණ-ව්‍යුත්පන්න සහ ඇස්තමේන්තුගත සංඥා ක්‍රියාකාරකම්වල එකතුවක් යොදන අතර, සවිස්තරාත්මක පරිපථ ආකෘති සමඟ ඒකාබද්ධව, ඉතා නිවැරදි බල ඇස්තමේන්තු ලබා දෙයි.
අදාළ තොරතුරු

• බල විශ්ලේෂණ පරිච්ඡේදය, Intel Quartus Prime Pro සංස්කරණ අත්පොත
  Intel Stratix 10, Intel Arria 10, සහ Intel Cyclone 10 GX උපාංග පවුල් සඳහා Intel Quartus Prime Pro Edition Power Analyzer මෙවලම පිළිබඳ වැඩිදුර තොරතුරු සපයයි.
• බල විශ්ලේෂණ පරිච්ඡේදය, Intel Quartus Prime Standard Edition අත්පොත
  Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III, සහ Intel සඳහා Intel Quartus Prime Standard Edition Power Analyzer මෙවලම පිළිබඳ වැඩිදුර තොරතුරු සපයයි. MAX 10 උපාංග පවුල්.
• මුල් බල ඇස්තමේන්තු (EPE) සහ බල විශ්ලේෂක පිටුව
  EPE සහ Intel Quartus Prime Power Analyzer මෙවලම පිළිබඳ වැඩි විස්තර සපයයි.
• 3 පිටුවේ සහය දක්වන Intel FPGA උපාංග පවුල්වල බස් LVDS අතුරුමුහුණත ක්‍රියාත්මක කිරීම
  BLVDS බල පරිභෝජනය ඇස්තමේන්තු කිරීම සඳහා EPE හි තෝරා ගැනීමට I/O ප්‍රමිතීන් ලැයිස්තුගත කරයි.

BLVDS නිර්මාණ Example
නිර්මාණය හිටපුampIntel Quartus Prime මෘදුකාංගයේ අදාළ සාමාන්‍ය අරමුණ I/O (GPIO) IP මධ්‍යයන් සමඟ සහය දක්වන උපාංගවල BLVDS I/O බෆරය ක්ෂණිකව ලබා ගන්නේ කෙසේදැයි le ඔබට පෙන්වයි.

•  Intel Stratix 10, Intel Arria 10, සහ Intel Cyclone 10 GX උපාංග—GPIO Intel FPGA IP හරය භාවිත කරයි.
•  Intel MAX 10 උපාංග—GPIO Lite Intel FPGA IP හරය භාවිත කරන්න.
•  අනෙකුත් සියලුම සහය දක්වන උපාංග-ALTIOBUF IP හරය භාවිතා කරන්න.

ඔබට නිර්මාණය බාගත කළ හැකිය exampඅදාළ තොරතුරු වල ඇති සබැඳියෙන් le. BLVDS I/O බෆර උදාහරණය සඳහා, Intel පහත අයිතම නිර්දේශ කරයි:

•  අවකල මාදිලිය සක්‍රිය කර ඇති GPIO IP හරය ද්විපාර්ශ්වික ආකාරයෙන් ක්‍රියාත්මක කරන්න.
•  I/O ප්‍රමිතිය ද්විපාර්ශ්වික කටුවලට පවරන්න:
•  BLVDS-Intel Cyclone 10 LP, Cyclone IV, Cyclone III, සහ Intel MAX 10 උපාංග.
•  අවකල SSTL-2 Class I හෝ Class II—Stratix V, Stratix IV, Stratix III, Arria V, Arria II, සහ Cyclone V උපාංග.
• Differential SSTL-18 Class I හෝ Class II—Intel Stratix 10, Intel Arria 10, සහ Intel Cyclone 10 GX උපාංග.

ලිවීමේ සහ කියවීමේ මෙහෙයුම් අතරතුර ආදාන හෝ ප්‍රතිදාන බෆර ක්‍රියා කිරීම

• තනි-අවසන් ප්‍රතිදාන බෆර සක්‍රීය කිරීමට හෝ අක්‍රිය කිරීමට oe port හට උපාංග හරයෙන් oe සංඥාව ලැබේ.
•  කියවීමේ ක්‍රියාවලියේදී ප්‍රතිදාන බෆර ත්‍රි-ස්ථ කිරීමට oe සංඥාව අඩුවෙන් තබා ගන්න.
•  AND ගේට්ටුවේ කාර්යය වන්නේ සම්ප්‍රේෂණය කරන ලද සංඥාව නැවත උපාංග හරයට යාම නැවැත්වීමයි. අවකල ආදාන බෆරය සැමවිටම සක්‍රීය කර ඇත.

අදාළ තොරතුරු

•  I/O බෆරය (ALTIOBUF) IP Core පරිශීලක මාර්ගෝපදේශය
•  GPIO IP Core පරිශීලක මාර්ගෝපදේශය
•  Intel MAX 10 I/O ක්‍රියාත්මක කිරීමේ මාර්ගෝපදේශ
• Intel FPGA IP Cores සඳහා හැඳින්වීම
• නිර්මාණ ExampAN 522 සඳහා les

Intel Quartus Prime නිර්මාණය සපයයි examples මෙම යෙදුම් සටහනේ භාවිතා වේ.
නිර්මාණ Example Intel Stratix 10 උපාංග සඳහා මාර්ගෝපදේශ
මෙම පියවර Intel Stratix 10 උපාංග සඳහා පමණක් අදාළ වේ. ඔබ GPIO Intel FPGA IP හරය භාවිතා කරන බවට සහතික වන්න.

1. ද්විපාර්ශ්වික ආදාන සහ ප්‍රතිදාන බෆරයකට සහාය විය හැකි GPIO Intel FPGA IP හරයක් සාදන්න:
   • ඒ. GPIO Intel FPGA IP හරය ක්ෂණික කරන්න.
   • බී. දත්ත දිශාව තුළ, Bidir තෝරන්න.
   • c. දත්ත පළල තුළ, 1 ඇතුළත් කරන්න.
   • ඈ අවකල බෆරය භාවිතා කිරීම ක්‍රියාත්මක කරන්න.
   • ඊ. රෙජිස්ටර් මාදිලියේ, කිසිවක් තෝරන්න.
2. පහත රූපයේ දැක්වෙන පරිදි මොඩියුල සහ ආදාන සහ ප්‍රතිදාන වරායන් සම්බන්ධ කරන්න:
   ආදාන සහ ප්‍රතිදාන වරාය සම්බන්ධතාව උදාampIntel Stratix 10 උපාංග සඳහා le
3. පැවරුම් සංස්කාරකයේ, පහත රූපයේ දැක්වෙන පරිදි අදාළ I/O ප්‍රමිතිය පවරන්න. ඔබට වත්මන් ශක්තිය සහ ස්ලෙව් අනුපාත විකල්ප ද සැකසිය හැක. එසේ නොමැතිනම්, Intel Quartus Prime මෘදුකාංගය පෙරනිමි සැකසුම් උපකල්පනය කරයි.
   Intel Stratix 10 උපාංග සඳහා Intel Quartus Prime Assignment Editor හි BLVDS I/O පැවරුම
4. ModelSim* - Intel FPGA සංස්කරණ මෘදුකාංගය සමඟින් ක්‍රියාකාරී අනුකරණය සම්පාදනය කර සිදු කරන්න.

අදාළ තොරතුරු

• ModelSim - Intel FPGA සංස්කරණ මෘදුකාංග සහාය
  ModelSim - Intel FPGA සංස්කරණ මෘදුකාංගය පිළිබඳ වැඩිදුර තොරතුරු සපයන අතර ස්ථාපනය, භාවිතය සහ දෝශ නිරාකරණය වැනි මාතෘකා සඳහා විවිධ සබැඳි අඩංගු වේ.
• 7 පිටුවේ Intel FPGA උපාංගවල BLVDS අතුරුමුහුණත සඳහා I/O ප්‍රමිති
  BLVDS යෙදුම් සඳහා සහය දක්වන Intel FPGA උපාංග තුළ ඔබට අතින් පැවරිය හැකි අල්ෙපෙනති සහ I/O ප්‍රමිතීන් ලැයිස්තුගත කරයි.
• නිර්මාණ ExampAN 522 සඳහා les
  Intel Quartus Prime නිර්මාණය සපයයි examples මෙම යෙදුම් සටහනේ භාවිතා වේ.

නිර්මාණ Example Intel Arria 10 උපාංග සඳහා මාර්ගෝපදේශ
මෙම පියවර Intel Quartus Prime Standard Edition භාවිතා කරන Intel Arria 10 උපාංග සඳහා පමණක් අදාළ වේ. ඔබ GPIO Intel FPGA IP හරය භාවිතා කරන බවට සහතික වන්න.

1. StratixV_blvds.qar විවෘත කරන්න file Stratix V නිර්මාණය ආයාත කිරීමට example Intel Quartus Prime Standard Edition මෘදුකාංගයට.
2. නිර්මාණ exampGPIO Intel FPGA IP හරය භාවිතා කිරීමට le:
   • ඒ. මෙනුවේ, Project ➤ Upgrade IP Components තෝරන්න.
   • බී. "ALIOBUF" වස්තුව මත දෙවරක් ක්ලික් කරන්න.
     ALTIOBUF IP හරය සඳහා MegaWizard Plug-In Manager කවුළුව දිස්වේ.
   • c. Match project/default අක්‍රිය කරන්න.
   • ඈ දැනට තෝරාගත් උපාංග පවුල තුළ, Arria 10 තෝරන්න.
   • ඊ. Finish ක්ලික් කර නැවත Finish ක්ලික් කරන්න.
   • f. දිස්වන සංවාද කොටුවේ, හරි ක්ලික් කරන්න.
     Intel Quartus Prime Pro සංස්කරණ මෘදුකාංගය සංක්‍රමණ ක්‍රියාවලිය සිදු කරන අතර GPIO IP පරාමිති සංස්කාරකය පෙන්වයි.
3. ද්විපාර්ශ්වික ආදාන සහ ප්‍රතිදාන බෆරයකට සහාය වීම සඳහා GPIO Intel FPGA IP හරය වින්‍යාස කරන්න:
   • ඒ. දත්ත දිශාව තුළ, Bidir තෝරන්න.
   • බී. දත්ත පළල තුළ, 1 ඇතුළත් කරන්න.
   • c. අවකල බෆරය භාවිතා කිරීම ක්‍රියාත්මක කරන්න.
   • ඈ Finish ක්ලික් කර IP හරය ජනනය කරන්න.
4. පහත රූපයේ දැක්වෙන පරිදි මොඩියුල සහ ආදාන සහ ප්‍රතිදාන වරායන් සම්බන්ධ කරන්න:
   ආදාන සහ ප්‍රතිදාන වරාය සම්බන්ධතාව උදාampIntel Arria 10 උපාංග සඳහා le
5. පැවරුම් සංස්කාරකයේ, පහත රූපයේ දැක්වෙන පරිදි අදාළ I/O ප්‍රමිතිය පවරන්න. ඔබට වත්මන් ශක්තිය සහ ස්ලෙව් අනුපාත විකල්ප ද සැකසිය හැක. එසේ නොමැතිනම්, Intel Quartus Prime Standard Edition මෘදුකාංගය Intel Arria 10 උපාංග සඳහා පෙරනිමි සැකසුම් උපකල්පනය කරයි—Differential SSTL-18 Class I හෝ Class II I/O ප්‍රමිතිය.
   Intel Arria 10 උපාංග සඳහා Intel Quartus Prime Assignment Editor හි BLVDS I/O පැවරුමසටහන:
   Intel Arria 10 උපාංග සඳහා, ඔබට පැවරුම් සංස්කාරකය සමඟින් LVDS පින් සඳහා p සහ n පින් ස්ථාන දෙකම හස්තීයව පැවරිය හැක.
6. ModelSim - Intel FPGA සංස්කරණ මෘදුකාංගය සමඟින් ක්‍රියාකාරී අනුකරණය සම්පාදනය කර සිදු කරන්න.

අදාළ තොරතුරු

• ModelSim - Intel FPGA සංස්කරණ මෘදුකාංග සහාය
  ModelSim - Intel FPGA සංස්කරණ මෘදුකාංගය පිළිබඳ වැඩිදුර තොරතුරු සපයන අතර ස්ථාපනය, භාවිතය සහ දෝශ නිරාකරණය වැනි මාතෘකා සඳහා විවිධ සබැඳි අඩංගු වේ.
• 7 පිටුවේ Intel FPGA උපාංගවල BLVDS අතුරුමුහුණත සඳහා I/O ප්‍රමිති
  BLVDS යෙදුම් සඳහා සහය දක්වන Intel FPGA උපාංග තුළ ඔබට අතින් පැවරිය හැකි අල්ෙපෙනති සහ I/O ප්‍රමිතීන් ලැයිස්තුගත කරයි.
• නිර්මාණ ExampAN 522 සඳහා les
  Intel Quartus Prime නිර්මාණය සපයයි examples මෙම යෙදුම් සටහනේ භාවිතා වේ.

නිර්මාණ Example Intel MAX 10 උපාංග සඳහා මාර්ගෝපදේශ
මෙම පියවර Intel MAX 10 උපාංග සඳහා පමණක් අදාළ වේ. ඔබ GPIO Lite Intel FPGA IP හරය භාවිතා කරන බවට සහතික වන්න.

1. ද්විපාර්ශ්වික ආදාන සහ ප්‍රතිදාන බෆරයකට සහාය විය හැකි GPIO Lite Intel FPGA IP හරයක් සාදන්න:
   • ඒ. GPIO Lite Intel FPGA IP හරය ක්ෂණික කරන්න.
   • බී. දත්ත දිශාව තුළ, Bidir තෝරන්න.
   • c. දත්ත පළල තුළ, 1 ඇතුළත් කරන්න.
   • ඈ ව්‍යාජ අවකල බෆරය භාවිතා කිරීම ක්‍රියාත්මක කරන්න.
   • ඊ. රෙජිස්ටර් මාදිලියේ, බයිපාස් තෝරන්න.
2. පහත රූපයේ දැක්වෙන පරිදි මොඩියුල සහ ආදාන සහ ප්‍රතිදාන වරායන් සම්බන්ධ කරන්න:
    ආදාන සහ ප්‍රතිදාන වරාය සම්බන්ධතාව උදාampIntel MAX 10 උපාංග සඳහා le
3. පැවරුම් සංස්කාරකයේ, පහත රූපයේ දැක්වෙන පරිදි අදාළ I/O ප්‍රමිතිය පවරන්න. ඔබට වත්මන් ශක්තිය සහ ස්ලෙව් අනුපාත විකල්ප ද සැකසිය හැක. එසේ නොමැතිනම්, Intel Quartus Prime මෘදුකාංගය පෙරනිමි සැකසුම් උපකල්පනය කරයි.
   Intel MAX 10 උපාංග සඳහා Intel Quartus Prime Assignment Editor හි BLVDS I/O පැවරුම
4. ModelSim - Intel FPGA සංස්කරණ මෘදුකාංගය සමඟින් ක්‍රියාකාරී අනුකරණය සම්පාදනය කර සිදු කරන්න.

අදාළ තොරතුරු

• ModelSim - Intel FPGA සංස්කරණ මෘදුකාංග සහාය
  ModelSim - Intel FPGA සංස්කරණ මෘදුකාංගය පිළිබඳ වැඩිදුර තොරතුරු සපයන අතර ස්ථාපනය, භාවිතය සහ දෝශ නිරාකරණය වැනි මාතෘකා සඳහා විවිධ සබැඳි අඩංගු වේ.
• 7 පිටුවේ Intel FPGA උපාංගවල BLVDS අතුරුමුහුණත සඳහා I/O ප්‍රමිති
  BLVDS යෙදුම් සඳහා සහය දක්වන Intel FPGA උපාංග තුළ ඔබට අතින් පැවරිය හැකි අල්ෙපෙනති සහ I/O ප්‍රමිතීන් ලැයිස්තුගත කරයි.
• නිර්මාණ ExampAN 522 සඳහා les
  Intel Quartus Prime නිර්මාණය සපයයි examples මෙම යෙදුම් සටහනේ භාවිතා වේ.

නිර්මාණ Example Intel Arria 10, Intel Cyclone 10 GX, සහ Intel MAX 10 හැර අනෙකුත් සියලුම සහාය දක්වන උපාංග සඳහා මාර්ගෝපදේශ

මෙම පියවර Intel Arria 10, Intel Cyclone 10 GX, සහ Intel MAX 10 හැර අනෙකුත් සියලුම සහාය දක්වන උපාංග සඳහා අදාළ වේ. ඔබ ALTIOBUF IP හරය භාවිතා කරන බවට සහතික වන්න.

1.  ද්විපාර්ශ්වික ආදාන සහ ප්‍රතිදාන බෆරයකට සහය විය හැකි ALTIOBUF IP හරයක් සාදන්න:
   • ඒ. ALTIOBUF IP හරය ක්ෂණික කරන්න.
   • බී. මොඩියුලය ද්විපාර්ශ්වික බෆරයක් ලෙස වින්‍යාස කරන්න.
   • c. ක්ෂණිකව ලබාදිය යුතු බෆර ගණන කොපමණද යන්නෙහි, 1 ඇතුලත් කරන්න.
   • ඈ අවකල මාදිලිය භාවිතා කිරීම සක්‍රිය කරන්න.
2. පහත රූපයේ දැක්වෙන පරිදි මොඩියුල සහ ආදාන සහ ප්‍රතිදාන වරායන් සම්බන්ධ කරන්න:
    ආදාන සහ ප්‍රතිදාන වරාය සම්බන්ධතාව උදාampIntel Arria 10, Intel Cyclone 10 GX, සහ Intel MAX 10 උපාංග හැර අනෙකුත් සියලුම සහය දක්වන උපාංග සඳහා le
3. පැවරුම් සංස්කාරකයේ, ඔබගේ උපාංගයට අනුව පහත රූපයේ දැක්වෙන පරිදි අදාළ I/O ප්‍රමිතිය පවරන්න. ඔබට වත්මන් ශක්තිය සහ ස්ලෙව් අනුපාත විකල්ප ද සැකසිය හැක. එසේ නොමැතිනම්, Intel Quartus Prime මෘදුකාංගය පෙරනිමි සැකසුම් උපකල්පනය කරයි.
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III, සහ Cyclone III LS උපාංග-BLVDS I/O ප්‍රමිතිය ද්විපාර්ශ්වික p සහ n පින් වලට පහත රූපයේ පෙන්වා ඇත.
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II, සහ Cyclone V උපාංග-අවකල්‍ය SSTL-2 Class I හෝ Class II I/O ප්‍රමිතිය.
     BLVDS I/O Intel Quartus Prime Assignment Editor හි පැවරුමසටහන: ඔබට පැවරුම් සංස්කාරකය සමඟින් සහය දක්වන සෑම උපාංගයක් සඳහාම p සහ n පින් ස්ථාන දෙකම හස්තීයව පැවරිය හැක. ඔබට අතින් පැවරිය හැකි සහය දක්වන උපාංග සහ පින් සඳහා, අදාළ තොරතුරු වෙත යොමු වන්න.
4. ModelSim - Intel FPGA සංස්කරණ මෘදුකාංගය සමඟින් ක්‍රියාකාරී අනුකරණය සම්පාදනය කර සිදු කරන්න.

Example of Functional Simulation Results
oe සංඥාව ප්‍රකාශ කරන විට, BLVDS ලිවීමේ ක්‍රියාකාරී මාදිලියේ ඇත. oe සංඥාව අක්‍රිය වූ විට, BLVDS කියවීමේ ක්‍රියාකාරී මාදිලියේ ඇත.සටහන:
Verilog HDL භාවිතයෙන් අනුකරණය කිරීම සඳහා, ඔබට blvds_tb.v testbench භාවිතා කළ හැක, එය අදාල මෝස්තරයේ example.
අදාළ තොරතුරු

• ModelSim - Intel FPGA සංස්කරණ මෘදුකාංග සහාය
  ModelSim - Intel FPGA සංස්කරණ මෘදුකාංගය පිළිබඳ වැඩිදුර තොරතුරු සපයන අතර ස්ථාපනය, භාවිතය සහ දෝශ නිරාකරණය වැනි මාතෘකා සඳහා විවිධ සබැඳි අඩංගු වේ.
• 7 පිටුවේ Intel FPGA උපාංගවල BLVDS අතුරුමුහුණත සඳහා I/O ප්‍රමිති
  BLVDS යෙදුම් සඳහා සහය දක්වන Intel FPGA උපාංග තුළ ඔබට අතින් පැවරිය හැකි අල්ෙපෙනති සහ I/O ප්‍රමිතීන් ලැයිස්තුගත කරයි.
• නිර්මාණ ExampAN 522 සඳහා les
  Intel Quartus Prime නිර්මාණය සපයයි examples මෙම යෙදුම් සටහනේ භාවිතා වේ.

කාර්ය සාධන විශ්ලේෂණය

බහු ලක්ෂ්‍ය BLVDS කාර්ය සාධන විශ්ලේෂණය මඟින් බස් නැවතුමේ බලපෑම, පැටවීම, රියදුරු සහ ග්‍රාහක ලක්ෂණ සහ පද්ධතියේ රියදුරුගෙන් ග්‍රාහකයේ පිහිටීම පෙන්නුම් කරයි. ඔබට ඇතුළත් BLVDS නිර්මාණය භාවිතා කළ හැකampබහු ලක්ෂ්‍ය යෙදුමක ක්‍රියාකාරිත්වය විශ්ලේෂණය කිරීමට les:

•  Cyclone III BLVDS නිර්මාණය example-මෙම නිර්මාණය example සියලු සහය දක්වන Stratix, Arria, සහ Cyclone උපාංග මාලාව සඳහා අදාළ වේ. Intel Arria 10 හෝ Intel Cyclone 10 GX උපාංග පවුල සඳහා, ඔබ සැලසුම් ex සංක්‍රමණය කළ යුතුයampඔබට එය භාවිතා කිරීමට පෙර පළමුව අදාළ උපාංග පවුල වෙත le.
• Intel MAX 10 BLVDS නිර්මාණය example-මෙම නිර්මාණය example Intel MAX 10 උපාංග පවුලට අදාළ වේ.
• Intel Stratix 10 BLVDS නිර්මාණය example-මෙම නිර්මාණය example Intel Stratix 10 උපාංග පවුලට අදාළ වේ.

සටහන:
මෙම කොටසෙහි බහු ලක්ෂ්‍ය BLVDS හි කාර්ය සාධන විශ්ලේෂණය පදනම් වන්නේ HyperLynx* හි Cyclone III BLVDS ආදාන/ප්‍රතිදාන බෆර තොරතුරු පිරිවිතර (IBIS) ආකෘති අනුකරණය මත ය.
ඔබ අනුකරණය සඳහා මෙම Intel IBIS මාදිලි භාවිතා කරන ලෙස Intel නිර්දේශ කරයි:

• Stratix III, Stratix IV, සහ Stratix V උපාංග-උපාංග-විශේෂිත අවකල SSTL-2 IBIS ආකෘතිය
• Intel Stratix 10, Intel Arria 10(2) සහ Intel Cyclone 10 GX උපාංග:
  •  ප්‍රතිදාන බෆරය - අවකල SSTL-18 IBIS ආකෘතිය
  • ආදාන බෆරය—LVDS IBIS ආකෘතිය

අදාළ තොරතුරු

• Intel FPGA IBIS මාදිලි පිටුව
  Intel FPGA උපාංග ආකෘති බාගැනීම් සපයයි.
•  නිර්මාණ ExampAN 522 සඳහා les
  Intel Quartus Prime නිර්මාණය සපයයි examples මෙම යෙදුම් සටහනේ භාවිතා වේ.

පද්ධති සැකසුම

 Cyclone III BLVDS Transceivers සමඟ Multipoint BLVDS
මෙම රූපය Cyclone III BLVDS සම්ප්‍රේෂක දහයක් (U1 සිට U10 ලෙස නම් කර ඇත) සහිත බහු ලක්ෂ්‍ය ස්ථලක ක්‍රමානුකුලව පෙන්වයි.බස් සම්ප්‍රේෂණ මාර්ගය පහත ලක්ෂණ ඇති බව උපකල්පනය කෙරේ:

•  තීරු රේඛාවක්
•  ලාක්ෂණික සම්බාධනය 50 Ω
• ලාක්ෂණික ධාරිතාව අඟලකට 3.6 pF
•  දිග අඟල් 10 කි
• Intel Arria 10 IBIS මාදිලි මූලික වන අතර Intel IBIS මාදිලියේ නොමැත. web පිටුව. ඔබට මෙම මූලික Intel Arria 10 IBIS මාදිලි අවශ්‍ය නම්, Intel අමතන්න.
• බසයේ අවකල ලක්‍ෂණ සම්බාධනය ආසන්න වශයෙන් 100 Ω
•  අඟල් 1ක එක් එක් සම්ප්‍රේෂකය අතර පරතරය
• අවසන් කිරීමේ ප්‍රතිරෝධක RT සමඟ බසය දෙපසම අවසන් කරන ලදී

• පෙරනිමි ධාවකයේ ශක්තිය 12 mA
• පෙරනිමියෙන් මන්දගාමී අනුපාත සැකසීම්
• එක් එක් සම්ප්‍රේෂකයේ පින් ධාරිතාව 6 pF
•  සෑම BLVDS සම්ප්‍රේෂකයකම කඳ අඟල් 1ක ක්ෂුද්‍ර තීරුවක් වන අතර ලාක්ෂණික සම්බාධනය 50 Ω සහ ලාක්ෂණික ධාරිතාව අඟලකට 3 pF වේ.
•  බසය වෙත එක් එක් සම්ප්‍රේෂකයේ සම්බන්ධතාවයේ (සම්බන්ධකය, පෑඩ් සහ PCB හරහා) ධාරිතාව 2 pF ලෙස උපකල්පනය කෙරේ.
• එක් එක් භාරයේ සම්පූර්ණ ධාරිතාව ආසන්න වශයෙන් 11 pF වේ

අඟල් 1 බර පරතරය සඳහා, බෙදා හරින ලද ධාරිතාව අඟලකට 11 pF ට සමාන වේ. ස්ථූප මගින් ඇතිවන පරාවර්තනය අඩු කිරීමට සහ පිටතට එන සංඥා දුර්වල කිරීමට
ධාවක, 50 Ω ප්‍රතිරෝධක RS ට ගැලපෙන සම්බාධනයක් එක් එක් සම්ප්‍රේෂකයේ ප්‍රතිදානයෙහි තබා ඇත.

බස් නැවතුම
ඵලදායි අවකල සම්බාධනය සමීකරණයට ඔබ බස් ලාක්ෂණික ධාරණාව සහ ඒකක දිගකට බෙදා හරින ලද ධාරණාව ආදේශ කළහොත් සම්පුර්ණයෙන්ම පටවන ලද බස් රථයේ ඵලදායි සම්බාධනය 52 Ω වේ. ප්‍රශස්ත සංඥා අඛණ්ඩතාව සඳහා, ඔබ RT 52 Ω ට ගැලපිය යුතුය. ග්‍රාහක ආදාන පින්වල ඇති අවකල තරංග ආකෘතියට (VID) ගැළපෙන, අඩු, සහ අධි-අවසන් කිරීමේ බලපෑම් පහත සංඛ්‍යාවලින් පෙන්වයි. දත්ත වේගය 100 Mbps වේ. මෙම සංඛ්‍යාවල, අඩු-අවසන් කිරීම (RT = 25 Ω) ප්‍රතිඵලයක් ලෙස පරාවර්තනයන් සහ ශබ්ද ආන්තිකය සැලකිය යුතු ලෙස අඩු කරයි. සමහර අවස්ථාවලදී, අවසන් කිරීම යටතේ ග්රාහක සීමාව පවා උල්ලංඝනය කරයි (VTH = ± 100 mV). RT 50 Ω ලෙස වෙනස් කළ විට, VTH සම්බන්ධයෙන් සැලකිය යුතු ශබ්ද ආන්තිකයක් ඇති අතර පරාවර්තනය නොසැලකිය හැකිය.

බස් නැවතුමේ බලපෑම (U1 හි රියදුරු, U2 හි ලබන්නා)
මෙම රූපයේ, U1 සම්ප්‍රේෂකය ලෙස ක්‍රියා කරන අතර U2 සිට U10 දක්වා ග්‍රාහකයන් වේ.

බස් නැවතුමේ බලපෑම (U1 හි රියදුරු, U10 හි ලබන්නා)
මෙම රූපයේ, U1 සම්ප්‍රේෂකය ලෙස ක්‍රියා කරන අතර U2 සිට U10 දක්වා ග්‍රාහකයන් වේ.

බස් නැවතුමේ බලපෑම (U5 හි රියදුරු, U6 හි ලබන්නා)
මෙම රූපයේ, U5 සම්ප්‍රේෂකය වන අතර ඉතිරි ඒවා ග්‍රාහක වේ.

බස් නැවතුමේ බලපෑම (U5 හි රියදුරු, U10 හි ලබන්නා)
මෙම රූපයේ, U5 සම්ප්‍රේෂකය වන අතර ඉතිරි ඒවා ග්‍රාහක වේ.බස් රථයේ රියදුරු සහ ග්‍රාහකයාගේ සාපේක්ෂ පිහිටීම ද ලැබුණු සංඥා ගුණාත්මක භාවයට බලපායි. මෙම ස්ථානයේ දාර අනුපාතය වේගවත්ම නිසා රියදුරුට ආසන්නතම ග්‍රාහකයා නරකම සම්ප්‍රේෂණ මාර්ග ආචරණය අත්විඳියි. රියදුරු බස් රථයේ මැද පිහිටි විට මෙය වඩාත් නරක අතට හැරේ.
උදාහරණයක් ලෙසample, 16 පිටුවේ රූපය 20 සහ 18 පිටුවේ 21 රූපය සසඳන්න. U6 ග්‍රාහකයේ VID (U5 හි රියදුරු) U2 ග්‍රාහකයේ (U1 හි රියදුරු) වඩා විශාල නාදයක් පෙන්වයි. අනෙක් අතට, රිසීවරය රියදුරුට වඩා දුරින් පිහිටා ඇති විට දාර අනුපාතය මන්දගාමී වේ. බස් රථයේ එක් කෙළවරක (U1.14) රියදුරු සහ අනෙක් කෙළවරේ (U1) ග්‍රාහකය පිහිටා ඇති විශාලතම නැගීමේ කාලය ns 10 වේ.

කඩුල්ලේ දිග
දිගු කඳේ දිග රියදුරුගේ සිට ග්‍රාහකයට පියාසර කරන කාලය වැඩි කරනවා පමණක් නොව, විශාල බර ධාරිතාවක් ඇති කරයි, එය විශාල පරාවර්තනයක් ඇති කරයි.

කඳේ දිග වැඩි කිරීමේ බලපෑම (U1 හි රියදුරු, U10 හි ග්‍රාහකයා)
මෙම සංඛ්‍යාව U10 හි VID සංසන්දනය කරයි, කඳ කොටස අඟල් එකක සිට අඟල් දෙක දක්වා වැඩි කළ විට සහ රියදුරු U1 හි ඇති විට.

කඩුල්ල අවසන් කිරීම
ඔබ රියදුරු සම්බාධනය ස්ථූල ලක්‍ෂණ සම්බාධනයට ගැලපිය යුතුය. ධාවක ප්‍රතිදානයේදී ශ්‍රේණි අවසන් කිරීමේ ප්‍රතිරෝධක RS තැබීම දිගු ස්ථූපය සහ වේගවත් දාර අනුපාත නිසා ඇතිවන අහිතකර සම්ප්‍රේෂණ මාර්ග බලපෑම බෙහෙවින් අඩු කරයි. ඊට අමතරව, ග්‍රාහකයාගේ පිරිවිතර සපුරාලීම සඳහා VID දුර්වල කිරීමට RS වෙනස් කළ හැක.

ස්ටබ් අවසන් කිරීමේ බලපෑම (U1 හි රියදුරු, U2 සහ U10 හි ග්‍රාහකයා)
මෙම අගය U2 සම්ප්‍රේෂණය වන විට U10 සහ U1 හි VID සංසන්දනය කරයි.

රියදුරු වේගය
වේගවත් වේගයක් ඉහළ යාමේ කාලය වැඩි දියුණු කිරීමට උපකාරී වේ, විශේෂයෙන් රියදුරුගෙන් දුරස්ථ ග්‍රාහකයේ. කෙසේ වෙතත්, වේගවත් ස්ලව් අනුපාතයක් පරාවර්තනය හේතුවෙන් නාද වීම විශාල කරයි.

Driver Edge Rate හි බලපෑම (U1 හි රියදුරු, U2 සහ U10 හි ග්‍රාහකයා)
මෙම රූපයේ දැක්වෙන්නේ රියදුරු ස්ලව් අනුපාත බලපෑමයි. 12 mA ධාවක ශක්තියක් සහිත මන්දගාමී සහ වේගවත් වේගය අතර සැසඳීමක් සිදු කෙරේ. රියදුරු U1 හි සිටින අතර U2 සහ U10 හි අවකල තරංග ආකෘති පරීක්ෂා කරනු ලැබේ.

සමස්ත පද්ධති කාර්ය සාධනය

බහු ලක්ෂ්‍ය BLVDS මඟින් සහාය දක්වන ඉහළම දත්ත අනුපාතය තීරණය වන්නේ රියදුරෙකුගෙන් දුරස්ථ ග්‍රාහකයේ අක්ෂි රූප සටහන දෙස බැලීමෙනි. මෙම ස්ථානයේ දී, සම්ප්රේෂණය කරන ලද සංඥාව මන්දගාමී දාර අනුපාතය ඇති අතර ඇස් විවෘත කිරීමට බලපායි. ලැබුණු සංඥාවේ ගුණාත්මකභාවය සහ ශබ්ද ආන්තික ඉලක්කය යෙදුම් මත රඳා පැවතුනද, ඇස් විවෘත කිරීම පුළුල් වන තරමට වඩා හොඳය. කෙසේ වෙතත්, ඔබ රියදුරුට ආසන්නයේ ඇති ග්‍රාහකය ද පරීක්ෂා කළ යුතුය, මන්ද ග්‍රාහකය රියදුරුට සමීපව පිහිටා තිබේ නම් සම්ප්‍රේෂණ මාර්ග බලපෑම් වඩාත් නරක අතට හැරේ.
රූප සටහන 23. 400 Mbps හි අක්ෂි රූප සටහන (U1 හි රියදුරු, U2 සහ U10 හි ග්‍රාහකයා)
2 Mbps දත්ත වේගයක් සඳහා U10 (රතු වක්‍රය) සහ U400 (නිල් වක්‍රය) හි අක්ෂි රූප සටහන් මෙම රූපයෙන් දැක්වේ. 1% ඒකක පරතරයක සසම්භාවී චකිතය අනුකරණයේදී උපකල්පනය කෙරේ. රියදුරු U1 හි පෙරනිමි ධාරා ශක්තිය සහ ස්ලීව් අනුපාත සැකසීම් සමඟ ඇත. ප්‍රශස්ත RT = 50 Ω සමඟ බස් රථය සම්පූර්ණයෙන්ම පටවා ඇත. කුඩාම අක්ෂි විවරය U10 හි වන අතර එය U1 සිට දුරින් පිහිටා ඇත. අක්ෂි උස එස්ampU0.5 සහ U692 සඳහා 543 mV සහ 2 mV ඒකක 10 ක පරතරයකින් මෙහෙයවනු ලැබේ. අවස්ථා දෙක සඳහාම VTH = ±100 mV සම්බන්ධයෙන් සැලකිය යුතු ශබ්ද ආන්තිකයක් ඇත.

AN 522 සඳහා ලේඛන සංශෝධන ඉතිහාසය: සහය දක්වන Intel FPGA උපාංග පවුල්වල බස් LVDS අතුරුමුහුණත ක්‍රියාත්මක කිරීම

ලේඛන / සම්පත්

intel AN 522 සහය දක්වන FPGA උපාංග පවුල්වල බස් LVDS අතුරුමුහුණත ක්‍රියාත්මක කිරීම [pdf] පරිශීලක මාර්ගෝපදේශය AN 522 සහය දක්වන FPGA උපාංග පවුල්වල බස් LVDS අතුරුමුහුණත ක්‍රියාත්මක කිරීම, AN 522, සහය දක්වන FPGA උපාංග පවුල්වල බස් LVDS අතුරුමුහුණත ක්‍රියාත්මක කිරීම, සහය දක්වන FPGA උපාංග පවුල්වල අතුරු මුහුණත, FPGA උපාංග පවුල්

යොමු කිරීම්

• පරිශීලක අත්පොත