intel 750856 Agilex FPGA Geliştirme Kurulu
Ürün Bilgileri
Bu referans tasarımı Intel Agilex F-Serisi FPGA Geliştirme Kartı içindir. Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP'yi kullanır ve basit bir PR bölgesine sahiptir. Intel Agilex Cihazı Harici Ana Bilgisayar Donanımı Kurulumu, harici bir cihaz (Yardımcı FPGA), bir DUT FPGA ve harici ana bilgisayar tasarımınızdan oluşur. Harici cihazdaki ana bilgisayar tasarımı, PR sürecinin barındırılmasından sorumludur. PR pinleri her iki cihazı da bağlamak için kullanılır ve mevcut herhangi bir kullanıcı I/O'su olabilir.
Ürün Kullanım Talimatları
Harici Ana Bilgisayar Yapılandırması
Harici ana bilgisayar yapılandırmasını gerçekleştirmek için şu adımları izleyin:
- PR sürecini barındırmak için harici bir cihazda bir ana bilgisayar tasarımı oluşturun.
- PR pinlerini harici cihazdan DUT FPGA'daki Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP'ye bağlayın.
- Konfigürasyon verilerini ana bilgisayar tasarımından, IP'den gelen PR el sıkışma sinyallerine karşılık gelen Intel Agilex Avalon akış arayüzü pinlerine aktarın.
Yapılandırma Pinlerinin Çalıştırılmasıyla Kısmi Yeniden Yapılandırma
Aşağıdaki sıra, konfigürasyon pinleri aracılığıyla kısmi yeniden konfigürasyonun işlemini açıklamaktadır:
- Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP'ye bağlı pr_request pinini onaylayın.
- IP, PR sürecinin devam ettiğini belirtmek için meşgul sinyali bildirir (isteğe bağlı).
- Konfigürasyon sistemi bir PR işlemi için hazırsa, veri kabul etmeye hazır olduğunu belirten avst_ready pini onaylanır.
- Karşı basınçla veri aktarımı için Avalon akış spesifikasyonunu izleyerek PR yapılandırma verilerini avst_data pinleri ve avst_valid pini üzerinden yayınlayın.
- Avst_ready pini kaldırıldığında akış durur.
- PR işlemi için daha fazla veriye gerek olmadığını belirtmek için avst_ready pininin onayını kaldırın.
- Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP, işlemin sonunu belirtmek için meşgul sinyalinin onayını kaldırır (isteğe bağlı).
Yapılandırma Pinleri (Harici Ana Bilgisayar) Referans Tasarımı aracılığıyla Kısmi Yeniden Yapılandırma
Bu uygulama notu, Intel® Agilex® F-Serisi FPGA geliştirme kartındaki yapılandırma pinleri (harici ana bilgisayar) aracılığıyla kısmi yeniden yapılandırmayı gösterir.
Referans Tasarımı Bittiview
Kısmi yeniden yapılandırma (PR) özelliği, FPGA'nın bir bölümünü dinamik olarak yeniden yapılandırmanıza olanak tanırken, geri kalan FPGA tasarımı çalışmaya devam eder. Tasarımınızda belirli bir bölge için, bu bölgenin dışındaki alanlarda çalışmayı etkilemeyen birden fazla karakter oluşturabilirsiniz. Bu metodoloji, birden fazla işlevin aynı FPGA cihaz kaynaklarını zaman paylaşımında bulunduğu sistemlerde etkilidir. Intel Quartus® Prime Pro Edition yazılımının mevcut sürümü, kısmi yeniden yapılandırma için yeni ve basitleştirilmiş bir derleme akışı sunar. Bu Intel Agilex referans tasarımı, Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP'yi kullanır ve basit bir PR bölgesine sahiptir.
Intel Agilex Aygıtı Harici Ana Bilgisayar Donanımı Kurulumu
Harici Ana Bilgisayar Yapılandırması
Harici ana bilgisayar yapılandırmasında, Intel Agilex Cihaz Harici Ana Bilgisayar Donanım Kurulumu'nun gösterdiği gibi, öncelikle PR sürecini barındırmak için harici bir cihazda bir ana bilgisayar tasarımı oluşturmanız gerekir. Ana bilgisayar tasarımı, yapılandırma verilerini Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP'den gelen PR el sıkışma sinyallerine karşılık gelen Intel Agilex Avalon akış arayüzü pinlerine aktarır. Her iki cihazı bağlamak için kullandığınız PR pinleri mevcut herhangi bir kullanıcı I/O'su olabilir.
Aşağıdaki sıra, konfigürasyon pinlerinin çalışması yoluyla kısmi yeniden konfigürasyonu açıklamaktadır:
- Öncelikle Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP'ye bağlı pr_request pinini onaylayın.
- IP, PR sürecinin devam ettiğini belirtmek için meşgul sinyali bildirir (isteğe bağlı).
- Konfigürasyon sistemi bir PR işlemine girmeye hazırsa, veri kabul etmeye hazır olduğunu belirten avst_ready pini onaylanır.
- Geri basınçla veri aktarımı için Avalon akış spesifikasyonunu gözlemlerken PR yapılandırma verilerini avst_data pinleri ve avst_valid pini üzerinden yayınlamaya başlayın.
- Avst_ready pini onaylanmadığında akış durur.
- Tüm konfigürasyon verilerinin akışından sonra, PR işlemi için daha fazla veriye gerek olmadığını belirtmek için avst_ready pininin geçerliliği kaldırılır.
- Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP, işlemin sonunu belirtmek için meşgul sinyalini iptal eder (isteğe bağlı).
- PR işleminin başarıyla tamamlanıp tamamlanmadığını doğrulamak için pr_done ve pr_error pinlerini kontrol edebilirsiniz. Sürüm kontrolü ve yetkilendirme kontrolünde başarısızlık gibi bir hata meydana gelirse PR işlemi sonlandırılır.
İlgili Bilgiler
- Intel Agilex F-Serisi FPGA Geliştirme Kiti Web Sayfa
- Intel Agilex F-Serisi FPGA Geliştirme Kiti Kullanıcı Kılavuzu
- Intel Quartus Prime Pro Edition Kullanıcı Kılavuzu: Kısmi Yeniden Yapılandırma
Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP
Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisinin, PR işlemi için PR verilerinin akışını sağlamak amacıyla yapılandırma pinlerini kullanması gerekir. Ana bilgisayarın çekirdekten güvenli aygıt yöneticisi (SDM) ile anlaşmasına izin vermek için Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP'nin tüm üst düzey bağlantı noktalarını pr_request pinine bağlamanız gerekir. SDM, MSEL ayarınıza göre hangi tür konfigürasyon pinlerinin kullanılacağını belirler.
Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP
Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyici Parametre Ayarları
| Parametre | Değer | Tanım |
| Meşgul Arayüzünü Etkinleştir | Olanak vermek or
Devre dışı bırakmak |
Harici yapılandırma sırasında PR işleminin devam ettiğini belirten bir sinyal gönderen Meşgul arayüzünü Etkinleştirmenize veya Devre Dışı Bırakmanıza olanak tanır.
Varsayılan ayar Devre dışı bırakmak. |
Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyici Bağlantı Noktaları
| Liman Adı | Genişlik | Yön | İşlev |
| pr_request | 1 | Giriş | PR sürecinin başlamaya hazır olduğunu belirtir. Sinyal, herhangi bir saat sinyaliyle senkronize olmayan bir kanaldır. |
| pr_error | 2 | Çıktı | Kısmi bir yeniden yapılandırma hatasını gösterir.:
• 2'b01—genel PR hatası • 2'b11—uyumsuz bit akışı hatası Bu sinyaller herhangi bir saat kaynağıyla senkronize olmayan kanallardır. |
| pr_done | 1 | Çıktı | PR sürecinin tamamlandığını belirtir. Sinyal, herhangi bir saat sinyaliyle senkronize olmayan bir kanaldır. |
| start_addr | 1 | Giriş | Aktif Seri Flash'ta PR verilerinin başlangıç adresini belirtir. Bu sinyali aşağıdakilerden birini seçerek etkinleştirebilirsiniz: Avalon®-ST or Aktif Seri için Avalon-ST Pinlerini veya Aktif Seri Pinlerini Etkinleştirin parametre. Sinyal, herhangi bir saat sinyaliyle senkronize olmayan bir kanaldır. |
| sıfırlama | 1 | Giriş | Aktif yüksek, senkronize sıfırlama sinyali. |
| out_clk | 1 | Çıktı | Dahili bir osilatörden üretilen saat kaynağı. |
| Meşgul | 1 | Çıktı | IP, PR veri aktarımının devam ettiğini belirtmek için bu sinyali ileri sürer. Bu sinyali seçerek etkinleştirirsiniz. Olanak vermek için Meşgul arayüzü etkinleştir parametre. |
Referans Tasarım Gereksinimleri
Bu referans tasarımının kullanımı aşağıdakileri gerektirir:
- Intel Agilex cihaz ailesi desteğiyle Intel Quartus Prime Pro Edition sürüm 22.3'ün kurulumu.
- Tezgahtaki Intel Agilex F-Serisi FPGA geliştirme kartına bağlantı.
- Eski tasarımın indirilmesiampDosya aşağıdaki konumda mevcuttur: https://github.com/intel/fpga-partial-reconfig.
Tasarım ex'i indirmek içinamptarih:
- Klonla veya indir'e tıklayın.
- ZIP'i İndir'i tıklayın. fpga-partial-reconfig-master.zip dosyasını açın file.
- Referans tasarımına erişmek için öğreticiler/agilex_external_pr_configuration alt klasörüne gidin.
Referans Tasarım Çözüm Yolu
Aşağıdaki adımlarda, Intel Agilex F-Serisi FPGA geliştirme kartındaki yapılandırma pinleri (harici ana bilgisayar) aracılığıyla kısmi yeniden yapılandırmanın uygulanması açıklanmaktadır:
- Adım 1: Başlarken
- Adım 2: Tasarım Bölümü Oluşturma
- Adım 3: Yerleştirme ve Yönlendirme Bölgelerini Tahsis Etme
- Adım 4: Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi IP'sini Ekleme
- Adım 5: Kişileri Tanımlama
- Adım 6: Revizyon Oluşturma
- Adım 7: Temel Revizyonun Derlenmesi
- Adım 8: PR Uygulama Revizyonlarının Hazırlanması
- Adım 9: Kurulun Programlanması
Adım 1: Başlarken
Referans tasarımını kopyalamak için fileçalışma ortamınıza ekleyin ve flashing_led düz tasarımını derleyin:
- Çalışma ortamınızda agilex_pcie_devkit_blinking_led_pr adında bir dizin oluşturun.
- İndirilen öğreticiler/agilex_pcie_devkit_blinking_led/flat alt klasörünü agilex_pcie_devkit_blinking_led_pr dizinine kopyalayın.
- Intel Quartus Prime Pro Edition yazılımında, File ➤ Project'i açın ve yanıp sönen_led.qpf'yi seçin.
- Düz tasarımın hiyerarşisini detaylandırmak için İşleme ➤ Başlat ➤ Analizi ve Sentezi Başlat'a tıklayın. Alternatif olarak komut satırında şu komutu çalıştırın: quartus_syn yanıp sönen_led -c yanıp sönen_led
Tasarım Bölümü Oluşturma
Kısmen yeniden yapılandırmak istediğiniz her PR bölgesi için tasarım bölümleri oluşturmalısınız. Aşağıdaki adımlarda u_blinking_led örneği için bir tasarım bölümü oluşturulur.
Tasarım Bölümleri Oluşturma
- Proje Gezgini'nde u_blinking_led örneğine sağ tıklayın ve Tasarım Bölümü ➤ Yeniden Yapılandırılabilir seçeneğine tıklayın. Bölüm olarak ayarlanan her örneğin yanında bir tasarım bölümü simgesi görünür.
- Atamalar ➤ Tasarım Bölümleri Penceresi'ne tıklayın. Pencere projedeki tüm tasarım bölümlerini görüntüler.
- Tasarım Bölümleri Penceresinde bölüm adını çift tıklatarak düzenleyin. Bu referans tasarımı için bölüm adını pr_partition olarak yeniden adlandırın
- Not: Bir bölüm oluşturduğunuzda Intel Quartus Prime yazılımı, örnek adı ve hiyerarşi yoluna göre otomatik olarak bir bölüm adı oluşturur. Bu varsayılan bölüm adı her örneğe göre değişebilir.
- Sonlandırılmış statik bölgeyi temel revizyon derlemesinden dışarı aktarmak için, Son Dışa Aktarma Sonrası'ndaki root_partition girişine çift tıklayın. File sütununa gidin ve yanıp sönen_led_statik yazın. gdb.
Tasarım Bölümleri Penceresinde Son Sonrası Anlık Görüntüyü Dışa Aktarma
Blashing_led.qsf dosyasının, yeniden yapılandırılabilir tasarım bölümünüze karşılık gelen aşağıdaki atamaları içerdiğini doğrulayın:
İlgili Bilgiler
Intel Quartus Prime Pro Edition Kullanıcı Kılavuzunda "Tasarım Bölümleri Oluşturun": Kısmi Yeniden Yapılandırma
PR Bölümü için Yerleştirme ve Yönlendirme Bölgesini Tahsis Etme
Oluşturduğunuz her temel revizyon için PR tasarım akışı, karşılık gelen personel çekirdeğini PR bölüm bölgenize yerleştirir. Temel revizyonunuz için cihaz kat planında PR bölgesini bulmak ve atamak için:
- Proje Gezgini'nde u_blinking_led örneğine sağ tıklayın ve Logic Lock Region ➤ Create New Logic Lock Region seçeneğine tıklayın. Bölge, Mantıksal Kilit Bölgeleri Penceresinde görünür.
- Yerleştirme bölgeniz, yanıp sönen_led mantığını içermelidir. Chip Planner'da düğümü bularak yerleştirme bölgesini seçin. Mantıksal Kilit Bölgeleri Penceresinde u_blinking_led bölge adına sağ tıklayın ve
Düğümün Yerini Belirleyin ➤ Chip Planner'da Yerini Belirleyin. u_blinking_led bölgesi renk kodludur
Blinking_led için Çip Planlayıcı Düğüm Konumu
- Mantıksal Kilit Bölgeleri penceresinde, Başlangıç sütununda yerleştirme bölgesi koordinatlarını belirtin. Başlangıç, bölgenin sol alt köşesine karşılık gelir. Eski içinampDosyada (X1 Y1) koordinatları (163 4) olan bir yerleştirme bölgesini ayarlamak için Orijini X163_Y4 olarak belirtin. Intel Quartus Prime yazılımı, belirttiğiniz yükseklik ve genişliğe göre yerleştirme bölgesinin (X2 Y2) koordinatlarını (sağ üstte) otomatik olarak hesaplar.
- Not: Bu öğreticide yerleştirme bölgesi için (X1 Y1) koordinatları – (163 4) ve 20 yükseklik ve genişlik kullanılmaktadır. Yerleştirme bölgesi için herhangi bir değer tanımlayın. Bölgenin yanıp sönen_led mantığını kapsadığından emin olun.
- Ayrılmış ve Yalnızca Çekirdek seçeneklerini etkinleştirin.
- Yönlendirme Bölgesi seçeneğine çift tıklayın. Mantık Kilidi Yönlendirme Bölgesi Ayarları iletişim kutusu görüntülenir.
- Yönlendirme türü için Genişletmeyle sabit'i seçin. Bu seçeneğin seçilmesi otomatik olarak 2'lik bir genişletme uzunluğu atar.
- Not: Motor farklı kişileri yönlendirirken Tesisatçıya ekstra esneklik sağlamak için yönlendirme bölgesinin yerleştirme bölgesinden daha büyük olması gerekir.
Mantık Kilit Bölgeleri Penceresi
Blinking_led.qsf dosyasının kat planlamanıza karşılık gelen aşağıdaki atamaları içerdiğini doğrulayın:
İlgili Bilgiler
Intel Quartus Prime Pro Edition Kullanıcı Kılavuzu'ndaki "Kısmi Yeniden Yapılandırma Tasarımının Kat Planı": Kısmi Yeniden Yapılandırma
Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP'yi Ekleme
Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP, bit akışı kaynağını yönetmek için Intel Agilex PR kontrol bloğuyla arayüz oluşturur. Harici yapılandırmayı uygulamak için bu IP'yi tasarımınıza eklemelisiniz. Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisini eklemek için bu adımları izleyin
Projenize Intel FPGA IP'si:
- IP Kataloğu arama alanına Kısmi Yeniden Yapılandırma yazın (Araçlar ➤ IP Kataloğu).
- Kısmi Yeniden Yapılandırma Harici Yapılandırma Denetleyicisi Intel FPGA IP'ye çift tıklayın.
- IP Varyantı Oluştur iletişim kutusunda, harici_host_pr_ip yazın. File adını ve ardından Oluştur'u tıklayın. Parametre düzenleyici görünür.
- Meşgul arayüzünü etkinleştir parametresi için Devre Dışı Bırak'ı seçin (varsayılan ayar). Bu sinyali kullanmanız gerektiğinde ayarı Etkinleştir olarak değiştirebilirsiniz.
Parametre Düzenleyicide Meşgul Arayüz Parametresini Etkinleştir
- Tıklamak File ➤ Sistemi oluşturmadan parametre düzenleyiciyi kaydedin ve çıkın. Parametre düzenleyicisi external_host_pr_ip.ip IP varyasyonunu oluşturur file ve şunu ekler file yanıp sönen_led projesine. AN 991: Yapılandırma Pinleri (Harici Ana Bilgisayar) Referans Tasarımı aracılığıyla Kısmi Yeniden Yapılandırma 750856 | 2022.11.14 AN 991:
- Not:
- a. Eğer external_Host_pr_ip.ip dosyasını kopyalıyorsanız file pr dizininden, flashing_led.qsf dosyasını manuel olarak düzenleyin file şu satırı eklemek için: set_global_questment -name IP_FILE pr_ip.ip
- b. IP_'yi yerleştirinFILE SDC_ sonrasında atamaFILE flashing_led.qsf dosyanızdaki atamalar (blinking_led.dc) file. Bu sıralama, Kısmi Yeniden Yapılandırma Denetleyicisi IP çekirdeğinin uygun şekilde sınırlandırılmasını sağlar.
- Not: Saatleri algılamak için .sdc file PR için IP, IP çekirdeğinin kullandığı saatleri oluşturan herhangi bir .sdc'yi takip etmelidir. .ip'in olmasını sağlayarak bu siparişi kolaylaştırırsınız. file PR IP çekirdeği için herhangi bir .ip'ten sonra görünür files veya .sdc file.qsf dosyasında bu saatleri tanımlamak için kullandığınız file Intel Quartus Prime proje revizyonunuz için. Daha fazla bilgi için Kısmi Yeniden Yapılandırma IP Çözümleri Kullanıcı Kılavuzu'na bakın.
Üst Düzey Tasarımın Güncellenmesi
Top.sv'yi güncellemek için file PR_IP örneğiyle:
- Harici_Host_pr_ip örneğini üst düzey tasarıma eklemek için top.sv dosyasında aşağıdaki kod bloklarının açıklamasını kaldırın. file:
Kişileri Tanımlama
Bu referans tasarımı, tek PR bölümü için üç ayrı kişiyi tanımlar. Kişileri tanımlamak ve projenize dahil etmek için:
- Üç SystemVerilog oluşturun fileÜç kişilik için çalışma dizininizdeki s, Blashing_led.sv, Blashing_led_slow.sv ve Blashing_led_empty.sv'yi ekleyin.
Referans Tasarımı Kişilikleri
Not:
- Blashing_led.sv zaten bir parçası olarak mevcut fileFlat/ alt dizininden kopyalıyorsunuz. Bunu basitçe yeniden kullanabilirsiniz file.
- SystemVerilog'u oluşturursanız fileIntel Quartus Prime Metin Düzenleyicisi'nden Ekle'yi devre dışı bırakın file kaydederken mevcut proje seçeneğine files.
Revizyon Oluşturma
PR tasarım akışı, Intel Quartus Prime yazılımındaki proje revizyonları özelliğini kullanır. İlk tasarımınız, FPGA üzerinde statik bölge sınırlarını ve yeniden yapılandırılabilir bölgeleri tanımladığınız temel revizyondur. Temel revizyondan birden fazla revizyon oluşturursunuz. Bu revizyonlar PR bölgelerine yönelik farklı uygulamaları içermektedir. Ancak tüm PR uygulama revizyonları, temel revizyondaki aynı üst düzey yerleştirme ve yönlendirme sonuçlarını kullanır. Bir PR tasarımını derlemek için her karakter için bir PR uygulama revizyonu oluşturmalısınız. Ayrıca her revizyona revizyon tipi atamanız gerekir. Mevcut revizyon türleri şunlardır:
- Kısmi Yeniden Yapılandırma – Temel
- Kısmi Yeniden Yapılandırma – Persona Uygulaması
Aşağıdaki tabloda her bir revizyonun revizyon adı ve revizyon türü listelenmektedir:
Revizyon Adları ve Türleri
| Revizyon Adı | Revizyon Türü |
| yanıp sönen_led.qsf | Kısmi Yeniden Yapılandırma – Temel |
| yanıp sönen_led_default.qsf | Kısmi Yeniden Yapılandırma – Persona Uygulaması |
| yanıp sönen_led_slow.qsf | Kısmi Yeniden Yapılandırma – Persona Uygulaması |
| yanıp sönen_led_empty.qsf | Kısmi Yeniden Yapılandırma – Persona Uygulaması |
Temel Revizyon Türünü Ayarlama
- Proje ➤ Düzeltmeler'e tıklayın.
- Revizyon Adı'nda, yanıp sönen_led revizyonunu seçin ve ardından Geçerliyi Ayarla'ya tıklayın.
- Uygula'yı tıklayın. Blinking_led revizyonu geçerli revizyon olarak görüntülenir.
- Blinking_led'in Revizyon Türünü ayarlamak için Atamalar ➤ Ayarlar ➤ Genel'i tıklayın.
- Revizyon Türü için Kısmi Yeniden Yapılandırma - Temel'i seçin ve ardından Tamam'a tıklayın.
- Blinking_led.qsf dosyasının artık aşağıdaki atamayı içerdiğini doğrulayın: ##blinking_led.qsf set_global_questment -name REVISION_TYPE PR_BASE
Uygulama Revizyonları Oluşturma
- Revizyonlar iletişim kutusunu açmak için Proje ➤ Revizyonlar'a tıklayın.
- Yeni bir revizyon oluşturmak için <'ye çift tıklayın. >.
- Revizyon adı'nda, flashing_led_default'u belirtin ve Revizyona göre için yanıp sönen_led'i seçin.
- Revizyon türü için Kısmi Yeniden Yapılandırma - Kişisel Uygulama'yı seçin.
Revizyon Oluşturma
- Benzer şekilde, flashing_led_slow ve flashing_led_empty revizyonları için Revizyon tipini ayarlayın.
- Her .qsf dosyasının file artık şu atamayı içeriyor: set_global_questment -name REVISION_TYPE PR_IMPL set_instance_questment -name ENTITY_REBINDING \ place_holder -to u_blinking_led burada, place_holder yeni oluşturulan PR uygulama revizyonunun varsayılan varlık adıdır.
Proje Revizyonları
Temel Revizyonun Derlenmesi
- Temel revizyonu derlemek için İşleme ➤ Derlemeyi Başlat'a tıklayın. Alternatif olarak aşağıdaki komut temel revizyonu derler: quartus_sh –flow compile flashing_led -c flashing_led
- Bit akışını inceleyin fileçıktıda üretilenler_filedizini.
Oluşturuldu Files
| İsim | Tip | Tanım |
| yanıp sönen_led.sof | Temel programlama file | Tam çip tabanı yapılandırması için kullanılır |
| yanıp sönen_led.pr_partition.rbf | PR bit akışı file temel kişilik için | Temel kişiliğin kısmen yeniden yapılandırılması için kullanılır. |
| yanıp sönen_led_statik.qdb | .qdb veritabanı file | Kesinleşmiş veritabanı file Statik bölgeyi içe aktarmak için kullanılır. |
İlgili Bilgiler
- Intel Quartus Prime Pro Edition Kullanıcı Kılavuzu'ndaki "Kısmi Yeniden Yapılandırma Tasarımının Kat Planı": Kısmi Yeniden Yapılandırma
- Intel Quartus Prime Pro Edition Kullanıcı Kılavuzu: Kısmi Yeniden Yapılandırma'da "Kat Planı Kısıtlamalarını Artımlı Olarak Uygulama"
PR Uygulama Revizyonlarının Hazırlanması
Cihaz programlama için PR bit akışını derleyip oluşturmadan önce PR uygulama revizyonlarını hazırlamanız gerekir. Bu kurulum, .qdb statik bölgesinin eklenmesini içerir file kaynak olarak file Her uygulama revizyonu için. Ayrıca PR bölgesinin karşılık gelen varlığını da belirtmeniz gerekir.
- Geçerli revizyonu ayarlamak için Proje ➤ Revizyonlar'a tıklayın, Revizyon adı olarak yanıp sönen_led_default'u seçin ve ardından Geçerliyi Ayarla'ya tıklayın.
- Her uygulama revizyonu için doğru kaynağı doğrulamak amacıyla Proje ➤Ekle/Kaldır'a tıklayın. FileProjede. Blashing_led.sv file görünür file liste.
FileSayfa
- Diğer uygulama revizyon kaynağını doğrulamak için 1'den 2'ye kadar olan adımları tekrarlayın files:
| Uygulama Revizyon Adı | Kaynak File |
| yanıp sönen_led_default | yanıp sönen_led.sv |
| yanıp sönen_led_empty | yanıp sönen_led_empty.sv |
| yanıp sönen_led_slow | yanıp sönen_led_slow.sv |
- .qdb dosyasını doğrulamak için file kök bölümle ilişkili olarak Atamalar ➤ Tasarım Bölümleri Penceresi'ne tıklayın. Bölüm Veritabanının doğrulandığını doğrulayın File Blashing_led_static.qdb'yi belirtir fileveya Bölüm Veritabanına çift tıklayın File bunu belirtmek için hücre file. Alternatif olarak aşağıdaki komut bunu atar file: set_instance_atama -name QDB_FILE_PARTITION \ flashing_led_static.qdb -to |
- Varlık Yeniden Bağlama hücresinde, uygulama revizyonunda değiştirdiğiniz her PR bölümünün varlık adını belirtin. Blashing_led_default uygulama revizyonu için varlık adı flashing_led'dir. Bu öğreticide, temel revizyon derlemesindeki u_blinking_led örneğinin üzerine yeni flashing_led varlığı yazacaksınız.
Not: Uygulama revizyonuna otomatik olarak bir yer tutucu varlık yeniden bağlama ataması eklenir. Ancak atamadaki varsayılan varlık adını tasarımınız için uygun bir varlık adıyla değiştirmeniz gerekir.
| Uygulama Revizyon Adı | Varlık Yeniden Bağlama |
| yanıp sönen_led_default | yanıp sönen_led |
| yanıp sönen_led_slow | yanıp sönen_led_slow |
| yanıp sönen_led_empty | yanıp sönen_led_empty |
Varlık Yeniden Bağlama
- Tasarımı derlemek için İşleme ➤ Derlemeyi Başlat'a tıklayın. Alternatif olarak, aşağıdaki komut bu projeyi derler: quartus_sh –flow compile flashing_led –c flashing_led_default
- Blinking_led_slow ve Blashing_led_empty revizyonlarını hazırlamak için yukarıdaki adımları tekrarlayın: quartus_sh –flow compile flashing_led –c flashing_led_slow quartus_sh –flow compile flashing_led –c flashing_led_empt
Not: PR uygulama derlemesi sırasında uygulamak istediğiniz Tesisatçıya özgü ayarları belirtebilirsiniz. Tesisatçıya özel ayarlar, içe aktarılan statik bölgeyi etkilemeden yalnızca kişiliğin uyumunu etkiler.
Kurulun Programlanması
Bu eğitimde, ana makinenizdeki PCIe* yuvasının dışında, tezgahta bir Intel Agilex F-Serisi FPGA geliştirme kartı kullanılır. Kartı programlamadan önce aşağıdaki adımları tamamladığınızdan emin olun:
- Güç kaynağını Intel Agilex F-Serisi FPGA geliştirme kartına bağlayın.
- Intel FPGA İndirme Kablosunu bilgisayarınızın USB bağlantı noktası ile geliştirme kartındaki Intel FPGA İndirme Kablosu bağlantı noktası arasına bağlayın.
Tasarımı Intel Agilex F-Serisi FPGA geliştirme kartında çalıştırmak için:
- Intel Quartus Prime yazılımını açın ve Araçlar ➤ Programcı öğesine tıklayın.
- Programcı'da Donanım Kurulumu'na tıklayın ve USB-Blaster'ı seçin.
- Otomatik Algıla'ya tıklayın ve cihazı seçin (AGFB014R24AR0).
- Tamam'ı tıklayın. Intel Quartus Prime yazılımı, programlayıcıyı karttaki üç FPGA cihazıyla algılar ve günceller.
- AGFB014R24AR0 cihazını seçin, Değiştir'e tıklayın File ve flashing_led_default.sof dosyasını yükleyin file.
- Blashing_led_default.sof için Program/Yapılandırmayı etkinleştirin file.
- Başlat'a tıklayın ve ilerleme çubuğunun %100'e ulaşmasını bekleyin.
- Kart üzerindeki LED'lerin orijinal düz tasarımla aynı frekansta yanıp söndüğünü gözlemleyin.
- Yalnızca PR bölgesini programlamak için flashing_led_default.sof dosyasına sağ tıklayın file Programcı'da PR Programlaması Ekle'ye tıklayın File.
- Blinking_led_slow.pr_partition.rbf'yi seçin file.
- Blinking_led_default.sof için Program/Yapılandırmayı devre dışı bırakın file.
- Blashing_led_slow.pr_partition.rbf için Program/Yapılandırmayı etkinleştirin file ve Başlat'a tıklayın. Kart üzerinde LED[0] ve LED[1]'in yanıp sönmeye devam ettiğini gözlemleyin. İlerleme çubuğu %100'e ulaştığında LED[2] ve LED[3] daha yavaş yanıp söner.
- PR bölgesini yeniden programlamak için .rbf'ye sağ tıklayın. file Programcı'da ve PR Programlamasını Değiştir'e tıklayın. File.
- .rbf'yi seçin filediğer iki kişinin tahtadaki davranışı gözlemlemesi içindir. Blinking_led_default.rbf yükleniyor file LED'lerin belirli bir frekansta yanıp sönmesine ve flashing_led_empty.rbf dosyasının yüklenmesine neden olur file LED'lerin AÇIK kalmasına neden olur.
Intel Agilex F-Serisi FPGA Geliştirme Kartını Programlama
Donanım Test Akışı
Aşağıdaki diziler referans tasarım donanım test akışını açıklamaktadır.
Intel Agilex Aygıtı Harici Ana Bilgisayar Donanımı Kurulumu
Yardımcı FPGA'yi (Harici Ana Bilgisayar) Programlayın
Aşağıdaki sıra, PR işlemi harici ana bilgisayarı olarak çalışan yardımcı FPGA'nın programlanmasını açıklamaktadır:
- Seçtiğiniz moda (x8, x16 veya x32) karşılık gelen Avalon akış arayüzü ayarını belirtin.
- Intel Quartus Prime Programlayıcıyı ve bağlı yapılandırma kablosunu kullanarak yardımcı FPGA'yı programlayarak platformu başlatın.
- Yardımcı FPGA'yı kullanarak CONF_DONE ve AVST_READY sinyallerini okuyun. CONF_DONE 0 olmalı, AVST_READY 1 olmalıdır. Bu pindeki yüksek mantık, SDM'nin harici bir ana bilgisayardan veri kabul etmeye hazır olduğunu gösterir. Bu çıkış SDM I/O'nun bir parçasıdır.
Not: CONF_DONE pini harici bir ana bilgisayara bit akışı aktarımının başarılı olduğunu bildirir. Bu sinyalleri yalnızca tam çip yapılandırma sürecini izlemek için kullanın. Bu pin hakkında daha fazla bilgi için Intel Agilex Yapılandırması Kullanıcı Kılavuzu'na bakın.
DUT FPGA'yı Harici Ana Bilgisayar Aracılığıyla Tam Çipli SOF ile Programlayın Aşağıdaki sıra, DUT FPGA'nın tam çipli SRAM Nesnesi ile programlanmasını açıklamaktadır File (.sof) ana bilgisayar Avalon akış arayüzünü kullanarak:
- Tam çip bit akışını yardımcı FPGA'nin (harici ana bilgisayar) DDR4 harici belleğine yazın.
- Avalon akış arayüzünü (x8, x16, x32) kullanarak DUT FPGA'yı tam çip .sof ile yapılandırın.
- DUT FPGA konfigürasyon sinyallerinin durumunu okuyun. CONF_DONE 1, AVST_READY 0 olmalıdır.
Zamanlama Özellikleri: Kısmi Yeniden Yapılandırma Harici Denetleyici Intel FPGA IP
DUT FPGA'yı Harici Ana Bilgisayar Aracılığıyla İlk Persona ile Programlayın
- Dondurmayı DUT FPGA'daki hedef PR bölgesine uygulayın.
- Kısmi yeniden yapılandırmayı başlatmak için Intel Quartus Prime Sistem Konsolunu kullanarak pr_request komutunu kullanın. AVST_READY 1 olmalıdır.
- İlk PR kişi bit akışını yardımcı FPGA'nin (harici ana bilgisayar) DDR4 harici belleğine yazın.
- Avalon akış arayüzünü (x8, x16, x32) kullanarak DUT FPGA'yı ilk kişi bit akışıyla yeniden yapılandırın.
- PR durumunu izlemek için Araçlar ➤ Sistem Konsolu'na tıklayarak Sistem Konsolu'nu başlatın. Sistem Konsolunda PR durumunu izleyin:
- pr_error 2'dir; yeniden yapılandırma işlemi devam ediyor.
- pr_error 3'tür; yeniden yapılandırma tamamlandı.
- DUT FPGA'daki PR bölgesine çözme uygulayın.
Not: PR işlemi sırasında sürüm kontrolünde veya yetki kontrolünde başarısızlık gibi bir hata meydana gelirse PR işlemi sonlandırılır.
İlgili Bilgiler
- Intel Agilex Yapılandırması Kullanıcı Kılavuzu
- Intel Quartus Prime Pro Edition Kullanıcı Kılavuzu: Hata Ayıklama Araçları
AN 991 için Belge Revizyon Geçmişi: Intel Agilex F-Serisi FPGA Geliştirme Kartı için Yapılandırma Pinleri (Harici Ana Bilgisayar) Referans Tasarımı aracılığıyla Kısmi Yeniden Yapılandırma
| Belge Sürümü | Intel Quartus Prime Sürümü | Değişiklikler |
| 2022.11.14 | 22.3 | • İlk sürüm. |
AN 991: Yapılandırma Pinleri (Harici Ana Bilgisayar) Referans Tasarımı aracılığıyla Kısmi Yeniden Yapılandırma: Intel Agilex F-Serisi FPGA Geliştirme Kartı için
En Sık Sorulan Soruların Yanıtları:
- Q Yapılandırma pinleri aracılığıyla PR nedir?
- A Harici Ana Bilgisayar Yapılandırması sayfa 3
- Q Bu referans tasarımı için neye ihtiyacım var?
- A Referans Tasarım Gereksinimleri sayfa 6
- Q Referans tasarımını nereden alabilirim?
- A Referans Tasarım Gereksinimleri sayfa 6
- Q Harici yapılandırma aracılığıyla PR'yi nasıl gerçekleştiririm?
- A Referans Tasarım Çözüm Yolu sayfa 6
- Q PR kişiliği nedir?
- A Kişileri Tanımlama sayfa 11
- Q Tahtayı nasıl programlayabilirim?
- A Panoyu Programlama sayfa 17
- Q Halkla ilişkilerle ilgili bilinen sorunlar ve sınırlamalar nelerdir?
- A Intel FPGA Destek Forumları: PR
- Q PR konusunda eğitiminiz var mı?
- A Intel FPGA Teknik Eğitim Kataloğu
Çevrimiçi Sürüm Geri Bildirim Gönder
- İD: 750856
- Sürüm: 2022.11.14
Belgeler / Kaynaklar
 |
intel 750856 Agilex FPGA Geliştirme Kartı [pdf] Kullanıcı Kılavuzu 750856, 750857, 750856 Agilex FPGA Geliştirme Kurulu, Agilex FPGA Geliştirme Kurulu, FPGA Geliştirme Kurulu, Geliştirme Kurulu, Kurul |