intel 750856 Agilex FPGA fejlesztői tábla

Termékinformáció

Ez a referenciaterv az Intel Agilex F-Series FPGA fejlesztőkártyához készült. A Partial Reconfiguration External Configuration Controller Intel FPGA IP-t használja, és egyszerű PR-régióval rendelkezik. Az Intel Agilex Device External Host Hardware Setup egy külső eszközből (Helper FPGA), egy DUT FPGA-ból és a külső gazdagép kialakításából áll. A külső eszközben lévő gazdagép kialakítása felelős a PR folyamat fogadásáért. A PR érintkezők mindkét eszköz csatlakoztatására szolgálnak, és bármely elérhető felhasználói I/O lehet.

A termék használati útmutatója

Külső gazdagép konfigurációja

A külső gazdagép konfigurálásához kövesse az alábbi lépéseket:

1. Hozzon létre egy gazdagép-tervet egy külső eszközön a PR-folyamat fogadásához.
2. Csatlakoztassa a külső eszköz PR érintkezőit a részleges újrakonfigurálás külső konfigurációs vezérlőjéhez, az Intel FPGA IP-hez a DUT FPGA-ban.
3. A konfigurációs adatokat továbbítsa a gazdagép kialakításából az Intel Agilex Avalon adatfolyam-interfész érintkezőire, amelyek megfelelnek az IP-ről érkező PR kézfogási jeleknek.

Részleges újrakonfigurálás a konfigurációs tűk működésével

A következő sorrend a konfigurációs tűkkel történő részleges újrakonfigurálás műveletét írja le:

1. Erősítse meg az Intel FPGA IP külső konfigurációs vezérlőjéhez csatlakoztatott pr_request pint.
2. Az IP foglalt jelzést ad, jelezve, hogy a PR folyamat folyamatban van (opcionális).
3. Ha a konfigurációs rendszer készen áll a PR műveletre, az avst_ready pin érvényesül, jelezve, hogy készen áll az adatok fogadására.
4. Streamelje a PR konfigurációs adatokat az avst_data lábakon és az avst_valid érintkezőkön keresztül, az Avalon adatfolyam-specifikációját követve az ellennyomással történő adatátvitelre.
5. A streamelés leáll, amikor az avst_ready tűt visszavonják.
6. Szüntesse meg az avst_ready pin érvényesítését, jelezve, hogy nincs szükség több adatra a PR művelethez.
7. Az Intel FPGA IP külső konfigurációs vezérlő részleges újrakonfigurálása megszünteti a foglalt jelet, jelezve a folyamat végét (opcionális).

Részleges újrakonfigurálás konfigurációs tűkkel (külső gazdagép) referenciatervezés

Ez az alkalmazási megjegyzés az Intel® Agilex® F-Series FPGA fejlesztői kártyán található konfigurációs érintkezők (külső gazdagép) segítségével történő részleges újrakonfigurálást mutatja be.

Referencia tervezés végeview

A részleges újrakonfigurálás (PR) funkció lehetővé teszi az FPGA egy részének dinamikus újrakonfigurálását, miközben a fennmaradó FPGA kialakítás továbbra is működik. A tervben egy adott régióhoz több személyt is létrehozhat, amelyek nincsenek hatással a régión kívüli területek működésére. Ez a módszer olyan rendszerekben hatékony, ahol több funkció is osztja meg ugyanazt az FPGA eszköz erőforrást. Az Intel Quartus® Prime Pro Edition szoftver jelenlegi verziója új és egyszerűsített fordítási folyamatot vezet be a részleges újrakonfiguráláshoz. Ez az Intel Agilex referenciaterv a Partial Reconfiguration External Configuration Controller Intel FPGA IP-t használja, és egyszerű PR-régióval rendelkezik.

Intel Agilex eszköz külső gazdagép hardverének beállítása

Külső gazdagép konfigurációja

A külső gazdagép konfigurációjában először létre kell hoznia egy külső eszközön egy gazdagép-tervet a PR-folyamat fogadásához, amint az Intel Agilex Device External Host Hardware Setup segédlet mutatja. A gazdagép kialakítása a konfigurációs adatokat az Intel Agilex Avalon adatfolyam-interfész érintkezőire továbbítja, amelyek megfelelnek az Intel FPGA IP részleges újrakonfigurálási külső konfigurációs vezérlőjéből származó PR kézfogási jeleknek. A két eszköz csatlakoztatásához használt PR érintkezők bármely elérhető felhasználói I/O lehet.

A következő sorrend írja le a részleges újrakonfigurálást a konfigurációs tűk műveletével:

1. Először érvényesítse a pr_request PIN-kódot, amely a Partial Reconfiguration External Configuration Controller Intel FPGA IP-hez csatlakozik.
2. Az IP foglalt jelzést ad, jelezve, hogy a PR folyamat folyamatban van (opcionális).
3. Ha a konfigurációs rendszer készen áll a PR-művelet végrehajtására, az avst_ready PIN-kód megjelenik, jelezve, hogy készen áll az adatok fogadására.
4. Kezdje el a PR konfigurációs adatok streamelését az avst_data lábakon és az avst_valid érintkezőkön keresztül, miközben betartja az Avalon adatfolyam-specifikációt az ellennyomással történő adatátvitelre vonatkozóan.
5. A streamelés leáll, amikor az avst_ready tűt visszavonják.
6. Az összes konfigurációs adat streamelése után az avst_ready pin érvényét veszti, jelezve, hogy nincs szükség több adatra a PR működéséhez.
7. A Partial Reconfiguration External Configuration Controller Intel FPGA IP desszertálja a foglalt jelet, jelezve a folyamat végét (opcionális).
8. Ellenőrizheti a pr_done és a pr_error tűket, hogy megbizonyosodjon arról, hogy a PR művelet sikeresen befejeződött. Ha hiba történik, például sikertelen a verzió- és jogosultság-ellenőrzés, a PR-művelet leáll.

Kapcsolódó információk

• Intel Agilex F sorozatú FPGA fejlesztőkészlet Web oldal
• Intel Agilex F-Series FPGA fejlesztőkészlet felhasználói kézikönyv
• Intel Quartus Prime Pro Edition felhasználói kézikönyv: Részleges újrakonfigurálás

Részleges újrakonfigurálás Külső konfigurációs vezérlő Intel FPGA IP
A részleges újrakonfigurálás külső konfigurációs vezérlőjének konfigurációs érintkezőket kell használnia a PR-adatok streameléséhez a PR működéshez. Az Intel FPGA IP részleges újrakonfigurálási külső konfigurációs vezérlőjének összes legfelső szintű portját csatlakoztatnia kell a pr_request tűhöz, hogy lehetővé tegye a gazdagép kézfogását a biztonságos eszközkezelővel (SDM) a magról. Az SDM határozza meg, hogy milyen típusú konfigurációs tűket kell használni az MSEL-beállításoknak megfelelően.

Részleges újrakonfigurálás Külső konfigurációs vezérlő Intel FPGA IP

Részleges újrakonfigurálás Külső konfigurációs vezérlő paraméterbeállításai

Paraméter	Érték	Leírás
Foglalt felület engedélyezése	Engedélyezés or Letiltás	Lehetővé teszi a foglalt interfész engedélyezését vagy letiltását, amely egy jelet ad, amely jelzi, hogy a PR-feldolgozás folyamatban van a külső konfiguráció során. Az alapértelmezett beállítás Letiltás.

Részleges újrakonfigurálás Külső konfigurációs vezérlőportok

Port neve	Szélesség	Irány	Funkció
pr_request	1	Bemenet	Azt jelzi, hogy a PR-folyamat készen áll a kezdésre. A jel egy csatorna, amely nem szinkron egyetlen órajellel sem.
pr_error	2	Kimenet	Részleges újrakonfigurálási hibát jelez.: • 2'b01 – általános PR hiba • 2'b11 – inkompatibilis bitfolyam hiba Ezek a jelek egyetlen órajelforrással sem szinkronban lévő vezetékek.
pr_done	1	Kimenet	Azt jelzi, hogy a PR-folyamat befejeződött. A jel egy csatorna, amely nem szinkron egyetlen órajellel sem.
start_addr	1	Bemenet	Megadja a PR-adatok kezdőcímét az Active Serial Flash-ben. Ezt a jelet az egyik kiválasztásával engedélyezheti Avalon®-UTCA or Aktív sorozat a Engedélyezze az Avalon-ST pineket vagy az aktív soros tűket paraméter. A jel egy csatorna, amely nem szinkron egyetlen órajellel sem.
reset	1	Bemenet	Aktív magas, szinkron reset jel.
out_clk	1	Kimenet	Óraforrás, amely belső oszcillátorból generál.
elfoglalt	1	Kimenet	Az IP megerősíti ezt a jelet, jelezve a folyamatban lévő PR adatátvitelt. A jel kiválasztásával engedélyezheti ezt a jelet Engedélyezés a Foglalt felület engedélyezése paraméter.

Referencia tervezési követelmények

Ennek a referenciatervnek a használatához a következőkre van szükség:

• Az Intel Quartus Prime Pro Edition 22.3-as verziójának telepítése az Intel Agilex eszközcsalád támogatásával.
• Csatlakozás az Intel Agilex F-Series FPGA fejlesztőkártyához a padon.
• A dizájn letöltése plampelérhető az alábbi helyen: https://github.com/intel/fpga-partial-reconfig.

A terv letöltéséhez plample:

1. Kattintson a Klónozás vagy a letöltés lehetőségre.
2. Kattintson a ZIP letöltése gombra. Csomagolja ki az fpga-partial-reconfig-master.zip fájlt file.
3. A referenciaterv eléréséhez nyissa meg a tutorials/agilex_external_pr_configuration almappát.

Referencia tervezési végigjátszás

A következő lépések az Intel Agilex F-Series FPGA fejlesztői kártyán a konfigurációs érintkezőkön (külső gazdagépen) keresztül történő részleges újrakonfigurálást írják le:

• 1. lépés: Elkezdeni
• 2. lépés: Tervező partíció létrehozása
• 3. lépés: Elhelyezési és útválasztási régiók kiosztása
• 4. lépés: A Partial Reconfiguration External Configuration Controller IP hozzáadása
• 5. lépés: Personák meghatározása
• 6. lépés: Változatok létrehozása
• 7. lépés: Az alapváltozat összeállítása
• 8. lépés: PR végrehajtási felülvizsgálatok előkészítése
• 9. lépés: A tábla programozása

1. lépés: Kezdő lépések
A referenciaterv másolásához files munkakörnyezetébe, és állítsa össze a blinking_led lapos kialakítást:

1. Hozzon létre egy könyvtárat a munkakörnyezetében: agilex_pcie_devkit_blinking_led_pr.
2. Másolja a letöltött oktatóanyagokat/agilex_pcie_devkit_blinking_led/flat almappát az agilex_pcie_devkit_blinking_led_pr könyvtárba.
3. Az Intel Quartus Prime Pro Edition szoftverben kattintson a gombra File ➤ Nyissa meg a Projektet, és válassza ki a blinking_led.qpf elemet.
4. A lapos terv hierarchiájának kidolgozásához kattintson a Feldolgozás ➤ Start ➤ Elemzés és szintézis indítása elemre. Alternatív megoldásként a parancssorban futtassa a következő parancsot: quartus_syn blinking_led -c blinking_led

Tervező partíció létrehozása

Tervezési partíciókat kell létrehoznia minden egyes PR-régióhoz, amelyet részben újra szeretne konfigurálni. A következő lépésekkel hozzon létre egy tervezési partíciót az u_blinking_led példányhoz.

Tervező partíciók készítése

1. Kattintson a jobb gombbal az u_blinking_led példányra a Projektnavigátorban, majd kattintson a Tervező partíció ➤ Újrakonfigurálható elemre. Minden partícióként beállított példány mellett megjelenik egy tervezési partíció ikon.
2. Kattintson a Hozzárendelések ➤ Partíciók tervezése ablakra. Az ablak megjeleníti a projekt összes tervezési partícióját.
3. Szerkessze a partíció nevét a Partíciók tervezése ablakban a névre dupla kattintással. Ehhez a referenciatervhez nevezze át a partíció nevét pr_partition névre
   • Jegyzet: Partíció létrehozásakor az Intel Quartus Prime szoftver automatikusan létrehoz egy partíciónevet a példánynév és a hierarchia elérési útja alapján. Ez az alapértelmezett partíciónév példányonként változhat.
4. A véglegesített statikus régió exportálásához az alapverzió-fordításból, kattintson duplán a root_partition bejegyzésre a Végső exportálás után File oszlopot, és írja be a blinking_led_static. gdb.

Utolsó pillanatkép exportálása a partíciók tervezése ablakbanEllenőrizze, hogy a blinking_led.qsf tartalmazza-e a következő hozzárendeléseket, amelyek megfelelnek az újrakonfigurálható tervezési partíciónak:

Kapcsolódó információk
„Tervezési partíciók létrehozása” az Intel Quartus Prime Pro Edition felhasználói kézikönyvben: Részleges újrakonfigurálás

Elhelyezési és útválasztási régió kiosztása PR-partícióhoz
A PR-tervezési folyamat minden létrehozott alapváltozathoz elhelyezi a megfelelő személymagot a PR-partíció régiójában. A PR-régió megkeresése és hozzárendelése az eszköz alaprajzában az alapváltozathoz:

1. Kattintson a jobb gombbal az u_blinking_led példányra a Projektnavigátorban, majd kattintson a Logikai zárolási régió ➤ Új logikai zárolási régió létrehozása parancsra. A régió megjelenik a Logic Lock Regions ablakban.
2. Az elhelyezési régiónak tartalmaznia kell a blinking_led logikát. Válassza ki az elhelyezési régiót úgy, hogy megkeresi a csomópontot a Chip Plannerben. Kattintson a jobb gombbal az u_blinking_led régió nevére a Logic Lock Regions ablakban, és kattintson a gombra

Csomópont keresése ➤ Keresés a Chip Tervezőben. Az u_blinking_led régió színkódolt

Chip Planner csomópont helye a blinking_led számára

1. A Logic Lock Regions ablakban adja meg az elhelyezési régió koordinátáit az Origin oszlopban. Az origó a régió bal alsó sarkának felel meg. Plample, az (X1 Y1) koordinátákkal (163 4) rendelkező elhelyezési régió beállításához adja meg az Origin értéket X163_Y4-ként. Az Intel Quartus Prime szoftver automatikusan kiszámítja az (X2 Y2) koordinátákat (jobbra fent) az elhelyezési régióhoz az Ön által megadott magasság és szélesség alapján.
   • Jegyzet: Ez az oktatóanyag az (X1 Y1) koordinátákat – (163 4), valamint a 20-as magasságot és szélességet használja az elhelyezési régióhoz. Adjon meg bármilyen értéket az elhelyezési régióhoz. Győződjön meg arról, hogy a régió lefedi a blinking_led logikát.
2. Engedélyezze a Reserved és Core-Only opciókat.
3. Kattintson duplán a Routing Region opcióra. Megjelenik a Logic Lock Routing Region Settings párbeszédpanel.
4. Az Útválasztás típusánál válassza a Javítva bővítéssel lehetőséget. Ennek az opciónak a kiválasztásakor automatikusan hozzárendel egy 2-es bővítési hosszt.
   • Jegyzet: Az útválasztási régiónak nagyobbnak kell lennie, mint az elhelyezési régiónak, hogy extra rugalmasságot biztosítson a szerelő számára, amikor a motor különböző személyeket irányít.

Logikai zárolási régiók ablakEllenőrizze, hogy a blinking_led.qsf tartalmazza-e a következő hozzárendeléseket az alaprajzának megfelelően:

Kapcsolódó információk
„A részleges újrakonfigurálási terv alaprajza” az Intel Quartus Prime Pro Edition felhasználói kézikönyvben: Részleges újrakonfigurálás

A Partial Reconfiguration External Configuration Controller hozzáadása Intel FPGA IP
A Partial Reconfiguration External Configuration Controller Intel FPGA IP interfész az Intel Agilex PR vezérlőblokkjával kezeli a bitfolyam-forrást. Ezt az IP-címet hozzá kell adnia a tervhez a külső konfiguráció megvalósításához. Kövesse ezeket a lépéseket a Partial Reconfiguration External Configuration Controller hozzáadásához
Intel FPGA IP a projektjéhez:

1. Írja be a Részleges újrakonfigurálást az IP-katalógus keresőmezőjébe (Eszközök ➤ IP-katalógus).
2. Kattintson duplán a Partial Reconfiguration External Configuration Controller Intel FPGA IP elemre.
3. Az IP-változat létrehozása párbeszédpanelen írja be az external_host_pr_ip értéket File nevet, majd kattintson a Létrehozás gombra. Megjelenik a paraméterszerkesztő.
4. A foglalt interfész engedélyezése paraméternél válassza a Letiltás lehetőséget (az alapértelmezett beállítás). Ha ezt a jelet kell használnia, átkapcsolhatja a beállítást Engedélyezésre.

Engedélyezze a foglalt interfész paraméterét a Paraméterszerkesztőben

1. Kattintson File ➤ Mentse el, és lépjen ki a paraméterszerkesztőből a rendszer generálása nélkül. A paraméterszerkesztő előállítja az external_host_pr_ip.ip IP-változatot file és hozzáteszi a file a blinking_led projekthez. AN 991: Részleges újrakonfigurálás konfigurációs tűkkel (külső gazdagép) Referenciaterv 750856 | 2022.11.14 AN 991:
   • Jegyzet:
   • a. Ha az external_host_pr_ip.ip fájlt másolja file a pr könyvtárból, manuálisan szerkessze a blinking_led.qsf fájlt file hogy tartalmazza a következő sort: set_global_assignment -name IP_FILE pr_ip.ip
   • b. Helyezze el az IP_FILE hozzárendelés az SDC_ utánFILE hozzárendeléseket (blinking_led. dc) a blinking_led.qsf-ben file. Ez a rendezés biztosítja a Partial Reconfiguration Controller IP magjának megfelelő korlátozását.
   • Jegyzet: Az órák észleléséhez az .sdc file mert a PR IP-nek követnie kell minden olyan .sdc fájlt, amely létrehozza az IP-mag által használt órákat. Ön megkönnyíti ezt a megrendelést, ha gondoskodik arról, hogy az .ip file mert a PR IP mag bármely .ip után megjelenik files vagy .sdc files amelyeket ezeknek az óráknak a meghatározására használ a .qsf fájlban file az Intel Quartus Prime projekt felülvizsgálatához. További információkért tekintse meg a Partial Reconfiguration IP Solutions felhasználói kézikönyvet.

A legfelső szintű tervezés frissítése

A top.sv frissítéséhez file a PR_IP-példánnyal:

1. Ha hozzá szeretné adni az external_host_pr_ip példányt a legfelső szintű tervhez, törölje a megjegyzéseket a következő kódblokkokról a top.sv fájlban file:

Personák meghatározása
Ez a referenciaterv három különálló személyt határoz meg az egyetlen PR-partícióhoz. Személyek meghatározása és bevonása a projektbe:

1. Hozzon létre három SystemVerilog-ot files, blinking_led.sv, blinking_led_slow.sv és blinking_led_empty.sv a három személy munkakönyvtárában.

Referenciatervező personák

Jegyzet:

• A blinking_led.sv már elérhető a files a flat/ alkönyvtárból másol. Ezt egyszerűen újra felhasználhatja file.
• Ha létrehozza a SystemVerilogot files az Intel Quartus Prime szövegszerkesztőből, tiltsa le a Hozzáadás lehetőséget file az aktuális projekt opcióhoz, a mentéskor files.

Változatok létrehozása

A PR-tervezési folyamat az Intel Quartus Prime szoftver projektrevíziói funkcióját használja. A kezdeti terv az alapváltozat, ahol meghatározza a statikus régióhatárokat és az újrakonfigurálható régiókat az FPGA-n. Az alapváltozatból több revíziót hoz létre. Ezek a revíziók a PR régiók különböző megvalósításait tartalmazzák. Azonban az összes PR-megvalósítási változat ugyanazt a legfelső szintű elhelyezési és útválasztási eredményt használja, mint az alapváltozat. PR-terv összeállításához minden személyhez létre kell hoznia egy PR-megvalósítási verziót. Ezenkívül minden revízióhoz hozzá kell rendelnie revíziótípusokat. A rendelkezésre álló revíziótípusok a következők:

• Részleges újrakonfigurálás – Alap
• Részleges újrakonfigurálás – Persona implementáció

A következő táblázat felsorolja a revízió nevét és típusát az egyes változatokhoz:

Revíziók nevei és típusai

Revízió neve	Felülvizsgálat típusa
blinking_led.qsf	Részleges újrakonfigurálás – Alap
blinking_led_default.qsf	Részleges újrakonfigurálás – Persona implementáció
blinking_led_slow.qsf	Részleges újrakonfigurálás – Persona implementáció
blinking_led_empty.qsf	Részleges újrakonfigurálás – Persona implementáció

Az alapváltozat típusának beállítása

1. Kattintson a Projekt ➤ Változatok elemre.
2. A Verziónév részben válassza ki a blinking_led változatot, majd kattintson az Aktuális beállítása gombra.
3. Kattintson az Alkalmaz gombra. A villogó_led revízió az aktuális változatként jelenik meg.
4. A blinking_led Revision Type beállításához kattintson a Hozzárendelések ➤ Beállítások ➤ Általános menüpontra.
5. A Revision Type mezőben válassza a Részleges újrakonfigurálás – Alap lehetőséget, majd kattintson az OK gombra.
6. Ellenőrizze, hogy a blinking_led.qsf most már tartalmazza a következő hozzárendelést: ##blinking_led.qsf set_global_assignment -name REVISION_TYPE PR_BASE

Megvalósítási felülvizsgálatok létrehozása

1. A Változatok párbeszédpanel megnyitásához kattintson a Projekt ➤ Változatok elemre.
2. Új változat létrehozásához kattintson duplán a < ikonra >.
3. A Verziónév mezőben adja meg a blinking_led_default értéket, és válassza ki a blinking_led elemet a Verzió alapján beállításnál.
4. A Revízió típusához válassza a Részleges újrakonfigurálás – PersonaImplementation lehetőséget.

Változatok létrehozása

1. Hasonlóképpen állítsa be a Revision típust a blinking_led_slow és blinking_led_empty változatokhoz.
2. Ellenőrizze, hogy minden .qsf file most a következő hozzárendelést tartalmazza: set_global_assignment -name REVISION_TYPE PR_IMPL set_példány_hozzárendelés -name ENTITY_REBINDING \ place_holder -to u_blinking_led ahol a helyőrző az alapértelmezett entitásnév az újonnan létrehozott PR megvalósítási változathoz.

Projekt felülvizsgálatok

Az alapváltozat összeállítása

1. Az alapváltozat lefordításához kattintson a Feldolgozás ➤ Fordítás indítása elemre. Alternatív megoldásként a következő parancs fordítja le az alapváltozatot: quartus_sh –flow compile blinking_led -c blinking_led
2. Vizsgálja meg a bitfolyamot files, amely a kimenetben generál_files könyvtárát.

Generált Files

Név	Írja be	Leírás
blinking_led.sof	Alapprogramozás file	Teljes chip alapkonfigurációhoz használatos
blinking_led.pr_partition.rbf	PR bitfolyam file alapszemélynek	Az alapszemély részleges újrakonfigurálására szolgál.
blinking_led_static.qdb	.qdb adatbázis file	Véglegesített adatbázis file a statikus régió importálására szolgál.

Kapcsolódó információk

• „A részleges újrakonfigurálási terv alaprajza” az Intel Quartus Prime Pro Edition felhasználói kézikönyvben: Részleges újrakonfigurálás
• „Alaprajzi kényszerek fokozatos alkalmazása” az Intel Quartus Prime Pro Edition felhasználói kézikönyvben: Részleges újrakonfigurálás

PR végrehajtási felülvizsgálatok előkészítése
Elő kell készítenie a PR-megvalósítási revíziókat, mielőtt lefordíthatja és előállíthatja a PR-bitfolyamot az eszközprogramozáshoz. Ez a beállítás magában foglalja a .qdb statikus régió hozzáadását file mint a forrás file minden végrehajtási felülvizsgálathoz. Ezenkívül meg kell adnia a PR régió megfelelő entitását.

1. Az aktuális változat beállításához kattintson a Projekt ➤ Változatok elemre, válassza ki a blinking_led_default értéket a változat neveként, majd kattintson az Aktuális beállítása gombra.
2. Az egyes megvalósítási változatok megfelelő forrásának ellenőrzéséhez kattintson a Projekt ➤Hozzáadás/eltávolítás lehetőségre Files a Projektben. A blinking_led.sv file megjelenik a file lista.

Files Oldal

1. Ismételje meg az 1–2. lépéseket a másik megvalósítási változat-forrás ellenőrzéséhez files:

Megvalósítási változat neve	Forrás File
blinking_led_default	blinking_led.sv
villogó_led_üres	blinking_led_empty.sv
blinking_led_slow	blinking_led_slow.sv

1. A .qdb ellenőrzéséhez file a gyökérpartícióhoz társítva kattintson a Hozzárendelések ➤ Partíciók tervezése ablakra. Erősítse meg, hogy a Partíciós adatbázis File megadja a blinking_led_static.qdb file, vagy kattintson duplán a Partíciós adatbázisra File cellában ennek megadásához file. Alternatív megoldásként a következő parancs rendeli hozzá ezt file: set_példány_hozzárendelés -név QDB_FILE_PARTITION \ blinking_led_static.qdb -to |
2. Az Entitás újrakötése cellában adja meg minden egyes PR-partíció entitásnevét, amelyet a megvalósítási változatban módosít. A blinking_led_default megvalósítási változat esetében az entitás neve blinking_led. Ebben az oktatóanyagban felülírja az u_blinking_led példányt az alapváltozat-fordításból az új blinking_led entitással.

Jegyzet: Egy helyőrző entitás újrakötési hozzárendelés automatikusan hozzáadódik a megvalósítási változathoz. A hozzárendelésben szereplő alapértelmezett entitásnevet azonban a tervnek megfelelő entitásnévre kell módosítania.

Megvalósítási változat neve	Az entitás újrakötése
blinking_led_default	villogó_led
blinking_led_slow	blinking_led_slow
villogó_led_üres	villogó_led_üres

Entitás újrakötése

1. A terv összeállításához kattintson a Feldolgozás ➤ Fordítás indítása elemre. Alternatív megoldásként a következő parancs fordítja le ezt a projektet: quartus_sh –flow compile blinking_led –c blinking_led_default
2. Ismételje meg a fenti lépéseket a blinking_led_slow és blinking_led_empty revíziók elkészítéséhez: quartus_sh –flow fordítás blinking_led –c blinking_led_slow quartus_sh –flow fordítás blinking_led –c blinking_led_empt

Jegyzet: Megadhat bármilyen Fitter-specifikus beállítást, amelyet alkalmazni szeretne a PR megvalósítás összeállítása során. Az illesztőspecifikus beállítások csak a személy illeszkedését befolyásolják, az importált statikus régiót nem érintik.

A tábla programozása
Ez az oktatóanyag egy Intel Agilex F-Series FPGA fejlesztőkártyát használ a padon, a gazdagép PCIe* bővítőhelyén kívül. A tábla programozása előtt győződjön meg arról, hogy végrehajtotta a következő lépéseket:

1. Csatlakoztassa a tápegységet az Intel Agilex F-Series FPGA fejlesztőkártyához.
2. Csatlakoztassa az Intel FPGA letöltőkábelt a számítógépe USB-portjához és a fejlesztői kártya Intel FPGA-letöltőkábel-portjához.

A tervezés futtatása az Intel Agilex F-Series FPGA fejlesztői kártyán:

1. Nyissa meg az Intel Quartus Prime szoftvert, és kattintson az Eszközök ➤ Programozó elemre.
2. A Programozóban kattintson a Hardverbeállítás elemre, és válassza az USB-Blaster lehetőséget.
3. Kattintson az Automatikus felismerés lehetőségre, és válassza ki az AGFB014R24AR0 eszközt.
4. Kattintson az OK gombra. Az Intel Quartus Prime szoftver észleli és frissíti a programozót az alaplapon található három FPGA eszközzel.
5. Válassza ki az AGFB014R24AR0 eszközt, majd kattintson a Módosítás gombra File és töltse be a blinking_led_default.sof fájlt file.
6. Engedélyezze a programozást/konfigurálást a blinking_led_default.sof számára file.
7. Kattintson a Start gombra, és várja meg, amíg a folyamatjelző sáv eléri a 100%-ot.
8. Figyelje meg, hogy a táblán lévő LED-ek ugyanolyan gyakorisággal villognak, mint az eredeti lapos kialakítás.
9. Csak a PR régió programozásához kattintson a jobb gombbal a blinking_led_default.sof fájlra file a Programozóban, és kattintson a PR programozás hozzáadása gombra File.
10. Válassza ki a blinking_led_slow.pr_partition.rbf fájlt file.
11. A blinking_led_default.sof programozás/konfigurálás letiltása file.
12. A Program/Configure engedélyezése a blinking_led_slow.pr_partition.rbf számára file és kattintson a Start gombra. A táblán figyelje meg, hogy a LED[0] és a LED[1] folyamatosan villognak. Amikor a folyamatjelző sáv eléri a 100%-ot, a LED[2] és a LED[3] lassabban villog.
13. A PR régió újraprogramozásához kattintson jobb gombbal az .rbf fájlra file a Programozóban, és kattintson a PR-programozás módosítása gombra File.
14. Válassza ki az .rbf fájlt files hogy a másik két személy megfigyelje a viselkedést a táblán. A blinking_led_default.rbf betöltése file a LED-ek meghatározott frekvencián villognak, és betöltődik a blinking_led_empty.rbf file hatására a LED-ek világítanak.

Az Intel Agilex F-Series FPGA fejlesztői kártya programozásaHardver tesztelési folyamat

A következő sorozatok a referencia tervezési hardver tesztelési folyamatát írják le.
Intel Agilex eszköz külső gazdagép hardverének beállítása

Programozza be a Helper FPGA-t (külső gazdagép)
A következő sorrend a PR-folyamat külső gazdagépeként működő segítő FPGA programozását írja le:

1. Adja meg az Avalon streaming interfész beállítását, amely megfelel a kiválasztott módnak (x8, x16 vagy x32).
2. Inicializálja a platformot a segítő FPGA programozásával az Intel Quartus Prime Programmer és a csatlakoztatott konfigurációs kábel segítségével.
3. A helper FPGA segítségével olvassa be a CONF_DONE és AVST_READY jeleket. A CONF_DONE értéke 0, az AVST_READY értéke pedig 1. Az ezen a tűn lévő magas logika azt jelzi, hogy az SDM készen áll a külső gazdagéptől érkező adatok fogadására. Ez a kimenet az SDM I/O része.

Jegyzet: A CONF_DONE láb jelzi egy külső gazdagépnek, hogy a bitfolyam átvitel sikeres volt. Ezeket a jeleket csak a chip teljes konfigurációs folyamatának figyelésére használja. Erről a tűről az Intel Agilex konfigurációs felhasználói kézikönyvben talál további információkat.

Programozza a DUT FPGA-t Full Chip SOF-val külső gazdagépen keresztül A következő sorrend leírja a DUT FPGA programozását a teljes chip SRAM objektummal File (.sof) a gazdagép Avalon streaming felület használatával:

1. Írja be a teljes chip bitfolyamot a segítő FPGA (külső gazdagép) DDR4 külső memóriájába.
2. Konfigurálja a DUT FPGA-t a teljes .sof chippel az Avalon streaming interfész segítségével (x8, x16, x32).
3. Olvassa el a DUT FPGA konfigurációs jelek állapotát. A CONF_DONE értéke 1, az AVST_READY pedig 0.

Időzítési specifikációk: Részleges újrakonfigurálás Külső vezérlő Intel FPGA IP

Programozza be a DUT FPGA-t a First Persona segítségével külső gazdagépen keresztül

1. Alkalmazza a fagyasztást a cél PR régióra a DUT FPGA-ban.
2. Az Intel Quartus Prime System Console használatával állítsa be a pr_request parancsot a részleges újrakonfigurálás elindításához. Az AVST_READY értéke 1 legyen.
3. Írja be az első PR persona bitfolyamot a segítő FPGA (külső gazdagép) DDR4 külső memóriájába.
4. Az Avalon streaming interfész (x8, x16, x32) használatával konfigurálja újra a DUT FPGA-t az első személyi bitfolyammal.
5. A PR állapotának figyeléséhez kattintson az Eszközök ➤ Rendszerkonzol lehetőségre a Rendszerkonzol elindításához. A System Console-ban figyelje a PR állapotát:
   • A pr_error 2 – újrakonfigurálás folyamatban.
   • A pr_error értéke 3 – az újrakonfigurálás befejeződött.
6. Alkalmazzon fagymentesítőt a PR régióra a DUT FPGA-ban.

Jegyzet: Ha hiba történik a PR művelet során, például hiba történik a verzióellenőrzésben vagy a jogosultságellenőrzésben, a PR művelet leáll.

Kapcsolódó információk

• Intel Agilex konfigurációs felhasználói kézikönyv
• Intel Quartus Prime Pro Edition felhasználói kézikönyv: Hibakereső eszközök

Az AN 991 dokumentum felülvizsgálati előzményei: Részleges újrakonfigurálás konfigurációs tűkkel (külső gazdagép) Referenciaterv Intel Agilex F-Series FPGA fejlesztői kártyához

Dokumentum verzió	Intel Quartus Prime verzió	Változások
2022.11.14	22.3	• Első kiadás.

AN 991: Részleges újrakonfigurálás konfigurációs tűkkel (külső gazdagép) Referenciaterv: Intel Agilex F-Series FPGA fejlesztői kártyához

Válaszok a legnépszerűbb GYIK-re:

• Q Mi az a PR a konfigurációs érintkezőkön keresztül?
• A Külső gazdagép konfigurációja a 3. oldalon
• Q Mire van szükségem ehhez a referenciatervhez?
• A Referencia tervezési követelmények a 6. oldalon
• Q Hol szerezhetem be a referenciatervet?
• A Referencia tervezési követelmények a 6. oldalon
• Q Hogyan végezhetek PR-t külső konfiguráción keresztül?
• A Referencia tervezési bemutató a 6. oldalon
• Q Mi az a PR személy?
• A Personák meghatározása a 11. oldalon
• Q Hogyan programozhatom a táblát?
• A Programozza be a táblát a 17. oldalon
• Q Melyek a PR ismert problémái és korlátai?
• A Intel FPGA támogatási fórumok: PR
• Q Van PR-képzésed?
• A Intel FPGA műszaki képzési katalógus

Online verzió Visszajelzés küldése

• ID: 750856
• Változat: 2022.11.14

Dokumentumok / Források

intel 750856 Agilex FPGA fejlesztői tábla [pdf] Felhasználói útmutató 750856, 750857, 750856 Agilex FPGA Fejlesztési Tanács, Agilex FPGA Fejlesztési Tanács, FPGA Fejlesztési Tanács, Fejlesztési Tanács, Board

Hivatkozások

• Felhasználói kézikönyv