intel 750856 Agilex FPGA Хөгжлийн Зөвлөл

Бүтээгдэхүүний мэдээлэл

Энэхүү лавлах загвар нь Intel Agilex F-Series FPGA Development Board-д зориулагдсан болно. Энэ нь хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP-г ашигладаг бөгөөд энгийн PR бүстэй. Intel Agilex Device External Host Hardware Setup нь гадаад төхөөрөмж (Helper FPGA), DUT FPGA болон таны гадаад хост дизайн зэргээс бүрдэнэ. Гадны төхөөрөмж дэх хост дизайн нь PR процессыг зохион байгуулах үүрэгтэй. PR зүү нь хоёр төхөөрөмжийг холбоход ашиглагддаг бөгөөд ямар ч боломжтой хэрэглэгчийн I/O байж болно.

Бүтээгдэхүүнийг ашиглах заавар

Гадаад хостын тохиргоо

Гадаад хостын тохиргоог хийхийн тулд дараах алхмуудыг дагана уу:

1. PR процессыг зохион байгуулахын тулд гадны төхөөрөмжид хост дизайныг үүсгэ.
2. Гадаад төхөөрөмжөөс PR зүүг DUT FPGA дахь Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP руу холбоно уу.
3. Тохируулгын өгөгдлийг хост дизайнаас IP-ээс ирсэн PR гар барих дохиотой нийцэх Intel Agilex Avalon стриминг интерфэйсийн зүү рүү дамжуулна.

Тохируулгын зүүгээр дамжуулан хэсэгчлэн дахин тохируулах

Дараах дараалал нь тохиргооны зүүгээр хэсэгчлэн дахин тохируулах ажиллагааг тайлбарлана.

1. Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP-д холбогдсон pr_request зүүг баталгаажуулна уу.
2. IP нь PR процесс явагдаж байгааг харуулахын тулд завгүй дохио өгдөг (заавал биш).
3. Хэрэв тохиргооны систем нь PR үйл ажиллагаанд бэлэн бол avst_ready зүүг баталгаажуулсан бөгөөд энэ нь өгөгдлийг хүлээн авахад бэлэн байгааг илтгэнэ.
4. PR тохиргооны өгөгдлийг avst_data тээглүүр болон avst_valid пин дээр дамжуулж, буцааж даралттай өгөгдөл дамжуулахад зориулсан Avalon урсгалын тодорхойлолтыг дагаж мөрдөөрэй.
5. avst_ready зүүг хүчингүй болгох үед дамжуулалт зогсдог.
6. PR үйл ажиллагаанд нэмэлт өгөгдөл шаардагдахгүй гэдгийг харуулахын тулд avst_ready зүүг салга.
7. Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP нь процессын төгсгөлийг (заавал биш) харуулахын тулд завгүй дохиог арилгадаг.

Тохируулгын зүү (гадаад хост) лавлагаа дизайнаар хэсэгчлэн дахин тохируулах

Энэхүү хэрэглээний тэмдэглэл нь Intel® Agilex® F-Series FPGA хөгжүүлэлтийн самбар дээрх тохиргооны тээглүүр (гадаад хост)-оор хэсэгчлэн дахин тохируулж байгааг харуулж байна.

Лавлах дизайн дууссанview

Хэсэгчилсэн дахин тохируулах (PR) функц нь FPGA-ийн нэг хэсгийг динамикаар дахин тохируулах боломжийг олгодог бол үлдсэн FPGA загвар нь үргэлжлүүлэн ажиллах болно. Та өөрийн загварт тухайн бүс нутгийн үйл ажиллагаанд нөлөөлөхгүй олон хүн үүсгэж болно. Энэ арга нь олон функц нь ижил FPGA төхөөрөмжийн нөөцийг хуваах системд үр дүнтэй байдаг. Intel Quartus® Prime Pro Edition програм хангамжийн одоогийн хувилбар нь хэсэгчлэн дахин тохируулах зориулалттай шинэ бөгөөд хялбаршуулсан эмхэтгэлийн урсгалыг танилцуулж байна. Энэхүү Intel Agilex лавлагааны загвар нь Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP-г ашигладаг бөгөөд энгийн PR бүстэй.

Intel Agilex төхөөрөмжийн гадаад хостын тоног төхөөрөмжийн тохиргоо

Гадаад хостын тохиргоо

Гадаад хостын тохиргоонд та Intel Agilex Device External Host Hardware Setup-ээс харуулдаг шиг PR процессыг зохион байгуулахын тулд эхлээд гадаад төхөөрөмжид хост дизайн үүсгэх ёстой. Хост дизайн нь тохиргооны өгөгдлийг Intel Agilex Avalon стриминг интерфэйсийн зүү рүү дамжуулдаг бөгөөд энэ нь Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP-ээс ирдэг PR гар барих дохиотой нийцдэг. Хоёр төхөөрөмжийг холбоход ашигладаг PR зүү нь ямар ч боломжтой хэрэглэгчийн I/O байж болно.

Дараах дараалал нь тохиргооны зүүгээр хэсэгчлэн дахин тохируулахыг тайлбарлана.

1. Эхлээд хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP-д холбогдсон pr_request зүүг оруулна уу.
2. IP нь PR процесс явагдаж байгааг харуулахын тулд завгүй дохио өгдөг (заавал биш).
3. Хэрэв тохиргооны систем нь PR үйлдэл хийхэд бэлэн бол avst_ready зүү нь өгөгдөл хүлээн авахад бэлэн байгааг илтгэнэ.
4. PR тохиргооны өгөгдлийг avst_data зүү болон avst_valid пин дээр дамжуулж эхлэхийн зэрэгцээ буцааж даралттай өгөгдөл дамжуулахад зориулсан Avalon стриминг техникийн үзүүлэлтийг ажиглаж эхэлнэ.
5. avst_ready зүүг хүчингүй болгох болгонд дамжуулалт зогсдог.
6. Бүх тохиргооны өгөгдлүүдийг дамжуулсны дараа avst_ready зүүг устгаж, PR үйл ажиллагаанд нэмэлт өгөгдөл шаардагдахгүйг илтгэнэ.
7. Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP нь процессын төгсгөлийг (заавал биш) зааж өгөх завгүй дохиог өгдөг.
8. Та PR_done болон pr_error зүүг шалгаж PR ажиллагаа амжилттай дууссан эсэхийг баталгаажуулах боломжтой. Хэрэв хувилбар шалгах, зөвшөөрлийг шалгах зэрэг алдаа гарвал PR үйл ажиллагаа дуусгавар болно.

Холбогдох мэдээлэл

• Intel Agilex F-Series FPGA хөгжүүлэлтийн хэрэгсэл Web Хуудас
• Intel Agilex F-Series FPGA Development Kit хэрэглэгчийн гарын авлага
• Intel Quartus Prime Pro Edition хэрэглэгчийн гарын авлага: Хэсэгчилсэн дахин тохируулга

Хэсэгчилсэн дахин тохируулах Гадаад тохиргооны хянагч Intel FPGA IP
Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч нь PR-д зориулсан PR өгөгдлийг дамжуулахын тулд тохиргооны зүү ашиглах шаардлагатай. Та хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP-ийн бүх дээд түвшний портуудыг pr_request пин рүү холбох ёстой бөгөөд үндсэндээ аюулгүй төхөөрөмжийн менежертэй (SDM) гар барих боломжтой. SDM нь таны MSEL тохиргооны дагуу ямар төрлийн тохиргооны зүү ашиглахыг тодорхойлдог.

Хэсэгчилсэн дахин тохируулах Гадаад тохиргооны хянагч Intel FPGA IP

Хэсэгчилсэн дахин тохируулга Гадаад тохиргооны хянагч параметрийн тохиргоо

Параметр	Үнэ цэнэ	Тодорхойлолт
Завгүй интерфэйсийг идэвхжүүлнэ үү	Идэвхжүүлэх or Идэвхгүй болгох	Завгүй интерфэйсийг идэвхжүүлэх эсвэл идэвхгүй болгох боломжийг танд олгоно, энэ нь гадаад тохиргооны үед PR боловсруулалт явагдаж байгааг илтгэх дохио юм. Үндсэн тохиргоо нь Идэвхгүй болгох.

Хэсэгчилсэн дахин тохируулах Гадаад тохиргооны хянагч портууд

Портын нэр	Өргөн	Чиглэл	Чиг үүрэг
pr_request	1	Оруулах	PR үйл явц эхлэхэд бэлэн болсныг илтгэнэ. Сигнал нь ямар ч цагны дохиотой синхрон биш дамжуулах хоолой юм.
pr_error	2	Гаралт	Хэсэгчилсэн дахин тохируулах алдааг илтгэнэ.: • 2'b01— ерөнхий PR алдаа • 2'b11— нийцгүй бит урсгалын алдаа Эдгээр дохио нь ямар ч цагны эх үүсвэртэй синхрон биш дамжуулах хоолой юм.
дууссан	1	Гаралт	PR процесс дууссаныг илтгэнэ. Сигнал нь ямар ч цагны дохиотой синхрон биш дамжуулах хоолой юм.
эхлэх_addr	1	Оруулах	Active Serial Flash дээрх PR өгөгдлийн эхлэх хаягийг зааж өгнө. Та аль нэгийг нь сонгосноор энэ дохиог идэвхжүүлнэ Авалон®-СТ or Идэвхтэй цуврал төлөө Avalon-ST Pins эсвэл Active Serial Pins-г идэвхжүүлнэ үү параметр. Сигнал нь ямар ч цагны дохиотой синхрон биш дамжуулах хоолой юм.
дахин тохируулах	1	Оруулах	Идэвхтэй өндөр, синхрон дахин тохируулах дохио.
out_clk	1	Гаралт	Дотоод осциллятороос үүсдэг цагийн эх үүсвэр.
завгүй	1	Гаралт	IP нь энэ дохиог баталгаажуулж, PR өгөгдөл дамжуулж байгааг илтгэнэ. Та энэ дохиог сонгосноор идэвхжүүлнэ Идэвхжүүлэх төлөө Завгүй интерфэйсийг идэвхжүүлэх параметр.

Лавлах дизайны шаардлага

Энэхүү жишиг загварыг ашиглах нь дараахь зүйлийг шаарддаг.

• Intel Agilex төхөөрөмжийн гэр бүлийн дэмжлэгтэйгээр Intel Quartus Prime Pro Edition 22.3 хувилбарыг суулгасан.
• Сандал дээрх Intel Agilex F-Series FPGA хөгжүүлэлтийн самбарт холболт.
• Дизайны өмнөх хувилбарыг татаж авахampдараах байршилд ашиглах боломжтой. https://github.com/intel/fpga-partial-reconfig.

Дизайныг татаж авахын тулд өмнөхampле:

1. Clone эсвэл татаж авах дээр дарна уу.
2. ZIP татаж авах дээр дарна уу. fpga-partial-reconfig-master.zip файлыг задлаарай file.
3. Лавлагааны загварт хандахын тулд хичээлүүд/agilex_external_pr_configuration дэд хавтас руу очно уу.

Лавлагаа дизайны танилцуулга

Дараах алхмууд нь Intel Agilex F-Series FPGA хөгжүүлэлтийн самбар дээрх тохиргооны тээглүүр (гадаад хост)-оор дамжуулан хэсэгчлэн дахин тохируулгын хэрэгжилтийг тайлбарлана.

• Алхам 1: Эхлэх
• Алхам 2: Дизайн хуваалт үүсгэх
• Алхам 3: Байршуулах, чиглүүлэх бүсүүдийг хуваарилах
• Алхам 4: Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хяналтын IP-г нэмж байна
• Алхам 5: Хувь хүнийг тодорхойлох
• Алхам 6: Шинэчлэлтүүдийг бий болгох
• Алхам 7: Үндсэн засварыг эмхэтгэж байна
• Алхам 8: PR хэрэгжилтийн засваруудыг бэлтгэх
• Алхам 9: Удирдах зөвлөлийг програмчлах

Алхам 1: Эхлэх
Лавлах загварыг хуулбарлахын тулд files-ийг ажлын орчиндоо суулгаж, blinking_led flat design-ийг эмхэтгэ:

1. Ажлын орчинд agilex_pcie_devkit_blinking_led_pr лавлах үүсгэ.
2. Татаж авсан хичээлүүдийг/agilex_pcie_devkit_blinking_led/flat дэд хавтасыг agilex_pcie_devkit_blinking_led_pr лавлах руу хуулна уу.
3. Intel Quartus Prime Pro Edition програм хангамж дээр дарна уу File ➤ Төслийг нээгээд blinking_led.qpf-г сонгоно уу.
4. Хавтгай дизайны шатлалыг нарийвчлан гаргахын тулд Боловсруулалт ➤ Эхлэх ➤ Анализ ба синтезийг эхлүүлэх дээр дарна уу. Эсвэл тушаалын мөрөнд дараах тушаалыг ажиллуулна уу: quartus_syn blinking_led -c blinking_led

Дизайн хуваалт үүсгэх

Та хэсэгчлэн дахин тохируулахыг хүсч буй PR бүс бүрт дизайны хуваалтуудыг үүсгэх ёстой. Дараах алхмууд нь u_blinking_led жишээнд зориулж дизайны хуваалтыг үүсгэдэг.

Дизайн хуваалтуудыг бий болгох

1. Project Navigator дээрх u_blinking_led жишээн дээр хулганы баруун товчийг дараад Design Partition ➤ Reconfigurable дээр дарна уу. Хуваалт болгон тохируулсан тохиолдол бүрийн хажууд дизайны хуваалтын дүрс гарч ирнэ.
2. Assignments ➤ Design Partitions цонхыг дарна уу. Цонх нь төслийн бүх дизайны хуваалтыг харуулдаг.
3. Загварын хуваалтуудын цонхон дээрх хуваалтын нэрийг давхар товшиж засварлана уу. Энэхүү лавлагааны дизайны хувьд хуваалтын нэрийг pr_partition болгон өөрчил
   • Жич: Таныг хуваалт үүсгэх үед Intel Quartus Prime программ хангамж нь жишээний нэр болон шатлалын зам дээр үндэслэн хуваалтын нэрийг автоматаар үүсгэдэг. Энэ өгөгдмөл хуваалтын нэр нь жишээ бүрээс хамаарч өөр өөр байж болно.
4. Үндсэн засварын эмхэтгэлээс эцсийн статик мужийг экспортлохын тулд эцсийн экспортын дараах хэсэгт root_partition гэсэн оруулгыг давхар товшино уу. File багана гэж бичээд blinking_led_static гэж бичнэ үү. gdb.

Дизайн хуваалтын цонхонд бичлэгийн эцсийн агшин зургийг экспортлож байнаblinking_led.qsf нь таны дахин тохируулах боломжтой дизайны хуваалтад тохирох дараах даалгавруудыг агуулж байгаа эсэхийг шалгаарай:

Холбогдох мэдээлэл
Intel Quartus Prime Pro Edition хэрэглэгчийн гарын авлага дахь "дизайн хуваалтуудыг үүсгэх": Хэсэгчилсэн дахин тохируулга

PR хуваалтад байршуулах, чиглүүлэх бүсийг хуваарилах
Таны үүсгэсэн суурь засвар бүрийн хувьд PR дизайны урсгал нь таны PR хуваалтын бүсэд харгалзах хувь хүний ​​цөмийг байрлуулдаг. Үндсэн засвартаа зориулж төхөөрөмжийн шалны төлөвлөгөөнд PR бүсийг олж, хуваарилахын тулд:

1. Project Navigator дээрх u_blinking_led жишээн дээр хулганы баруун товчийг дараад Logic Lock Region ➤ Create New Logic Lock Region-ийг дарна уу. Бүс нь Логик түгжээний бүсүүдийн цонхонд харагдана.
2. Таны байршуулах бүс нь blinking_led логикийг хаах ёстой. Чип төлөвлөгч дэх зангилааг олох замаар байршуулах бүсийг сонгоно уу. Logic Lock Regions цонхон дээрх u_blinking_led бүсийн нэр дээр хулганы баруун товчийг дараад товшино уу

Зангилаа байршуулах ➤ Chip Planner-д байршуулах. u_blinking_led муж нь өнгөөр ​​кодлогдсон байна

Blinking_led-д зориулсан чип төлөвлөгч зангилааны байршил

1. Logic Lock Regions цонхны гарал үүсэл баганад байршлын бүсийн координатыг зааж өгнө. Гарал үүсэл нь бүс нутгийн зүүн доод буланд таарч байна. Жишээ ньample, (X1 Y1) координаттай байршлын бүсийг (163 4) тохируулахын тулд Гарал үүслийг X163_Y4 гэж зааж өгнө үү. Intel Quartus Prime программ хангамж нь таны зааж өгсөн өндөр, өргөн дээр үндэслэн байршуулах бүсийн (X2 Y2) координатыг (баруун дээд талд) автоматаар тооцдог.
   • Жич: Энэ заавар нь (X1 Y1) координатуудыг ашигладаг - (163 4), байршлын бүсийн хувьд өндөр, өргөн нь 20. Байршуулах бүсийн аливаа утгыг тодорхойлно уу. Тухайн бүс нь blinking_led логикийг хамарч байгаа эсэхийг шалгаарай.
2. Нөөцлөгдсөн болон Зөвхөн үндсэн сонголтыг идэвхжүүлнэ үү.
3. Routing Region гэсэн сонголтыг давхар товшино уу. Logic Lock Routing Region Settings харилцах цонх гарч ирнэ.
4. Чиглүүлэлтийн төрлөөс Fixed with expansion-г сонгоно уу. Энэ сонголтыг сонгосноор өргөтгөлийн уртыг 2 автоматаар онооно.
   • Жич: Хөдөлгүүр өөр өөр хүмүүсийг чиглүүлэх үед угсрагчийг илүү уян хатан болгохын тулд чиглүүлэлтийн бүс нь байрлуулах бүсээс том байх ёстой.

Логик түгжих бүсүүдийн цонхblinking_led.qsf нь таны шалны төлөвлөлтөд тохирсон дараах даалгавруудыг агуулж байгаа эсэхийг шалгаарай:

Холбогдох мэдээлэл
Intel Quartus Prime Pro Edition хэрэглэгчийн гарын авлага дахь "Хэсэгчилсэн дахин тохируулгын дизайны шалыг төлөвлөх": Хэсэгчилсэн дахин тохируулга

Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP-г нэмж байна
Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагч Intel FPGA IP нь бит урсгалын эх үүсвэрийг удирдахын тулд Intel Agilex PR хяналтын блоктой холбогддог. Та гадаад тохиргоог хэрэгжүүлэхийн тулд энэ IP-г дизайндаа нэмэх ёстой. Хэсэгчилсэн дахин тохируулгын гадаад тохиргооны хянагчийг нэмэхийн тулд эдгээр алхмуудыг дагана уу
Таны төсөлд Intel FPGA IP:

1. IP Catalog хайлтын талбарт Partal Reconfiguration гэж бичнэ үү (Tools ➤ IP Catalog).
2. Хэсэгчилсэн дахин тохируулах гадаад тохиргооны хянагч Intel FPGA IP дээр давхар товшино уу.
3. Create IP Variant харилцах цонхонд external_host_pr_ip гэж бичнэ үү File нэр, дараа нь Үүсгэх товчийг дарна уу. Параметр засварлагч гарч ирнэ.
4. Завгүй интерфэйсийг идэвхжүүлэхийн тулд Идэвхгүй болгох (үндсэн тохиргоо)-г сонгоно уу. Та энэ дохиог ашиглах шаардлагатай үед тохиргоог идэвхжүүлэх рүү шилжүүлж болно.

Параметр засварлагчийн завгүй интерфэйсийн параметрийг идэвхжүүлнэ

1. дарна уу File ➤ Систем үүсгэхгүйгээр параметр засварлагчийг хадгалж, гарна уу. Параметр засварлагч нь external_host_pr_ip.ip IP хувилбарыг үүсгэдэг file болон нэмдэг file blinking_led төсөл рүү. AN 991: Тохируулгын зүүгээр хэсэгчлэн дахин тохируулах (Гадаад хост) Лавлагаа дизайн 750856 | 2022.11.14 АН 991:
   • Жич:
   • a. Хэрэв та гадаад_host_pr_ip.ip-г хуулж байгаа бол file pr лавлахаас blinking_led.qsf-г гараар засварлана file дараах мөрийг оруулах: set_global_assignment -нэр IP_FILE pr_ip.ip
   • b. IP_-г байрлуулFILE SDC_-ийн дараах даалгаварFILE даалгаврууд (blinking_led. DC) таны blinking_led.qsf file. Энэхүү захиалга нь Хэсэгчилсэн дахин тохируулах хянагчийн IP цөмд зохих хязгаарлалтыг баталгаажуулдаг.
   • Жич: Цагийг илрүүлэхийн тулд .sdc file PR IP нь IP цөмийн ашигладаг цагийг үүсгэдэг аливаа .sdc-г дагаж мөрдөх ёстой. Та .ip-г баталгаажуулснаар энэ захиалгыг хөнгөвчлөх болно file Учир нь PR IP цөм нь ямар ч .ip-ийн дараа гарч ирнэ files эсвэл .sdc files нь эдгээр цагийг .qsf дотор тодорхойлоход ашигладаг file таны Intel Quartus Prime төслийн засварын хувьд. Дэлгэрэнгүй мэдээллийг хэсэгчлэн дахин тохируулах IP шийдлийн хэрэглэгчийн гарын авлагаас үзнэ үү.

Дээд түвшний дизайныг шинэчилж байна

top.sv-г шинэчлэхийн тулд file PR_IP жишээтэй:

1. Гадаад_host_pr_ip жишээг дээд түвшний загварт нэмэхийн тулд top.sv дээрх дараах кодын блокуудын тайлбарыг арилгана уу. file:

Хувь хүнийг тодорхойлох
Энэхүү лавлах загвар нь нэг PR хуваалтын гурван тусдаа хүнийг тодорхойлдог. Төсөлдөө хүмүүсийг тодорхойлж, оруулахын тулд:

1. Гурван SystemVerilog үүсгэ files, blinking_led.sv, blinking_led_slow.sv, blinking_led_empty.sv гэсэн гурван хүний ​​ажлын лавлахад.

Лавлагаа дизайны хүмүүс

Жич:

• blinking_led.sv-ийн нэг хэсэг болгон ашиглах боломжтой files та flat/ дэд лавлахаас хуулна. Та үүнийг зүгээр л дахин ашиглаж болно file.
• Хэрэв та SystemVerilog-г үүсгэсэн бол fileIntel Quartus Prime Text Editor-ээс авахын тулд Нэмэхийг идэвхгүй болго file хадгалах үед одоогийн төслийн сонголт руу files.

Шинэчлэлтүүдийг бий болгох

PR дизайны урсгал нь Intel Quartus Prime програм хангамжийн төслийн засварын функцийг ашигладаг. Таны анхны загвар бол үндсэн засвар бөгөөд та FPGA дээрх статик бүсийн хил хязгаар болон дахин тохируулах боломжтой мужуудыг тодорхойлдог. Үндсэн хувилбараас та олон хувилбарыг бий болгодог. Эдгээр засварууд нь PR бүсүүдэд зориулсан өөр өөр хэрэгжилтийг агуулдаг. Гэсэн хэдий ч, PR хэрэгжилтийн бүх засварууд нь үндсэн засварын ижил дээд түвшний байршуулалт, чиглүүлэлтийн үр дүнг ашигладаг. PR дизайныг эмхэтгэхийн тулд та хүн бүрийн PR хэрэгжилтийн засварыг бий болгох ёстой. Нэмж дурдахад, та засвар тус бүрт засварын төрлийг хуваарилах ёстой. Боломжит засварын төрлүүд нь:

• Хэсэгчилсэн дахин тохируулга - Суурь
• Хэсэгчилсэн дахин тохируулга – Хувь хүний ​​хэрэгжилт

Дараах хүснэгтэд засвар тус бүрийн засварын нэр болон засварын төрлийг жагсаав.

Хяналтын нэр ба төрөл

Хяналтын нэр	Хяналтын төрөл
blinking_led.qsf	Хэсэгчилсэн дахин тохируулга - Суурь
blinking_led_default.qsf	Хэсэгчилсэн дахин тохируулга – Хувь хүний ​​хэрэгжилт
blinking_led_slow.qsf	Хэсэгчилсэн дахин тохируулга – Хувь хүний ​​хэрэгжилт
анивчих_led_empty.qsf	Хэсэгчилсэн дахин тохируулга – Хувь хүний ​​хэрэгжилт

Үндсэн засварын төрлийг тохируулах

1. Project ➤ Revisions дээр дарна уу.
2. Revision Name хэсэгт blinking_led revision-г сонгоод Set Current дээр дарна уу.
3. Apply дээр дарна уу. Blinking_led revision нь одоогийн хувилбар шиг харагдана.
4. blinking_led-д зориулсан Revision Type-ийг тохируулахын тулд Assignments ➤ Settings ➤ General дээр дарна уу.
5. Засварын төрлөөс хэсэгчлэн дахин тохируулах – Үндсэнийг сонгоод OK дээр дарна уу.
6. Blinking_led.qsf-д одоо дараах даалгавар байгаа эсэхийг шалгана уу: ##blinking_led.qsf set_global_assignment -Нэр REVISION_TYPE PR_BASE

Хэрэгжилтийн засваруудыг бий болгох

1. Revisions харилцах цонхыг нээхийн тулд Project ➤ Revisions дээр дарна уу.
2. Шинэ хувилбар үүсгэхийн тулд < дээр давхар товшино уу >.
3. Revision name хэсэгт blinking_led_default-г зааж, Blinking_led-г сонгоод Revision дээр үндэслэсэн.
4. Засварын төрлийг хэсэгчлэн дахин тохируулах – PersonaImplementation-г сонгоно уу.

Шинэчлэлтүүдийг бий болгох

1. Үүнтэй адилаар blinking_led_led_empty revisions-д Revision төрлийг тохируулна уу.
2. .qsf бүрийг баталгаажуулна уу file одоо дараах даалгаврыг агуулж байна: set_global_assignment -нэр REVISION_TYPE PR_IMPL set_instance_assignment -name ENTITY_REBINDING \ place_holder -to u_blinking_led, place_holder нь шинээр үүсгэсэн PR хэрэгжилтийн засварын өгөгдмөл байгууллагын нэр юм.

Төслийн засварууд

Үндсэн засварыг эмхэтгэж байна

1. Үндсэн хувилбарыг эмхэтгэхийн тулд Боловсруулж байна ➤ Эмхэтгэлийг эхлүүлэх дээр дарна уу. Эсвэл дараах тушаал үндсэн засварыг эмхэтгэдэг: quartus_sh –flow compile blinking_led -c blinking_led
2. Бит урсгалыг шалгана уу fileгаралтад үүсгэдэг s_files лавлах.

Үүсгэсэн Files

Нэр	Төрөл	Тодорхойлолт
blinking_led.sof	Суурь програмчлал file	Бүрэн чипийн үндсэн тохиргоонд ашигладаг
blinking_led.pr_partition.rbf	PR бит урсгал file үндсэн хүний ​​хувьд	Үндсэн дүрийг хэсэгчлэн дахин тохируулахад ашигладаг.
blinking_led_static.qdb	.qdb мэдээллийн сан file	Эцсийн мэдээллийн сан file статик бүсийг импортлоход ашигладаг.

Холбогдох мэдээлэл

• Intel Quartus Prime Pro Edition хэрэглэгчийн гарын авлага дахь "Хэсэгчилсэн дахин тохируулгын дизайны шалыг төлөвлөх": Хэсэгчилсэн дахин тохируулга
• Intel Quartus Prime Pro Edition хэрэглэгчийн гарын авлага дахь "Шалны төлөвлөгөөний хязгаарлалтыг аажмаар хэрэглэх": Хэсэгчилсэн дахин тохируулга

PR хэрэгжилтийн засваруудыг бэлтгэх
Та төхөөрөмжийн програмчлалын PR бит урсгалыг эмхэтгэж, үүсгэхийн өмнө PR хэрэгжилтийн засваруудыг бэлтгэх ёстой. Энэ тохиргоонд .qdb статик мужийг нэмэх орно file эх сурвалж болгон file хэрэгжилтийн засвар бүрийн хувьд. Үүнээс гадна, та PR бүсийн харгалзах аж ахуйн нэгжийг зааж өгөх ёстой.

1. Одоогийн засварыг тохируулахын тулд Project ➤ Revisions дээр дарж, blinking_led_default-г Revision нэрээр сонгоод, дараа нь Set Current дээр дарна уу.
2. Хэрэгжүүлэх засвар бүрийн эх сурвалжийг зөв эсэхийг шалгахын тулд Project ➤Add/Remove дээр дарна уу FileТөсөлд байгаа. blinking_led.sv file -д харагдана file жагсаалт.

Files хуудас

1. Бусад хэрэгжилтийн засварын эх сурвалжийг баталгаажуулахын тулд 1-ээс 2-р алхамуудыг давтана уу files:

Хэрэгжилтийн засварын нэр	Эх сурвалж File
анивчдаг_led_өгөгдмөл	blinking_led.sv
анивчсан_хоосон	blinking_led_empty.sv
анивчсан_удаан	blinking_led_slow.sv

1. .qdb-г шалгахын тулд file root хуваалттай холбоотой бол Даалгаварууд ➤ Дизайн хуваалтуудын цонхыг дарна уу. Хуваалтын мэдээллийн бааз гэдгийг баталгаажуулна уу File blinking_led_static.qdb-г зааж өгнө file, эсвэл Хуваалтын мэдээллийн сан дээр давхар товшино уу File үүнийг зааж өгөх нүд file. Эсвэл дараах тушаалаар үүнийг онооно file: set_instance_assignment -нэр QDB_FILE_PARTITION \ blinking_led_static.qdb -to |
2. Entity Re-binding нүдэнд, хэрэгжүүлэлтийн засварт өөрчлөх PR хуваалт бүрийн аж ахуйн нэгжийн нэрийг зааж өгнө үү. blinking_led_default хэрэгжүүлэлтийн засварын хувьд байгууллагын нэр нь blinking_led байна. Энэ зааварт та үндсэн хувилбарын хөрвүүлэлтийн u_blinking_led жишээг шинэ blinking_led объектоор дарж бичих болно.

Жич: Орлуулагчийн нэгжийг дахин холбох даалгаврыг хэрэгжүүлэлтийн засварт автоматаар нэмнэ. Гэсэн хэдий ч та даалгаврын өгөгдмөл байгууллагын нэрийг өөрийн загварт тохирох аж ахуйн нэгжийн нэр болгон өөрчлөх ёстой.

Хэрэгжилтийн засварын нэр	Аж ахуйн нэгжийг дахин холбох
анивчдаг_led_өгөгдмөл	анивчих_led
анивчсан_удаан	анивчсан_удаан
анивчсан_хоосон	анивчсан_хоосон

Аж ахуйн нэгжийг дахин холбох

1. Дизайныг эмхэтгэхийн тулд Processing ➤ Start Compilation дээр дарна уу. Эсвэл дараах тушаал энэ төслийг эмхэтгэдэг: quartus_sh –flow compile blinking_led –c blinking_led_default
2. Удаан анивчих ба анивчих_led_хоосон хувилбаруудыг бэлтгэхийн тулд дээрх алхмуудыг давтана уу: quartus_sh –flow compile blinking_led –c blinking_led_slow quartus_sh –flow compile blinking_led –c blinking_led_emp

Жич: Та PR хэрэгжилтийн эмхэтгэлийн явцад хэрэглэхийг хүссэн Fitter-ийн тусгай тохиргоог зааж өгч болно. Засварлагчийн тусгай тохиргоо нь импортын статик мужид нөлөөлөхгүйгээр зөвхөн хувийн шинж чанарт нөлөөлдөг.

Удирдах зөвлөлийг програмчлах
Энэ заавар нь Intel Agilex F-Series FPGA хөгжүүлэлтийн самбарыг таны компьютерийн PCIe* оролтоос гадна вандан сандал дээр ашигладаг. Самбарыг програмчлахаасаа өмнө дараах алхмуудыг гүйцэтгэсэн эсэхээ шалгаарай.

1. Цахилгаан хангамжийг Intel Agilex F-Series FPGA хөгжүүлэлтийн самбарт холбоно уу.
2. Intel FPGA татаж авах кабелийг компьютерийн USB порт болон хөгжүүлэлтийн самбар дээрх Intel FPGA татаж авах кабелийн портын хооронд холбоно уу.

Дизайныг Intel Agilex F-Series FPGA хөгжүүлэлтийн самбар дээр ажиллуулахын тулд:

1. Intel Quartus Prime програмыг нээгээд Tools ➤ Programmer дээр дарна уу.
2. Программист дотроос Hardware Setup дээр дараад USB-Blaster-г сонгоно уу.
3. Auto Detect дээр товшоод AGFB014R24AR0 төхөөрөмжийг сонгоно уу.
4. OK дарна уу. Intel Quartus Prime программ хангамж нь самбар дээрх гурван FPGA төхөөрөмжтэй программистыг илрүүлж, шинэчилдэг.
5. AGFB014R24AR0 төхөөрөмжийг сонгоод "Өөрчлөх" дээр дарна уу File мөн blinking_led_default.sof-г ачаална уу file.
6. blinking_led_default.sof-д зориулсан Програм/Тохиргоог идэвхжүүлнэ file.
7. Эхлэх товчийг дараад явцын талбар 100% хүрэхийг хүлээнэ үү.
8. Самбар дээрх LED нь анхны хавтгай загвартай ижил давтамжтайгаар анивчдагийг ажигла.
9. Зөвхөн PR бүсийг програмчлах бол blinking_led_default.sof дээр хулганы баруун товчийг дарна уу file Программист дээр очоод PR програмчлал нэмэх дээр дарна уу File.
10. blinking_led_slow.pr_partition.rbf-г сонгоно уу file.
11. blinking_led_default.sof-д зориулсан программ/тохиргоог идэвхгүй болго file.
12. blinking_led_slow.pr_partition.rbf-д зориулсан Програм/Тохиргоог идэвхжүүлнэ file болон Start дээр дарна уу. Самбар дээр LED[0] болон LED[1] үргэлжлүүлэн анивчихыг ажигла. Явцын талбар 100% хүрэхэд LED[2] болон LED[3] удаан анивчдаг.
13. PR бүсийг дахин програмчлахын тулд .rbf дээр хулганы баруун товчийг дарна уу file Программист дотроос Change PR Programing дээр дарна уу File.
14. .rbf-г сонгоно уу files нөгөө хоёр хүн самбар дээрх зан үйлийг ажиглах. blinking_led_default.rbf-г ачаалж байна file LED-уудыг тодорхой давтамжтайгаар анивчуулж, blinking_led_empty.rbf-г ачааллахад хүргэдэг. file LED-үүдийг асаалттай байлгахад хүргэдэг.

Intel Agilex F-Series FPGA Хөгжлийн Зөвлөлийг програмчлахТехник хангамжийн туршилтын урсгал

Дараах дарааллаар лавлагааны дизайны техник хангамжийн туршилтын урсгалыг тайлбарлана.
Intel Agilex төхөөрөмжийн гадаад хостын тоног төхөөрөмжийн тохиргоо

Туслах FPGA (Гадаад хост) програмчлах
Дараах дарааллаар PR процессын гадаад хостоор ажилладаг туслах FPGA програмчлалыг тайлбарлана.

1. Таны сонгосон горимд (x8, x16 эсвэл x32) тохирох Avalon урсгалын интерфейсийн тохиргоог зааж өгнө үү.
2. Intel Quartus Prime программист болон холбогдсон тохиргооны кабелийг ашиглан туслах FPGA программчлах замаар платформыг эхлүүлнэ үү.
3. Туслах FPGA-г ашиглан CONF_DONE болон AVST_READY дохиог уншина уу. CONF_DONE нь 0, AVST_READY нь 1 байх ёстой. Энэ зүү дээрх логик өндөр нь SDM нь гадны хостоос өгөгдлийг хүлээн авахад бэлэн байгааг харуулж байна. Энэ гаралт нь SDM I/O-ийн нэг хэсэг юм.

Жич: CONF_DONE зүү нь бит урсгалын дамжуулалт амжилттай болсныг гадаад хост руу дохио өгдөг. Эдгээр дохиог зөвхөн чипийн бүрэн тохиргооны үйл явцыг хянахын тулд ашиглана уу. Энэ зүүтэй холбоотой нэмэлт мэдээллийг Intel Agilex тохиргооны хэрэглэгчийн гарын авлагаас авна уу.

Гадаад хостоор дамжуулан бүрэн чип SOF бүхий DUT FPGA програмчлах Дараах дарааллаар DUT FPGA-г бүрэн чип SRAM объекттой програмчлахыг тайлбарлана. File (.sof) хост Avalon дамжуулалтын интерфейсийг ашиглан:

1. Туслах FPGA (гадаад хост)-ын DDR4 гадаад санах ой руу чипийн бит урсгалыг бүрэн хэмжээгээр бичнэ үү.
2. Avalon стриминг интерфэйсийг (x8, x16, x32) ашиглан .sof бүрэн чиптэй DUT FPGA-г тохируулна уу.
3. DUT FPGA тохиргооны дохионы төлөвийг уншина уу. CONF_DONE нь 1, AVST_READY нь 0 байх ёстой.

Хугацааны үзүүлэлтүүд: Хэсэгчилсэн дахин тохируулах гадаад хянагч Intel FPGA IP

DUT FPGA-г Гадаад хостоор дамжуулан First Persona-тай програмчлаарай

1. DUT FPGA-ийн зорилтот PR бүсэд хөлдөөхийг хэрэглэнэ.
2. Intel Quartus Prime системийн консолыг ашиглан хэсэгчилсэн дахин тохируулгыг эхлүүлэхийн тулд pr_request-ийг баталгаажуулна уу. AVST_READY 1 байх ёстой.
3. Туслах FPGA (гадаад хост)-ийн DDR4 гадаад санах ойд анхны PR persona бит урсгалыг бичнэ үү.
4. Avalon стриминг интерфэйсийг (x8, x16, x32) ашиглан DUT FPGA-г эхний persona бит урсгалаар дахин тохируулна уу.
5. PR статусыг хянахын тулд Tools ➤ System Console дээр дарж Системийн Консолыг ажиллуулна уу. Системийн консол дээр PR статусыг хянах:
   • pr_error 2—дахин тохируулга хийж байна.
   • pr_error 3-дахин тохируулга дууссан.
6. DUT FPGA-ийн PR бүсэд unfreeze хийнэ.

Жич: Хэрэв PR үйл ажиллагааны явцад хувилбар шалгах, зөвшөөрлийг шалгах зэрэг алдаа гарвал PR үйл ажиллагаа дуусгавар болно.

Холбогдох мэдээлэл

• Intel Agilex тохиргооны хэрэглэгчийн гарын авлага
• Intel Quartus Prime Pro Edition хэрэглэгчийн гарын авлага: Дибаг хийх хэрэгсэл

AN 991-д зориулсан баримт бичгийн засварын түүх: Intel Agilex F-Series FPGA хөгжүүлэлтийн самбарт зориулсан тохиргооны зүү (гадаад хост)-оор хэсэгчлэн дахин тохируулах.

Баримт бичгийн хувилбар	Intel Quartus Prime хувилбар	Өөрчлөлтүүд
2022.11.14	22.3	• Анхны хувилбар.

AN 991: Тохируулгын зүүгээр хэсэгчлэн дахин тохируулах (гадаад хост) Лавлагаа дизайн: Intel Agilex F-Series FPGA Хөгжлийн Зөвлөлд зориулсан

Түгээмэл асуултуудын хариулт:

• Q Тохируулгын зүүгээр дамжуулан PR гэж юу вэ?
• A 3-р хуудасны гадаад хостын тохиргоо
• Q Энэ лавлах загварт юу хэрэгтэй вэ?
• A Лавлагааны дизайны шаардлага 6-р хуудас
• Q Би лавлах загварыг хаанаас авах вэ?
• A Лавлагааны дизайны шаардлага 6-р хуудас
• Q Би гадаад тохиргоогоор хэрхэн PR хийх вэ?
• A Лавлагааны дизайны танилцуулга 6-р хуудас
• Q PR хүн гэж юу вэ?
• A Хувь хүнийг тодорхойлох нь 11-р хуудас
• Q Би самбарыг хэрхэн програмчлах вэ?
• A Удирдах зөвлөлийг 17-р хуудасны программ
• Q PR-д мэдэгдэж байгаа асуудлууд, хязгаарлалтууд юу вэ?
• A Intel FPGA дэмжлэг үзүүлэх форумууд: PR
• Q Та PR чиглэлээр сургалт явуулдаг уу?
• A Intel FPGA техникийн сургалтын каталог

Онлайн хувилбар Санал хүсэлт илгээх

• ID: 750856
• Хувилбар: 2022.11.14

Баримт бичиг / нөөц

intel 750856 Agilex FPGA Хөгжлийн Зөвлөл [pdf] Хэрэглэгчийн гарын авлага 750856, 750857, 750856 Agilex FPGA Development Board, Agilex FPGA Development Board, FPGA Development Board, Development Board, Board

Лавлагаа

• Хэрэглэгчийн гарын авлага