Hevitra ato Anatiny afeno ny
1 intel AN 522 Mampihatra ny Interface Bus LVDS amin'ny Fianakaviana Fitaovana FPGA
2 Fanohanana ny fampiharana BLVDS amin'ny fitaovana Intel FPGA
3 Vidin'ny BLVDSview
4 Teknolojia BLVDS amin'ny fitaovana Intel
4.1 BLVDS fanjifana herinaratra
5 Fampidirana na Output Buffers Operation mandritra ny asa fanoratana sy famakiana
5.1 Design ExampTorolàlana ho an'ny fitaovana tohanana rehetra afa-tsy Intel Arria 10, Intel Cyclone 10 GX, ary Intel MAX 10
5.2 Famakafakana ny zava-bita
5.3 System Setup
5.4 Fahombiazan'ny rafitra ankapobeny
6 Documents / Loharano
6.1 References
7 Lahatsoratra mifandraika

intel AN 522 Mampihatra ny Fifandraisan'ny Bus LVDS amin'ny sarin'ny Fianakaviana Fitaovana FPGA

intel AN 522 Mampihatra ny Interface Bus LVDS amin'ny Fianakaviana Fitaovana FPGA

intel-AN-522-Implementing-Bus-LVDS-Interface-in-Tohanana-FPGA-Device-Families-Featured-Image

Bus LVDS (BLVDS) dia manitatra ny fahafahan'ny fifandraisana amin'ny teboka LVDS mankany amin'ny fanamafisana marobe. Multipoint BLVDS dia manolotra vahaolana mahomby ho an'ny fampiharana backplane multipoint.

Fanohanana ny fampiharana BLVDS amin'ny fitaovana Intel FPGA

Azonao atao ny mampihatra ny fifandraisana BLVDS amin'ireo fitaovana Intel ireo amin'ny fampiasana ny fenitra I/O voatanisa.

ANDIAN-DAHATSORATRA Family I/O Standard
Stratix® Intel Stratix 10
  • Differential SSTL-18 Class I
  •  Differential SSTL-18 Class II
Stratix V
  •  Differential SSTL-2 Class I
  • Differential SSTL-2 Class II
Stratix IV
Stratix III
Arria® Intel Arria 10
  • Differential SSTL-18 Class I
  •  Differential SSTL-18 Class II
Ary V
  •  Differential SSTL-2 Class I
  •  Differential SSTL-2 Class II
Ary II
Cyclone® Intel Cyclone 10 GX
  • Differential SSTL-18 Class I
  • Differential SSTL-18 Class II
Intel Cyclone 10 LP BLVDS
Cyclone V
  •  Differential SSTL-2 Class I
  •  Differential SSTL-2 Class II
rivodoza IV BLVDS
Cyclone III LS
Cyclone III
MAX® Intel MAX 10 BLVDS

Fanamarihana:
Ny tanjaky ny fiara azo zahana sy ny tanjaky ny hafainganam-pandeha amin'ireo fitaovana ireo dia ahafahanao manamboatra ny rafitra multipoint anao mba hahazoana fahombiazana ambony indrindra. Mba hamaritana ny tahan'ny angon-drakitra ambony indrindra tohana dia manaova simulation na fandrefesana mifototra amin'ny fananganana sy fampiharana manokana anao.
Vidin'ny BLVDSview eo amin’ny pejy faha-4
BLVDS Technology amin'ny Intel Devices amin'ny pejy 6
Fanjifana herinaratra BLVDS amin'ny pejy 9
BLVDS Design Exampeo amin’ny pejy faha-10
Famakafakana zava-bita eo amin’ny pejy faha-17
Tantaran'ny fanavaozana antontan-taratasy ho an'ny AN 522: Fampiharana ny Fifandraisan'ny Bus LVDS amin'ny Fianakavian'ny fitaovana Intel FPGA tohanana amin'ny pejy 25
Fampahafantarana mifandraika
Fenitra I/O ho an'ny Interface BLVDS amin'ny fitaovana Intel FPGA amin'ny pejy 7

Vidin'ny BLVDSview

Ny rafitra BLVDS multipoint mahazatra dia ahitana mpivady mpitatitra sy mpandray (transceivers) izay mifandray amin'ny fiara fitateram-bahoaka.
Multipoint BLVDSintel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 01Ny fanamafisam-peo eo amin'ny sary teo aloha dia manome fifandraisana roa-duplex roa sady manamaivana ny hakitroky ny interconnect. Na iza na iza transceiver dia afaka mitana ny andraikitry ny mpanentana, ary ny transceiver sisa no miasa ho mpandray (mpitety iray ihany no afaka miasa amin'ny fotoana iray). Ny fanaraha-maso ny fifamoivoizana amin'ny fiara fitateram-bahoaka, na amin'ny alàlan'ny protocol na vahaolana amin'ny fitaovana dia ilaina matetika mba hisorohana ny fifandirana amin'ny mpamily amin'ny fiara fitateram-bahoaka. Ny fampandehanana ny BLVDS multipoint dia misy fiantraikany be amin'ny capacitive entana sy ny fampitsaharana ny fiara fitateram-bahoaka.
Hevitra momba ny famolavolana
Ny famolavolana multipoint tsara dia tsy maintsy mandinika ny enta-mavesatra sy ny fiatoana amin'ny fiara fitateram-bahoaka mba hahazoana fahamendrehana tsara kokoa. Azonao atao ny manamaivana ny capacitance enta-mavesatra amin'ny alàlan'ny fisafidianana transceiver miaraka amin'ny capacitance pin ambany, connecteur miaraka amin'ny capacitance ambany, ary mitazona ny halavan'ny stub fohy. Iray amin'ny fiheverana ny famolavolana BLVDS marobe ny tsy fitoviana mahomby amin'ny fiara fitateram-bahoaka feno entana, antsoina hoe impedance mahomby, ary ny fanemorana ny fampielezana amin'ny fiara fitateram-bahoaka. Ny fiheverana famolavolan'ny BLVDS maro hafa dia misy ny fitongilanana tsy azo antoka, ny karazana mpampitohy ary ny pin-out, ny fandrindrana ny trace bus PCB, ary ny mari-pamantarana ny sisin'ny mpamily.
Impedance mahomby
Ny impedance mahomby dia miankina amin'ny toetran'ny bus trace impedance Zo sy ny capacitive entana amin'ny fiara fitateram-bahoaka. Ny connecteurs, ny stub amin'ny carte plug-in, ny fonosana, ary ny capacitance fampidirana mpandray dia samy mandray anjara amin'ny fametahana capacitive, izay mampihena ny impedance mahomby amin'ny bus.
Equation 1. Equation Impedance Differential mahomby
Ampiasao ity fampitoviana ity mba hanombanana ny impedance diviziona mahomby amin'ny fiara fitateram-bahoaka (Zeff).intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 02Aiza:

  • Zdiff (Ω) ≈ 2 × Zo = ny impedance mampiavaka ny fiara fitateram-bahoaka
  •  Co (pF/inch) = capacitance mampiavaka isaky ny halavan'ny fiara fitateram-bahoaka
  • CL (pF) = capacitance ny entana tsirairay
  •  N = isan'ny entana ao anaty fiara fitateram-bahoaka
  •  H (inch) = d × N = ny halavan'ny fiara fitateram-bahoaka
  •  d (inch) = elanelana eo anelanelan'ny karatra plug-in tsirairay
  •  Cd (pF/inch) = CL/d = capacitance zaraina isaky ny halavan'ny tarika manerana ny bus

Ny fitomboan'ny capacitance enta-mavesatra na ny elanelana akaiky kokoa eo amin'ny karatra plug-in dia mampihena ny impedance mahomby. Mba hanamafisana ny fahombiazan'ny rafitra, dia zava-dehibe ny mifidy transceiver sy connector capacitance ambany. Ataovy fohy araka izay azo atao ny halavan'ny stub mpandray tsirairay eo anelanelan'ny mpampitohy sy ny pin I/O transceiver.
Impedance mahomby ara-dalàna Versus Cd/Co
Ity tarehimarika ity dia mampiseho ny fiantraikan'ny capacitance mizara amin'ny impedance mahomby mahazatra.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 03Ilaina ny fampitsaharana isaky ny faran'ny fiara fitateram-bahoaka, raha mikoriana amin'ny lafiny roa ny angona. Mba hampihenana ny fisaintsainana sy ny faneno amin'ny fiara fitateram-bahoaka, dia tsy maintsy ampifandraisinao amin'ny impedance mahomby ny fanoherana ny famaranana. Ho an'ny rafitra misy Cd/Co = 3, ny impedance mahomby dia in-0.5 amin'ny Zdiff. Miaraka amin'ny fiatoana indroa eo amin'ny fiara fitateram-bahoaka, ny mpamily dia mahita enta-mavesatra mitovy amin'ny 0.25 in-Zdiff; ary noho izany dia mampihena ny fiovaovan'ny famantarana sy ny sisin'ny tabataba samihafa manerana ny fidirana amin'ny mpandray (raha ny mpamily LVDS mahazatra no ampiasaina). Ny mpamily BLVDS dia mamaly ity olana ity amin'ny alàlan'ny fampitomboana ny fiara ankehitriny mba hahatratrarana voltage swing amin'ny fidirana amin'ny mpandray.
Fanemorana ny fampielezana
Ny fahatarana amin'ny fampielezana (tPD = Zo × Co) dia ny fahatarana amin'ny alàlan'ny tsipika fampitana isaky ny halavan'ny tarika. Izany dia miankina amin'ny toetra impedance sy ny toetra
capacitance ny bus.
Fanemorana ny fampielezana mahomby
Ho an'ny fiara fitateram-bahoaka feno entana dia azonao atao ny mikajy ny fahatarana mahomby amin'ny fampielezana amin'ity fampitoviana ity. Azonao atao ny manisa ny fotoana hiparitahan'ny famantarana avy amin'ny mpamily A mankany amin'ny mpandray B amin'ny maha tPDEFF × halavan'ny tsipika eo anelanelan'ny mpamily A sy ny mpandray B.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 04

Teknolojia BLVDS amin'ny fitaovana Intel

Amin'ny fitaovana Intel tohana, ny interface BLVDS dia tohanana amin'ny andalana na tsanganana I/ banky rehetra izay ampiasain'ny VCCIO 1.8 V (fitaovana Intel Arria 10 sy Intel Cyclone 10 GX) na 2.5 V (fitaovana hafa tohana). Ao amin'ireo banky I/O ireo, ny interface dia tohanana amin'ny pins I/O differential fa tsy amin'ny fampidirana famantaranandro natokana ho an'ny famantaranandro. Na izany aza, amin'ny fitaovana Intel Arria 10 sy Intel Cyclone 10 GX, ny interface BLVDS dia tohanana amin'ny famantaranandro natokana ho an'ny I/Os ankapobeny.

  •  Ny mpandefa BLVDS dia mampiasa buffer output tokana roa miaraka amin'ny buffer output faharoa voaprograma ho inverted.
  •  Ny mpandray BLVDS dia mampiasa buffer fampidirana LVDS manokana.

BLVDS I/O buffers ao amin'ny fitaovana tohananaintel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 05Mampiasà buffer fampidirana na fivoahana samihafa arakaraka ny karazana fampiharana:

  • Fampiharana multidrop—ampiasao ny buffer fampidirana na fivoahana miankina amin'ny hoe natao ho an'ny mpamily na mpandray ny fitaovana.
  • Fampiharana multipoint-ny buffer output sy buffer input dia mizara ny pin I/O mitovy. Mitaky mari-pamantarana ahafahana mivoaka (oe) ianao mba hanamafisana ny buffer LVDS rehefa tsy mandefa famantarana.
  •  Aza avela ny famaranana andiam-pamokarana (RS OCT) ho an'ny buffer mivoaka.
  • Mampiasà resistors ivelany amin'ny buffer output mba hanomezana impedance mifanaraka amin'ny stub amin'ny karatra plug-in.
  • Aza avela ny fampitsaharana differential on-chip (RD OCT) ho an'ny buffer input differential satria matetika ny fampitsaharana ny fiara fitateram-bahoaka dia ampiasaina amin'ny alàlan'ny fanoherana fampitsaharana ivelany amin'ny faran'ny bus.

Fenitra I/O ho an'ny Interface BLVDS amin'ny fitaovana Intel FPGA
Azonao atao ny mampihatra ny interface BLVDS amin'ny fampiasana ny fenitra I/O mifandraika sy ny fepetra takiana amin'izao fotoana izao ho an'ny fitaovana Intel tohana.
Fanohanana I/O Standard sy Features ho an'ny Interface BLVDS amin'ny fitaovana Intel tohanana

fitaovana Pin I/O Standard V CCIO

(V)

 Safidy Hery ankehitriny Sarew rate
Tsanganana I/O Andalana I/O Fametrahana safidy Intel Quartus® Prime Setting
Intel Stratix 10 LVDS Differential SSTL-18 Class I 1.8 8, 6, 4 —— MORA 0
Haingana (Default) 1
Differential SSTL-18 Class II 1.8 8 — MORA 0
Haingana (Default) 1
Intel Cyclone 10 LP Cyclone IV
Cyclone III		 DIFFIO BLVDS 2.5 8,

12 (default),

16

 8,

12 (default),

16

 MORA 0
SALASALANY 1
Haingana (default) 2
Stratix IV Stratix III Arria II DIFFIO_RX
(1)		 Differential SSTL-2 Class I 2.5 8, 10, 12 8, 12 MORA 0
SALASALANY 1
Haingana antonony 2
Haingana (default) 3
Differential SSTL-2 Class II 2.5 16 16 MORA 0
SALASALANY 1
nitohy…
  1.  DIFFIO_TX pin dia tsy mahazaka tena LVDS different receivers.
fitaovana Pin I/O Standard V CCIO

(V)

 Safidy Hery ankehitriny Sarew rate
Tsanganana I/O Andalana I/O Fametrahana safidy Intel Quartus® Prime Setting
Haingana antonony 2
Haingana (default) 3
Stratix V Arria V Cyclone V DIFFIO_RX
(1)		 Differential SSTL-2 Class I 2.5 8, 10, 12 8, 12 MORA 0
Differential SSTL-2 Class II 2.5 16 16 Haingana (default) 1
Intel Arria 10
Intel Cyclone 10 GX		 LVDS Differential SSTL-18 Class I 1.8 4, 6, 8, 10, 12 — MORA 0
Differential SSTL-18 Class II 1.8 16 — Haingana (default) 1
Intel MAX 10 DIFFIO_RX BLVDS 2.5 8, 12,16 (default) 8, 12,

16 (default)

 MORA 0
SALASALANY 1
Haingana (default) 2

Raha mila fanazavana fanampiny dia jereo ny antontan-taratasin'ny fitaovana tsirairay izay voatanisa ao amin'ny fizarana fampahalalana mifandraika:

  • Raha mila fampahalalana momba ny fanendrena ny pin dia jereo ny fisintonana fitaovana files.
  • Ho an'ireo endri-javatra manara-penitra I/O dia jereo ny toko I/O boky torolalana ho an'ny fitaovana.
  •  Ho an'ny fanondroana elektrônika, jereo ny angon-drakitra fitaovana na DC sy ny antontan-taratasy momba ny fiovan'ny toetr'andro.

Fampahafantarana mifandraika

  •  Intel Stratix 10 Pin-Out Files
  •  Stratix V Pin-Out Files
  • Stratix IV Pin-Out Files
  •  Stratix III fitaovana Pin-Out Files
  •  Intel Arria 10 Device Pin-Out Files
  •  Arria V fitaovana Pin-Out Files
  •  Arria II GX fitaovana Pin-Out Files
  • Intel Cyclone 10 GX Device Pin-Out Files
  • Intel Cyclone 10 LP Device Pin-Out Files
  • Cyclone V fitaovana Pin-out Files
  •  Ny fitaovana Cyclone IV Pin-out Files
  • Cyclone III fitaovana Pin-out Files
  • Intel MAX 10 Device Pin-Out Files
  • Intel Stratix 10 General Purpose I/O User Guide
  •  Endri-javatra I/O ao amin'ny fitaovana Stratix V
  •  Endri-javatra I/O ao amin'ny fitaovana Stratix IV
  •  Stratix III Device I/O Features
  • Endri-javatra I/O ao amin'ny fitaovana Stratix V
  •  Endri-javatra I/O ao amin'ny fitaovana Stratix IV
  •  Stratix III Device I/O Features
  •  I/O sy High Speed ​​I/O amin'ny Intel Arria 10 Devices
  •  Endri-javatra I/O ao amin'ny fitaovana Arria V
  • Endri-javatra I/O ao amin'ny fitaovana Arria II
  •  I/O sy I/O Haingam-pandeha ambony amin'ny fitaovana Intel Cyclone 10 GX
  •  I/O sy I/O Haingam-pandeha ambony amin'ny fitaovana Intel Cyclone 10 LP
  • Endri-javatra I/O amin'ny fitaovana Cyclone V
  • Endri-javatra I/O amin'ny fitaovana Cyclone IV
  •  Endri-javatra I/O ao amin'ny fianakaviana fitaovana Cyclone III
  • Intel MAX 10 General Purpose I/O User Guide
  •  Takelaka data Intel Stratix 10
  • Takelaka data Stratix V
  •  DC sy ny fiovan'ny toetran'ny fitaovana Stratix IV
  •  Taratasy angon-drakitra momba ny fitaovana Stratix III: DC sy ny toetra mifamadika
  •  Takelaka data Intel Arria 10
  •  Takelaka data Arria V
  • Takelaka data fitaovana ho an'ny fitaovana Arria II
  • Takelaka data Intel Cyclone 10 GX Device
  •  Takelaka data Intel Cyclone 10 LP Device
  •  Takelaka data Cyclone V Device
  •  Takelaka data Cyclone IV
  • Takelaka data Cyclone III
  • Takelaka data Intel MAX 10 Device
BLVDS fanjifana herinaratra
Raha ampitahaina amin'ny teknolojian'ny fiara fitateram-bahoaka hafa toy ny Gunning Transceiver Logic (GTL), izay mampiasa mihoatra ny 40 mA, ny BLVDS dia mazàna mamoaka ankehitriny ao anatin'ny 10 mA. Ho an'ny example, mifototra amin'ny tombantomban'ny Cyclone III Early Power Estimator (EPE) ho an'ny toetran'ny herin'ny fitaovana Cyclone III amin'ny mari-pana manodidina ny 25° C, ny salan'isa fanjifana herinaratra amin'ny buffer bidirectional BLVDS amin'ny tahan'ny data 50 MHz sy ny vokatra. Ny 50% amin'ny fotoana dia 17 mW eo ho eo.
  • Alohan'ny hampiharana ny famolavolanao amin'ilay fitaovana, ampiasao ny EPE miorina amin'ny Excel ho an'ny fitaovana tohana ampiasainao mba hahazoana ny halehiben'ny fanjifana herinaratra BLVDS I/O.
  •  Ho an'ny tsipika fidirana sy bidirectional, ny buffer input BLVDS dia alefa foana. Mandany herinaratra ny buffer input BLVDS raha misy hetsika mifamadika amin'ny fiara fitateram-bahoaka (ohatraample, misy transceiver hafa mandefa sy mandray data, fa ny Cyclone III dia tsy ilay fitaovana nokasaina handray).
  •  Raha mampiasa BLVDS ho toy ny buffer fampidirana amin'ny multidrop na ho buffer bidirectional amin'ny rindranasa multipoint ianao, dia manoro hevitra ny Intel hampiditra ny tahan'ny toggle izay ahitana ny hetsika rehetra ao anaty fiara fitateram-bahoaka, fa tsy ny hetsika natao ho an'ny buffer fampidirana BLVDS fitaovana Intel.

Exampny BLVDS I/O Data Entry ao amin'ny EPE
Ity tarehimarika ity dia mampiseho ny fidirana BLVDS I/O amin'ny Cyclone III EPE. Mba hisafidianana ny fenitry ny I/O ao amin'ny EPE an'ireo fitaovana Intel hafa tohana, dia jereo ny fampahalalana mifandraika amin'izany.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 06Manoro hevitra ny Intel ny hampiasanao ny Intel Quartus Prime Power Analyzer Tool mba hanaovana famakafakana herinaratra BLVDS I/O marina rehefa vita ny famolavolanao. Ny Power Analyzer Tool dia manombana ny hery mifototra amin'ny antsipiriany momba ny famolavolana rehefa vita ny toerana sy ny lalana. Ny Fitaovana Power Analyzer dia mampiasa fitambaran'ireo hetsika fampiasan'ny mpampiasa, azo avy amin'ny simulation ary tombanana tombanana izay, miaraka amin'ireo maodelin'ny faritra amin'ny antsipiriany, dia manome tombantombana herinaratra tena marina.
Fampahafantarana mifandraika

  • Toko momba ny Power Analysis, Intel Quartus Prime Pro Edition Handbook
    Manome fampahalalana bebe kokoa momba ny fitaovana Intel Quartus Prime Pro Edition Power Analyzer ho an'ny fianakaviana fitaovana Intel Stratix 10, Intel Arria 10, ary Intel Cyclone 10 GX.
  • Toko Fanadihadiana Hery, Intel Quartus Prime Standard Edition Handbook
    Manome fampahalalana bebe kokoa momba ny fitaovana Intel Quartus Prime Standard Edition Power Analyzer ho an'ny Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III, ary Intel MAX 10 fianakaviana fitaovana.
  • Pejy Early Power Estimators (EPE) sy Power Analyzer
    Manome fampahalalana bebe kokoa momba ny EPE sy ny fitaovana Intel Quartus Prime Power Analyzer.
  • Fampiharana ny Fifandraisan'ny Bus LVDS amin'ny Fianakavian'ny fitaovana Intel FPGA tohanana amin'ny pejy 3
    Tanisao ny fenitra I/O hofidina ao amin'ny EPE hanombantombanana ny fanjifana herinaratra BLVDS.

BLVDS Design Example
Ny design exampAsehoy anao ny fomba fametrahana ny BLVDS I/O buffer amin'ireo fitaovana tohanana miaraka amin'ny tanjona ankapobeny I/O (GPIO) IP cores ao amin'ny rindrambaiko Intel Quartus Prime.

  •  Intel Stratix 10, Intel Arria 10, ary Intel Cyclone 10 GX fitaovana—mampiasa ny GPIO Intel FPGA IP core.
  •  Fitaovana Intel MAX 10—ampiasao ny GPIO Lite Intel FPGA IP core.
  •  Ny fitaovana hafa tohana rehetra—ampiasao ny ALTIOBUF IP core.

Azonao atao ny misintona ny design example avy amin'ny rohy amin'ny fampahalalana mifandraika. Ho an'ny ohatra buffer BLVDS I/O, Intel dia manoro ireto zavatra manaraka ireto:

  •  Ampiharo ny fototry ny IP GPIO amin'ny fomba bidirectional miaraka amin'ny fomba tsy mitovy.
  •  Omeo ny fenitry ny I/O amin'ireo tsimatra roa tondro:
  •  BLVDS—Intel Cyclone 10 LP, Cyclone IV, Cyclone III, ary Intel MAX 10 fitaovana.
  •  Differential SSTL-2 Class I na Class II—Fitaovana Stratix V, Stratix IV, Stratix III, Arria V, Arria II, ary Cyclone V.
  • Differential SSTL-18 Class I na Class II—Intel Stratix 10, Intel Arria 10, ary Intel Cyclone 10 GX fitaovana.

Fampidirana na Output Buffers Operation mandritra ny asa fanoratana sy famakiana

Hetsika fanoratana (BLVDS I/O Buffer) Famakiana asa (Buffer Input Differential)
  • Mandraisa stream data serial avy amin'ny fototry ny FPGA amin'ny alàlan'ny seranana fampidirana doutp
  •  Mamorona dika mivadika amin'ny angona
  • Alefaso ny angona amin'ny alàlan'ny buffer fivoahana tokana mifamatotra amin'ny tsimatra roa tonta p sy n
  • Raiso ny angona avy amin'ny fiara fitateram-bahoaka amin'ny alalan'ny p sy n bidirectional pins
  • Mandefa ny angon-drakitra serial mankany amin'ny fototry ny FPGA amin'ny alàlan'ny seranan-tsambo din
  • Ny seranana oe dia mandray ny famantarana oe avy amin'ny ivon'ny fitaovana mba ahafahany na manafoana ireo buffer mivoaka tokana.
  •  Ataovy ambany ny mari-pamantarana oe mba hanamafisana ny fampandehanana ny vokatra mandritra ny famakiana.
  •  Ny asan'ny vavahady AND dia ny hampitsahatra ny famantarana alefa tsy hiverina any amin'ny fototry ny fitaovana. Mandeha foana ny buffer fampidirana différence.

Fampahafantarana mifandraika

  •  I/O Buffer (ALTIOBUF) IP Core User Guide
  •  GPIO IP Core User Guide
  •  Torolàlana fampiharana Intel MAX 10 I/O
  • Fampidirana ny Intel FPGA IP Cores
  • Design Exampho an'ny AN522

Manome ny Intel Quartus Prime design examples ampiasaina amin'ity naoty fampiharana ity.
Design ExampTorolàlana ho an'ny fitaovana Intel Stratix 10
Ireo dingana ireo dia azo ampiharina amin'ny fitaovana Intel Stratix 10 ihany. Ataovy azo antoka fa mampiasa ny GPIO Intel FPGA IP core ianao.

  1. Mamorona core GPIO Intel FPGA IP izay afaka manohana buffer fampidirana sy fivoahana roa tonta:
    • a. Ampidiro ny core GPIO Intel FPGA IP.
    • b. Ao amin'ny Data Direction, mifidiana Bidir.
    • c. Ao amin'ny Data Wide, midira 1.
    • d. Alefaso ny Use differential buffer.
    • e. Ao amin'ny fomba fisoratana anarana, mifidiana tsy misy.
  2. Ampifandraiso ny modules sy ny seranan-tsambo fidirana sy fivoahana araka ny aseho amin'ity sary manaraka ity:
    Fampidirana sy seranan-tsambo Output Exampho an'ny Intel Stratix 10 Devicesintel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 07
  3. Ao amin'ny Tonian'ny Assignment, manendre ny fenitra I/O mifandraika amin'izany araka ny asehon'ity sary manaraka ity. Azonao atao ihany koa ny mametraka ny tanjaka ankehitriny sy ny safidin'ny taham-pahafatesana. Raha tsy izany, ny lozisialy Intel Quartus Prime dia mandray ny fikandrana default.
    BLVDS I/O Assignment ao amin'ny Intel Quartus Prime Assignment Editor ho an'ny fitaovana Intel Stratix 10intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 08
  4. Manangona sy manao simulation miasa miaraka amin'ny rindrambaiko ModelSim* - Intel FPGA Edition.

Fampahafantarana mifandraika

  • ModelSim - Fanohanana rindrambaiko Intel FPGA Edition
    Manome fampahalalana bebe kokoa momba ny rindrambaiko ModelSim - Intel FPGA Edition ary misy rohy isan-karazany amin'ny lohahevitra toy ny fametrahana, fampiasana ary famahana olana.
  • Fenitra I/O ho an'ny Interface BLVDS amin'ny fitaovana Intel FPGA amin'ny pejy 7
    Tanisao ny tsipika sy ny fenitra I/O azonao apetraka amin'ny tanana amin'ny fitaovana Intel FPGA tohanana ho an'ny fampiharana BLVDS.
  • Design Exampho an'ny AN522
    Manome ny Intel Quartus Prime design examples ampiasaina amin'ity naoty fampiharana ity.

Design ExampTorolàlana ho an'ny fitaovana Intel Arria 10
Ireo dingana ireo dia azo ampiharina amin'ny fitaovana Intel Arria 10 mampiasa Intel Quartus Prime Standard Edition ihany. Ataovy azo antoka fa mampiasa ny GPIO Intel FPGA IP core ianao.

  1. Sokafy ny StratixV_blvds.qar file hanafatra ny Stratix V design exampao amin'ny rindrambaiko Intel Quartus Prime Standard Edition.
  2. Migrate ny endrika exampNy fampiasana ny GPIO Intel FPGA IP core:
    • a. Ao amin'ny menio, mifidiana Project ➤ Upgrade IP Components.
    • b. Tsindrio indroa ny sampana “ALIOBUF”.
      Ny varavarankely MegaWizard Plug-In Manager ho an'ny ALTIOBUF IP core dia miseho.
    • c. Vonoy ny tetikasa Match/default.
    • d. Ao amin'ny fianakavian'ny fitaovana voafantina ankehitriny, safidio ny Arria 10.
    • e. Kitiho ny Finish ary tsindrio indray ny Finish.
    • f. Ao amin'ny boaty fifanakalozan-kevitra izay miseho, tsindrio OK.
      Ny rindrambaiko Intel Quartus Prime Pro Edition dia manatanteraka ny fizotry ny fifindra-monina ary avy eo dia mampiseho ny tonian-dahatsoratra GPIO IP.
  3. Ampifanaraho ny fototra IP GPIO Intel FPGA mba hanohanana buffer fampidirana sy fivoahana roa tonta:
    • a. Ao amin'ny Data Direction, mifidiana Bidir.
    • b. Ao amin'ny Data Wide, midira 1.
    • c. Alefaso ny Use differential buffer.
    • d. Kitiho ny Finish ary mamorona ny IP core.
  4. Ampifandraiso ny modules sy ny seranan-tsambo fidirana sy fivoahana araka ny aseho amin'ity sary manaraka ity:
    Fampidirana sy seranan-tsambo Output Exampho an'ny Intel Arria 10 Devicesintel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 09
  5. Ao amin'ny Tonian-dahatsoratra Assignment, manendre ny fenitra I/O mifandraika amin'izany araka ny asehon'ity sary manaraka ity. Azonao atao ihany koa ny mametraka ny tanjaka ankehitriny sy ny safidin'ny taham-pahafatesana. Raha tsy izany, ny lozisialy Intel Quartus Prime Standard Edition dia mandray ny firafitry ny default ho an'ny fitaovana Intel Arria 10-Differential SSTL-18 Class I na Class II I/O standard.
    BLVDS I/O Assignment ao amin'ny Intel Quartus Prime Assignment Editor ho an'ny fitaovana Intel Arria 10intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 10Fanamarihana:
     Ho an'ny fitaovana Intel Arria 10, azonao atao ny manendry ny toeran'ny p sy ny pin ho an'ny pin LVDS miaraka amin'ny Editor Assignment.
  6. Manangona sy manao simulation miasa miaraka amin'ny rindrambaiko ModelSim - Intel FPGA Edition.

Fampahafantarana mifandraika

  • ModelSim - Fanohanana rindrambaiko Intel FPGA Edition
    Manome fampahalalana bebe kokoa momba ny rindrambaiko ModelSim - Intel FPGA Edition ary misy rohy isan-karazany amin'ny lohahevitra toy ny fametrahana, fampiasana ary famahana olana.
  • Fenitra I/O ho an'ny Interface BLVDS amin'ny fitaovana Intel FPGA amin'ny pejy 7
    Tanisao ny tsipika sy ny fenitra I/O azonao apetraka amin'ny tanana amin'ny fitaovana Intel FPGA tohanana ho an'ny fampiharana BLVDS.
  • Design Exampho an'ny AN522
    Manome ny Intel Quartus Prime design examples ampiasaina amin'ity naoty fampiharana ity.

Design ExampTorolàlana ho an'ny fitaovana Intel MAX 10
Ireo dingana ireo dia azo ampiharina amin'ny fitaovana Intel MAX 10 ihany. Ataovy azo antoka fa mampiasa ny GPIO Lite Intel FPGA IP core ianao.

  1. Mamorona core GPIO Lite Intel FPGA IP izay afaka manohana buffer fampidirana sy fivoahana roa tonta:
    • a. Ampidiro ny core GPIO Lite Intel FPGA IP.
    • b. Ao amin'ny Data Direction, mifidiana Bidir.
    • c. Ao amin'ny Data Wide, midira 1.
    • d. Alefaso ny fampiasana buffer pseudo differential.
    • e. Ao amin'ny fomba fisoratana anarana, mifidiana Bypass.
  2. Ampifandraiso ny modules sy ny seranan-tsambo fidirana sy fivoahana araka ny aseho amin'ity sary manaraka ity:
     Fampidirana sy seranan-tsambo Output Exampho an'ny Intel MAX 10 Devicesintel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 11
  3. Ao amin'ny Tonian'ny Assignment, manendre ny fenitra I/O mifandraika amin'izany araka ny asehon'ity sary manaraka ity. Azonao atao ihany koa ny mametraka ny tanjaka ankehitriny sy ny safidin'ny taham-pahafatesana. Raha tsy izany, ny lozisialy Intel Quartus Prime dia mandray ny fikandrana default.
    BLVDS I/O Assignment ao amin'ny Intel Quartus Prime Assignment Editor ho an'ny fitaovana Intel MAX 10intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 12
  4. Manangona sy manao simulation miasa miaraka amin'ny rindrambaiko ModelSim - Intel FPGA Edition.

Fampahafantarana mifandraika

  • ModelSim - Fanohanana rindrambaiko Intel FPGA Edition
    Manome fampahalalana bebe kokoa momba ny rindrambaiko ModelSim - Intel FPGA Edition ary misy rohy isan-karazany amin'ny lohahevitra toy ny fametrahana, fampiasana ary famahana olana.
  • Fenitra I/O ho an'ny Interface BLVDS amin'ny fitaovana Intel FPGA amin'ny pejy 7
    Tanisao ny tsipika sy ny fenitra I/O azonao apetraka amin'ny tanana amin'ny fitaovana Intel FPGA tohanana ho an'ny fampiharana BLVDS.
  • Design Exampho an'ny AN522
    Manome ny Intel Quartus Prime design examples ampiasaina amin'ity naoty fampiharana ity.
Design ExampTorolàlana ho an'ny fitaovana tohanana rehetra afa-tsy Intel Arria 10, Intel Cyclone 10 GX, ary Intel MAX 10

Ireo dingana ireo dia azo ampiharina amin'ny fitaovana tohana rehetra afa-tsy Intel Arria 10, Intel Cyclone 10 GX, ary Intel MAX 10. Ataovy azo antoka fa mampiasa ny ALTIOBUF IP core ianao.

  1.  Mamorona ivon-toerana IP ALTIOBUF izay afaka manohana ny fidirana sy ny fivoahana roa tonta:
    • a. Ampidiro ny fototra ALTIOBUF IP.
    • b. Ampifanaraho ny maody ho toy ny buffer roa tondro.
    • c. Ao amin'ny Firy ny isan'ny buffer tokony hapetraka, midira 1.
    • d. Alefaso ny Mampiasà fomba fanavahana.
  2. Ampifandraiso ny modules sy ny seranan-tsambo fidirana sy fivoahana araka ny aseho amin'ity sary manaraka ity:
     Fampidirana sy seranan-tsambo Output Example ho an'ny fitaovana tohanana rehetra afa-tsy ny Intel Arria 10, Intel Cyclone 10 GX, ary ny fitaovana Intel MAX 10intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 13
  3. Ao amin'ny Tonian'ny Assignment, manendre ny fenitra I/O mifanaraka amin'ny aseho amin'ity sary manaraka ity araka ny fitaovanao. Azonao atao ihany koa ny mametraka ny tanjaka ankehitriny sy ny safidin'ny taham-pahafatesana. Raha tsy izany, ny lozisialy Intel Quartus Prime dia mandray ny fikandrana default.
    • Intel Cyclone 10 LP, Cyclone IV, Cyclone III, ary Cyclone III LS fitaovana—BLVDS I/O fenitra amin'ny tsipika p sy n bidirectional araka ny aseho amin'ity sary manaraka ity.
    • Fitaovana Stratix V, Stratix IV, Stratix III, Arria V, Arria II, ary Cyclone V—Fitsipika SSTL-2 Class I na Class II I/O Differential.
      BLVDS I/O Assignment ao amin'ny Intel Quartus Prime Assignment Editorintel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 14Fanamarihana: Azonao atao ny manendry amin'ny tanana ny toerana p sy n ho an'ny fitaovana tohana tsirairay miaraka amin'ny tonian-dahatsoratra. Ho an'ny fitaovana tohanana sy ny tsimatra azonao omena amin'ny tanana, jereo ny fampahalalana mifandraika.
  4. Manangona sy manao simulation miasa miaraka amin'ny rindrambaiko ModelSim - Intel FPGA Edition.

Example ny Functional Simulation Results
Rehefa nohamafisina ny famantarana oe, ny BLVDS dia ao anatin'ny fomba fiasa fanoratana. Rehefa nesorina ny famantarana oe, ny BLVDS dia ao anatin'ny fomba fiasa mamaky.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 15Fanamarihana:
Ho an'ny simulation amin'ny fampiasana Verilog HDL, azonao atao ny mampiasa ny blvds_tb.v testbench, izay tafiditra ao amin'ny ex design tsirairay avy.ample.
Fampahafantarana mifandraika

  • ModelSim - Fanohanana rindrambaiko Intel FPGA Edition
    Manome fampahalalana bebe kokoa momba ny rindrambaiko ModelSim - Intel FPGA Edition ary misy rohy isan-karazany amin'ny lohahevitra toy ny fametrahana, fampiasana ary famahana olana.
  • Fenitra I/O ho an'ny Interface BLVDS amin'ny fitaovana Intel FPGA amin'ny pejy 7
    Tanisao ny tsipika sy ny fenitra I/O azonao apetraka amin'ny tanana amin'ny fitaovana Intel FPGA tohanana ho an'ny fampiharana BLVDS.
  • Design Exampho an'ny AN522
    Manome ny Intel Quartus Prime design examples ampiasaina amin'ity naoty fampiharana ity.
Famakafakana ny zava-bita

Ny famakafakana ny fahombiazan'ny BLVDS multipoint dia mampiseho ny fiantraikan'ny fiatoan'ny fiara fitateram-bahoaka, ny entana, ny toetran'ny mpamily sy ny mpandray, ary ny toerana misy ny mpandray avy amin'ny mpamily amin'ny rafitra. Azonao atao ny mampiasa ny BLVDS design exampmba hamakafaka ny fahombiazan'ny fampiharana multipoint:

  •  Cyclone III BLVDS design example-ity endrika example dia azo ampiharina amin'ireo andiana fitaovana Stratix, Arria, ary Cyclone tohanana rehetra. Ho an'ny fianakaviana fitaovana Intel Arria 10 na Intel Cyclone 10 GX, mila mifindra monina ianaoample any amin'ny fianakaviamben'ny fitaovana tsirairay aloha vao azonao ampiasaina.
  • Intel MAX 10 BLVDS design example-ity endrika example dia azo ampiharina amin'ny fianakaviana fitaovana Intel MAX 10.
  • Intel Stratix 10 BLVDS design example-ity endrika exampdia azo ampiharina amin'ny fianakaviana fitaovana Intel Stratix 10.

Fanamarihana:
Ny famakafakana ny fahombiazan'ny BLVDS multipoint amin'ity fizarana ity dia mifototra amin'ny simulation modelin'ny Cyclone III BLVDS input/output buffer information specification (IBIS) ao amin'ny HyperLynx*.
Manoro hevitra ny Intel hampiasa ireto modely Intel IBIS ireto ianao amin'ny simulation:

  • Fitaovana Stratix III, Stratix IV, ary Stratix V—modely SSTL-2 IBIS miavaka amin'ny fitaovana
  • Fitaovana Intel Stratix 10, Intel Arria 10(2) ary Intel Cyclone 10 GX:
    •  Buffer Output—Modely SSTL-18 IBIS Differential
    • Buffer fampidirana—Modely IBIS LVDS

Fampahafantarana mifandraika

  • Intel FPGA IBIS Model page
    Manome fampidinana ny maodely fitaovana Intel FPGA.
  •  Design Exampho an'ny AN522
    Manome ny Intel Quartus Prime design examples ampiasaina amin'ity naoty fampiharana ity.
System Setup

 Multipoint BLVDS miaraka amin'ny Cyclone III BLVDS Transceivers
Ity tarehimarika ity dia mampiseho ny skema amin'ny topologie multipoint misy transceiver Cyclone III BLVDS folo (antsoina hoe U1 hatramin'ny U10).intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 16Ny zotra fifindran'ny bisy dia heverina fa manana ireto toetra manaraka ireto:

  •  Tsipika iray
  •  Impedance toetran'ny 50 Ω
  • capacitance toetra ny 3.6 pF isaky ny santimetatra
  •  Ny halavan'ny 10 santimetatra
  • Ny maodely Intel Arria 10 IBIS dia mialoha ary tsy hita amin'ny maodely Intel IBIS web pejy. Raha mila ireto maodely Intel Arria 10 IBIS ireto ianao dia mifandraisa amin'ny Intel.
  • Impedance toetra mampiavaka ny fiara fitateram-bahoaka manodidina ny 100 Ω
  •  Ny elanelana eo anelanelan'ny transceiver tsirairay dia 1 inch
  • Ny fiara fitateram-bahoaka dia tapaka amin'ny tendrony roa miaraka amin'ny fanoherana RT
Ao amin'ny exampAraka ny asehon'ny sary teo aloha, ny resistors mitongilana tsy mahomby amin'ny 130 kΩ sy 100 kΩ dia misintona ny fiara fitateram-bahoaka mankany amin'ny fanjakana fantatra rehefa voatonona, nesorina, na nesorina ny mpamily rehetra. Mba hisorohana ny enta-mavesatra be loatra amin'ny mpamily sy ny fikorontanan'ny onjam-peo, ny halehiben'ny fanoherana tsy azo antoka dia tsy maintsy iray na roa ambony noho ny RT. Mba hisorohana ny fifindran'ny fomba mahazatra lehibe tsy hitranga eo amin'ny toetry ny fiara fitateram-bahoaka mavitrika sy tri-state dia tsy maintsy manakaiky ny vol offsettage an'ny mpamily (+1.25 V). Azonao atao ny mampiakatra ny fiara fitateram-bahoaka miaraka amin'ny famatsiana herinaratra mahazatra (VCC).
Ny Cyclone III, Cyclone IV, ary Intel Cyclone 10 LP BLVDS transceiver dia heverina fa manana ireto toetra manaraka ireto:
  • Ny tanjaky ny fiara mahazatra dia 12 mA
  • Fikirana ny tahan'ny famonoana miadana amin'ny alàlan'ny default
  • Pin capacitance ny transceiver tsirairay ny 6 pF
  •  Stub amin'ny transceiver BLVDS tsirairay dia microstrip 1-inch amin'ny impedance mampiavaka ny 50 Ω ary capacitance mampiavaka ny 3 pF isaky ny santimetatra
  •  Ny fahafahan'ny fifandraisana (connector, pad, ary amin'ny PCB) ny transceiver tsirairay amin'ny bus dia heverina ho 2 pF
  • Ny totalin'ny capacitance isaky ny entana dia manodidina ny 11 pF

Ho an'ny elanelan'ny entana 1 santimetatra, ny capacitance zaraina dia mitovy amin'ny 11 pF isaky ny santimetatra. Mba hampihenana ny fisaintsainana ateraky ny stubs, ary koa ny fanalefahana ny famantarana mivoaka
Ny mpamily, impedance mifanandrify amin'ny 50 Ω resistor RS dia apetraka amin'ny fivoahan'ny transceiver tsirairay.

Fijanonan'ny fiara fitateram-bahoaka
Ny impedance mahomby amin'ny fiara fitateram-bahoaka feno entana dia 52 Ω raha soloinao ny capacitance toetran'ny fiara fitateram-bahoaka sy ny capacitance zaraina isaky ny halavan'ny setup amin'ny equation différence mahomby. Ho an'ny fahamendrehana famantarana tsara indrindra dia tsy maintsy mifanandrify amin'ny 52 Ω ny RT. Ireto tarehimarika manaraka ireto dia mampiseho ny fiantraikan'ny fifanandrinana, ambany, ary mihoa-pampana eo amin'ny onjam-pandrefesana (VID) amin'ny tsimatra fampidirana mpandray. Ny tahan'ny data dia 100 Mbps. Ao amin'ireo tarehimarika ireo, ny tsy fahampian'ny fampitsaharana (RT = 25 Ω) dia miteraka fisaintsainana sy fampihenana be ny sisin'ny tabataba. Amin'ny toe-javatra sasany, eo ambanin'ny famaranana dia manitsakitsaka ny fetran'ny mpandray (VTH = ± 100 mV). Rehefa novaina ho 50 Ω ny RT, dia misy sisin'ny tabataba be momba ny VTH ary tsy azo tsinontsinoavina ny fisaintsainana.

Vokatry ny fiatoana fiara fitateram-bahoaka (Sauveur U1, Receiver U2)
Amin'ity tarehimarika ity, ny U1 no mpandefa ary ny U2 ​​mankany U10 no mpandray.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 17

Vokatry ny fiatoana fiara fitateram-bahoaka (Sauveur U1, Receiver U10)
Amin'ity tarehimarika ity, ny U1 no mpandefa ary ny U2 ​​mankany U10 no mpandray.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 18

Vokatry ny fiatoana fiara fitateram-bahoaka (Sauveur U5, Receiver U6)
Amin'ity tarehimarika ity dia U5 no mpandefa ary ny ambiny dia mpandray.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 19

Vokatry ny fiatoana fiara fitateram-bahoaka (Sauveur U5, Receiver U10)
Amin'ity tarehimarika ity dia U5 no mpandefa ary ny ambiny dia mpandray.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 20Misy fiantraikany amin'ny kalitaon'ny famantarana voaray koa ny toeran'ny mpamily sy ny mpandray ao anaty fiara fitateram-bahoaka. Ny mpandray akaiky indrindra amin'ny mpamily dia mahatsapa ny fiantraikany ratsy indrindra amin'ny zotra fampitana satria amin'ity toerana ity, ny tahan'ny sisiny no haingana indrindra. Miharatsy izany rehefa eo afovoan'ny fiara fitateram-bahoaka no misy ny mpamily.
Ho an'ny example, ampitahao ny sary 16 eo amin'ny pejy 20 sy ny sary 18 eo amin'ny pejy 21. Ny VID amin'ny mpandray U6 (mpamily amin'ny U5) dia mampiseho faneno lehibe kokoa noho ny an'ny mpandray U2 (mpamily amin'ny U1). Amin'ny lafiny iray, mihena ny tahan'ny sisiny rehefa lavitry ny mpamily ny resevera. Ny fotoana fisondrotana lehibe indrindra voarakitra dia 1.14 ns miaraka amin'ny mpamily eo amin'ny tendrony iray amin'ny fiara fitateram-bahoaka (U1) ary ny mpandray amin'ny farany (U10).

Stub Length
Ny halavan'ny stub lava kokoa dia tsy vitan'ny hoe mampitombo ny fotoana sidina avy amin'ny mpamily mankany amin'ny mpandray, fa miteraka capacitance entana lehibe kokoa, izay miteraka fisaintsainana lehibe kokoa.

Vokatry ny fitomboan'ny halavan'ny Stub (Sauveur U1, Receiver U10)
Ity tarehimarika ity dia mampitaha ny VID amin'ny U10 rehefa ampitomboina avy amin'ny iray santimetatra ho roa santimetatra ny halavan'ny stub ary eo amin'ny U1 ny mpamily.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 21

Famaranana Stub
Tsy maintsy ampifandraisina amin'ny impedance mampiavaka ny stub ianao. Mampihena be ny voka-dratsin'ny tsipika fifindran'ny fifindran'ny tsipika lava sy ny taham-pidirana haingana ny fametrahana resistor famaranana andiany RS amin'ny fivoahan'ny mpamily. Ankoatra izany, RS azo ovaina mba attenuate ny VID mifanaraka amin'ny famaritana ny mpandray.

Vokatry ny fampitsaharana Stub (Sauveur U1, Receiver U2 sy U10)
Ity tarehimarika ity dia mampitaha ny VID amin'ny U2 ​​sy U10 rehefa mandefa U1.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 22

Ny tahan'ny famonoana mpamily
Ny tahan'ny famonoana haingana dia manampy amin'ny fanatsarana ny fotoana fiakarana, indrindra amin'ny resevera lavitra indrindra amin'ny mpamily. Na izany aza, ny taham-pahafatesana haingana kokoa dia mampitombo ny peratra noho ny fisaintsainana.

Ny fiantraikan'ny tahan'ny Driver Edge (Driver in U1, Receiver in U2 and U10)
Ity tarehimarika ity dia mampiseho ny fiantraikan'ny taham-pahafatesan'ny mpamily. Ny fampitahana dia atao eo amin'ny taham-pamonoana miadana sy haingana miaraka amin'ny tanjaky ny fiara 12 mA. Ao amin'ny U1 ny mpamily ary ny onjam-pandrefesana samihafa ao amin'ny U2 ​​sy U10 dia dinihana.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 23

Fahombiazan'ny rafitra ankapobeny

Ny tahan'ny angon-drakitra ambony indrindra tohanan'ny BLVDS multipoint dia voafaritra amin'ny fijerena ny kisary mason'ny mpandray lavitra indrindra amin'ny mpamily. Amin'ity toerana ity, ny fambara ampitaina dia manana ny taha miadana indrindra ary misy fiantraikany amin'ny fisokafan'ny maso. Na dia miankina amin'ny fampiharana aza ny kalitaon'ny mari-pamantarana voaray sy ny tanjon'ny sisin'ny tabataba, ny malalaka kokoa ny fisokafan'ny maso no tsara kokoa. Na izany aza, tsy maintsy jerenao koa ny resevera akaiky indrindra amin'ny mpamily, satria miharatsy ny fiantraikan'ny zotra fampitana raha toa ka manakaiky kokoa ny mpamily ilay resevera.
Sary 23. Diagrama maso amin'ny 400 Mbps (Driver in U1, Receiver in U2 and U10)
Ity tarehimarika ity dia mampiseho ny kisarisary maso amin'ny U2 ​​(curve mena) sy U10 (curve manga) ho an'ny tahan'ny data amin'ny 400 Mbps. Jitter kisendrasendra amin'ny elanelan'ny tarika 1% no heverina ao amin'ny simulation. Ny mpamily dia eo amin'ny U1 miaraka amin'ny tanjaky ny tanjaky ny ankehitriny sy ny firafitry ny tahan'ny famonoana. Ny fiara fitateram-bahoaka dia feno RT = 50 Ω. Ny fisokafan'ny maso kely indrindra dia eo amin'ny U10, izay lavitra indrindra amin'ny U1. Ny haavon'ny maso samp0.5 mV ary 692 mV ho an'ny U543 ​​sy U2 no mitarika amin'ny elanelana 10. Misy sisin'ny tabataba be momba ny VTH = ± 100 mV ho an'ireo tranga roa ireo.intel AN 522 Mampihatra ny fifandraisan'ny bus LVDS amin'ny fianakaviana fitaovana FPGA tohanana 24

Tantaran'ny fanavaozana antontan-taratasy ho an'ny AN 522: Fampiharana ny Fifandraisan'ny Bus LVDS amin'ny fianakaviana fitaovana Intel FPGA tohanana

tahirin-kevitra Malagasy Bible FIOVANA
2018.07.31
  • Nesorin'ny fitaovana Intel Cyclone 10 GX tamin'ny endrika talohaample guidelines. Na dia manohana ny BLVDS aza ny fitaovana Intel Cyclone 10 GX, ny endrika exampTsy mahazaka fitaovana Intel Cyclone 10 GX ny ato amin'ity naoty fampiharana ity.
  • Nahitsy ny famolavolana examples guideline ho an'ny fitaovana Intel Arria 10 mba hamaritana fa ny endrika exampNy dingana dia tohanan'ny Intel Quartus Prime Standard Edition fa tsy Intel Quartus Prime Pro Edition.
2018.06.15
  • Fanohanana fanampiny ho an'ny fitaovana Intel Stratix 10.
  • Rohy vaovao mifandraika nohavaozina.
  •  Intel FPGA GPIO IP nohavaozina ho GPIO Intel FPGA IP.
Daty Malagasy Bible FIOVANA
Novambra 2017 2017.11.06
  • Fanohanana fanampiny ho an'ny fitaovana Intel Cyclone 10 LP.
  • Rohy vaovao mifandraika nohavaozina.
  • Nohavaozina anarana mahazatra I/O hanarahana ny fampiasana mahazatra.
  • Naverina anarana ho Intel, ao anatin'izany ny anaran'ny fitaovana, ny IP cores ary ny fitaovana rindrambaiko, raha azo atao.
Mey 2016 2016.05.02
  • Fanampiana fanampiny sy famolavolana example ho an'ny fitaovana Intel MAX 10.
  • Namboarina fizarana maromaro mba hanatsarana ny fahazavana.
  • Ohatra niova ny Quartus II ny Quartus Prime.
Jona 2015 2015.06.09
  • Nohavaozina ny endrika example files.
  • Nohavaozina ny endrika example guidelines:
  •  Namindra ny dingana ho an'ny fitaovana Arria 10 ho lohahevitra vaovao.
  •  Nanampy dingana hamindra ny endrika exampNy fampiasana Altera GPIO IP core ho an'ny fitaovana Arria 10.
  • Nohavaozina ny endrika example dingana mifanaraka amin'ny famolavolana nohavaozina examples.
  • Nohavaozina ny rohy rehetra ho nohavaozina webtoerana toerana sy web- antontan-taratasy mifototra (raha misy).
Aogositra 2014 2014.08.18
  •  Naoty fampiharana nohavaozina hanampiana ny fanohanana fitaovana Arria 10.
  • Namboarina sy namerina nanoratra fizarana maromaro mba hanazavana sy fanavaozana ny fomba.
  • Modely nohavaozina.
Jona 2012 2.2
  •  Nohavaozina mba hampidirana fitaovana Arria II, Arria V, Cyclone V, ary Stratix V.
  • Nohavaozina ny tabilao 1 sy ny tabilao 2.
Aprily 2010 2.1 Nohavaozina ny endrika example rohy ao amin'ny "Design Example" fizarana.
Novambra 2009 2.0
  • Tafiditra ao anatin'ity fanamarihana fampiharana ity ny fianakaviana fitaovana Arria II GX, Cyclone III, ary Cyclone IV.
  • Nohavaozina ny tabilao 1, tabilao 2, ary tabilao 3.
  • Fanavaozana ny sary 5, sary 6, sary 8 hatramin'ny sary 11.
  • Nohavaozina ny endrika example files.
Novambra 2008 1.1
  • Nohavaozina tamin'ny môdely vaovao
  •  Nohavaozina ny fizarana "BLVDS Technology in Altera Devices".
  •  Nohavaozina ny toko "Fanjifana herinaratra an'ny BLVDS".
  •  Nohavaozina ny "Design Example” toko
  • Nosoloina ny sary 4 eo amin’ny pejy faha-7
  •  Nohavaozina ny "Design Example Tari-dalana” toko
  • Nohavaozina ny fizarana "Fandinihana ny fampisehoana".
  • Nohavaozina ny toko "Fampitsaharana bus".
  • Nohavaozina ny toko "Famintinana".
Jolay 2008 1.0 Famoahana voalohany.

Documents / Loharano

intel AN 522 Mampihatra ny Interface Bus LVDS amin'ny Fianakaviana Fitaovana FPGA [pdf] Torolàlana ho an'ny mpampiasa
AN 522 Mampihatra Fifandraisana LVDS Bus amin'ny Fianakaviana Fitaovana FPGA Tohanana, AN 522, Mampihatra Interface LVDS Bus amin'ny Fianakaviana Fitaovana FPGA Tohanana, Fifandraisana amin'ny Fianakaviana Fitaovana FPGA Tohanana, Fianakaviana Fitaovana FPGA

References

Lahatsoratra mifandraika

Mametraha hevitra

Tsy havoaka ny adiresy mailakao. Voamarika ireo saha ilaina *