intel AN 522 Bus LVDS ინტერფეისის დანერგვა მხარდაჭერილ FPGA მოწყობილობების ოჯახებში

ავტობუსი LVDS (BLVDS) აფართოებს LVDS წერტილიდან წერტილამდე კომუნიკაციის შესაძლებლობას მრავალპუნქტიან კონფიგურაციამდე. Multipoint BLVDS გვთავაზობს ეფექტურ გადაწყვეტას მრავალწერტილიანი ზურგის აპლიკაციებისთვის.

BLVDS დანერგვის მხარდაჭერა Intel FPGA მოწყობილობებში

თქვენ შეგიძლიათ დანერგოთ BLVDS ინტერფეისები Intel მოწყობილობებში ჩამოთვლილი I/O სტანდარტების გამოყენებით.

შენიშვნა:
ამ მოწყობილობებში პროგრამირებადი დისკის სიძლიერე და დარტყმის სიჩქარის მახასიათებლები საშუალებას გაძლევთ დააკონფიგურიროთ თქვენი მრავალპუნქტიანი სისტემა მაქსიმალური მუშაობისთვის. მხარდაჭერილი მონაცემთა მაქსიმალური სიჩქარის დასადგენად, შეასრულეთ სიმულაცია ან გაზომვა თქვენი კონკრეტული სისტემის დაყენებისა და აპლიკაციის საფუძველზე.
BLVDS დასრულდაview მე-4 გვერდზე
BLVDS ტექნოლოგია Intel-ის მოწყობილობებში მე-6 გვერდზე
BLVDS ენერგიის მოხმარება მე-9 გვერდზე
BLVDS Design Exampლე 10 გვერდზე
შესრულების ანალიზი მე-17 გვერდზე
დოკუმენტის შესწორების ისტორია AN 522-ისთვის: ავტობუსის LVDS ინტერფეისის დანერგვა მხარდაჭერილ Intel FPGA მოწყობილობების ოჯახებში 25 გვერდზე
დაკავშირებული ინფორმაცია
I/O სტანდარტები BLVDS ინტერფეისისთვის Intel FPGA მოწყობილობებში მე-7 გვერდზე

BLVDS დასრულდაview

ტიპიური მრავალწერტიანი BLVDS სისტემა შედგება რამდენიმე გადამცემისა და მიმღების წყვილებისგან (გადამცემები), რომლებიც დაკავშირებულია ავტობუსთან.
მრავალპუნქტიანი BLVDSწინა ფიგურაში მოცემული კონფიგურაცია უზრუნველყოფს ორმხრივ ნახევრად დუპლექს კომუნიკაციას, ხოლო ურთიერთდაკავშირების სიმკვრივის მინიმუმამდე შემცირებას. ნებისმიერ გადამცემს შეუძლია აიღოს გადამცემის როლი, ხოლო დანარჩენი გადამცემები მოქმედებენ როგორც მიმღები (მხოლოდ ერთი გადამცემი შეიძლება იყოს აქტიური ერთდროულად). ავტობუსების მოძრაობის კონტროლი, პროტოკოლის ან ტექნიკის გადაწყვეტის მეშვეობით, როგორც წესი, საჭიროა ავტობუსში მძღოლის კამათის თავიდან ასაცილებლად. მრავალპუნქტიანი BLVDS-ის მუშაობაზე დიდ გავლენას ახდენს ავტობუსზე ტევადი დატვირთვა და შეწყვეტა.
დიზაინის მოსაზრებები
კარგი მრავალპუნქტიანი დიზაინი უნდა ითვალისწინებდეს ავტობუსზე ტევადობის დატვირთვას და შეწყვეტას სიგნალის უკეთესი მთლიანობის მისაღებად. თქვენ შეგიძლიათ მინიმუმამდე დაიყვანოთ დატვირთვის ტევადობა გადამცემის არჩევით დაბალი პინის ტევადობით, კონექტორით დაბალი ტევადობით და შეინახეთ ნაკერის სიგრძე მოკლე. ერთ-ერთი მრავალპუნქტიანი BLVDS დიზაინის განხილვა არის სრულად დატვირთული ავტობუსის ეფექტური დიფერენციალური წინაღობა, რომელსაც ეწოდება ეფექტური წინაღობა და ავტობუსში გავრცელების შეფერხება. სხვა მრავალწერტილიანი BLVDS დიზაინის მოსაზრებები მოიცავს წარუმატებლობით მიკერძოებას, კონექტორის ტიპს და ამოღებას, PCB ავტობუსის კვალის განლაგებას და დრაივერის კიდეების სიჩქარის სპეციფიკაციებს.
ეფექტური წინაღობა
ეფექტური წინაღობა დამოკიდებულია ავტობუსის კვალის დამახასიათებელ წინაღობაზე Zo და ტევადურ დატვირთვაზე ავტობუსზე. კონექტორები, დანამატის ბარათზე ნაკერი, შეფუთვა და მიმღების შეყვანის ტევადობა ხელს უწყობს ტევადურ დატვირთვას, რაც ამცირებს ავტობუსის ეფექტურ წინაღობას.
განტოლება 1. ეფექტური დიფერენციალური წინაღობის განტოლება
გამოიყენეთ ეს განტოლება დატვირთული ავტობუსის (Zeff) ეფექტური დიფერენციალური წინაღობის მიახლოებისთვის.სად:

• Zdiff (Ω) ≈ 2 × Zo = ავტობუსის დიფერენციალური დამახასიათებელი წინაღობა
•  Co (pF/ინჩი) = დამახასიათებელი სიმძლავრე ავტობუსის სიგრძის ერთეულზე
• CL (pF) = თითოეული დატვირთვის ტევადობა
•  N = ავტობუსზე დატვირთვების რაოდენობა
•  H (ინჩი) = d × N = ავტობუსის მთლიანი სიგრძე
•  d (ინჩი) = ინტერვალი თითოეულ დანამატ ბარათს შორის
•  Cd (pF/inch) = CL/d = განაწილებული ტევადობა ერთეულზე სიგრძეზე ავტობუსზე

დატვირთვის ტევადობის მატება ან დანამატის ბარათებს შორის უფრო ახლოს მანძილი ამცირებს ეფექტურ წინაღობას. სისტემის მუშაობის ოპტიმიზაციისთვის მნიშვნელოვანია აირჩიოთ დაბალი ტევადობის გადამცემი და კონექტორი. შეინახეთ მიმღების თითოეული ნაკერის სიგრძე კონექტორსა და გადამცემის I/O პინს შორის რაც შეიძლება მოკლედ.
ნორმალიზებული ეფექტური წინაღობა Cd/Co-ს წინააღმდეგ
ეს ფიგურა გვიჩვენებს განაწილებული ტევადობის ეფექტს ნორმალიზებულ ეფექტურ წინაღობაზე.შეწყვეტა საჭიროა ავტობუსის თითოეულ ბოლოში, ხოლო მონაცემები მიედინება ორივე მიმართულებით. ავტობუსზე ასახვისა და ზარის შესამცირებლად, თქვენ უნდა შეესაბამებოდეს ტერმინალის რეზისტორს ეფექტურ წინაღობასთან. Cd/Co = 3 სისტემისთვის ეფექტური წინაღობა არის Zdiff-ის 0.5-ჯერ. ავტობუსში ორმაგი შეწყვეტის შემთხვევაში, მძღოლი ხედავს ზდიფის 0.25-ჯერ ეკვივალენტურ დატვირთვას; და ამით ამცირებს სიგნალების რხევას და დიფერენციალური ხმაურის ზღვარს მიმღების შეყვანებში (თუ გამოიყენება სტანდარტული LVDS დრაივერი). BLVDS დრაივერი აგვარებს ამ საკითხს დრაივერის დენის გაზრდით მსგავსი მოცულობის მისაღწევადtagრხევა მიმღების შეყვანებზე.
გამრავლების შეფერხება
გავრცელების შეფერხება (tPD = Zo × Co) არის დროის დაყოვნება გადამცემი ხაზის გავლით ერთეულ სიგრძეზე. ეს დამოკიდებულია დამახასიათებელ წინაღობაზე და მახასიათებლებზე
ავტობუსის ტევადობა.
ეფექტური გამრავლების შეფერხება
დატვირთული ავტობუსისთვის შეგიძლიათ გამოთვალოთ ეფექტური გავრცელების შეფერხება ამ განტოლებით. თქვენ შეგიძლიათ გამოთვალოთ სიგნალის გავრცელების დრო დრაივერი A-დან B მიმღებამდე, როგორც tPDEFF × ხაზის სიგრძე A-სა და მიმღებ B-ს შორის.

BLVDS ტექნოლოგია Intel-ის მოწყობილობებში

მხარდაჭერილ Intel მოწყობილობებში BLVDS ინტერფეისი მხარდაჭერილია ნებისმიერ სტრიქონში ან სვეტში I/ბანკებში, რომლებიც იკვებება VCCIO 1.8 V-ით (Intel Arria 10 და Intel Cyclone 10 GX მოწყობილობები) ან 2.5 V (სხვა მხარდაჭერილი მოწყობილობები). ამ I/O ბანკებში, ინტერფეისი მხარდაჭერილია დიფერენციალურ I/O ქინძისთავებზე, მაგრამ არა გამოყოფილი საათის შეყვანის ან საათის გამომავალი ქინძისთავებზე. თუმცა, Intel Arria 10 და Intel Cyclone 10 GX მოწყობილობებში, BLVDS ინტერფეისი მხარდაჭერილია გამოყოფილი საათის ქინძისთავებზე, რომლებიც გამოიყენება როგორც ზოგადი I/O.

•  BLVDS გადამცემი იყენებს ორ ერთჯერადი გამომავალი ბუფერს მეორე გამომავალი ბუფერით დაპროგრამებულია როგორც ინვერსიული.
•  BLVDS მიმღები იყენებს სპეციალურ LVDS შეყვანის ბუფერს.

BLVDS I/O ბუფერები მხარდაჭერილ მოწყობილობებშიგამოიყენეთ სხვადასხვა შეყვანის ან გამომავალი ბუფერები აპლიკაციის ტიპის მიხედვით:

• Multidrop აპლიკაცია - გამოიყენეთ შეყვანის ან გამომავალი ბუფერი იმისდა მიხედვით, მოწყობილობა განკუთვნილია დრაივერის ან მიმღების მუშაობისთვის.
• მრავალპუნქტიანი აპლიკაცია - გამომავალი ბუფერი და შეყვანის ბუფერი იზიარებს I/O პინებს. თქვენ გჭირდებათ გამომავალი ჩართვის (oe) სიგნალი LVDS გამომავალი ბუფერის სამ-მდგომარეობისთვის, როდესაც ის არ აგზავნის სიგნალებს.
•  არ ჩართოთ ჩიპზე სერიის შეწყვეტა (RS OCT) გამომავალი ბუფერისთვის.
• გამოიყენეთ გარე რეზისტორები გამომავალი ბუფერებში, რათა უზრუნველყოთ წინაღობის შესატყვისი დანამატის ბარათზე.
• არ ჩართოთ ჩიპზე დიფერენციალური შეწყვეტა (RD OCT) დიფერენციალური შეყვანის ბუფერისთვის, რადგან ავტობუსის შეწყვეტა ჩვეულებრივ ხორციელდება ავტობუსის ორივე ბოლოში გარე დასრულებული რეზისტორების გამოყენებით.

I/O სტანდარტები BLVDS ინტერფეისისთვის Intel FPGA მოწყობილობებში
თქვენ შეგიძლიათ განახორციელოთ BLVDS ინტერფეისი შესაბამისი I/O სტანდარტებისა და მხარდაჭერილი Intel მოწყობილობების სიძლიერის მიმდინარე მოთხოვნების გამოყენებით.
I/O სტანდარტი და მახასიათებლები BLVDS ინტერფეისის მხარდაჭერა მხარდაჭერილ Intel მოწყობილობებში

1.  DIFFIO_TX პინი არ უჭერს მხარს ნამდვილ LVDS დიფერენციალურ მიმღებებს.

დამატებითი ინფორმაციისთვის, იხილეთ მოწყობილობის შესაბამისი დოკუმენტაცია, როგორც მითითებულია შესაბამის ინფორმაციის განყოფილებაში:

• ქინძისთავის მინიჭების შესახებ ინფორმაციისთვის იხილეთ მოწყობილობის დამაგრება files.
• I/O სტანდარტების მახასიათებლებისთვის იხილეთ მოწყობილობის სახელმძღვანელო I/O თავი.
•  ელექტრული მახასიათებლებისთვის იხილეთ მოწყობილობის მონაცემთა ცხრილი ან DC და გადართვის მახასიათებლების დოკუმენტი.

დაკავშირებული ინფორმაცია

•  Intel Stratix 10 Pin-Out Files
•  Stratix V პინ-აუტი Files
• Stratix IV პინ-აუტი Files
•  Stratix III მოწყობილობის პინ-აუტ Files
•  Intel Arria 10 Device Pin-Out Files
•  Arria V მოწყობილობის დამაგრება Files
•  Arria II GX მოწყობილობის პინ-აუტ Files
• Intel Cyclone 10 GX Device Pin-Out Files
• Intel Cyclone 10 LP მოწყობილობის Pin-Out Files
• Cyclone V მოწყობილობის პინ-გამოცემა Files
•  ციკლონი IV მოწყობილობის პინ-აუტ Files
• ციკლონი III მოწყობილობის პინ-აუტ Files
• Intel MAX 10 Device Pin-Out Files
• Intel Stratix 10 ზოგადი დანიშნულების I/O მომხმარებლის სახელმძღვანელო
•  I/O ფუნქციები Stratix V მოწყობილობებში
•  I/O მახასიათებლები Stratix IV მოწყობილობაში
•  Stratix III მოწყობილობის I/O მახასიათებლები
• I/O ფუნქციები Stratix V მოწყობილობებში
•  I/O მახასიათებლები Stratix IV მოწყობილობაში
•  Stratix III მოწყობილობის I/O მახასიათებლები
•  I/O და მაღალი სიჩქარით I/O Intel Arria 10 მოწყობილობებში
•  I/O ფუნქციები Arria V მოწყობილობებში
• I/O ფუნქციები Arria II მოწყობილობებში
•  I/O და მაღალი სიჩქარით I/O Intel Cyclone 10 GX მოწყობილობებში
•  I/O და მაღალი სიჩქარით I/O Intel Cyclone 10 LP მოწყობილობებში
• I/O ფუნქციები Cyclone V მოწყობილობებში
• I/O ფუნქციები Cyclone IV მოწყობილობებში
•  I/O ფუნქციები Cyclone III მოწყობილობების ოჯახში
• Intel MAX 10 ზოგადი დანიშნულების I/O მომხმარებლის სახელმძღვანელო
•  Intel Stratix 10 მოწყობილობის მონაცემთა ცხრილი
• Stratix V მოწყობილობის მონაცემთა ცხრილი
•  DC და გადართვის მახასიათებლები Stratix IV მოწყობილობებისთვის
•  Stratix III მოწყობილობის მონაცემთა ცხრილი: DC და გადართვის მახასიათებლები
•  Intel Arria 10 მოწყობილობის მონაცემთა ცხრილი
•  Arria V მოწყობილობის მონაცემთა ცხრილი
• მოწყობილობის მონაცემთა ცხრილი Arria II მოწყობილობებისთვის
• Intel Cyclone 10 GX მოწყობილობის მონაცემთა ცხრილი
•  Intel Cyclone 10 LP მოწყობილობის მონაცემთა ცხრილი
•  Cyclone V მოწყობილობის მონაცემთა ცხრილი
•  Cyclone IV მოწყობილობის მონაცემთა ცხრილი
• Cyclone III მოწყობილობის მონაცემთა ცხრილი
• Intel MAX 10 მოწყობილობის მონაცემთა ცხრილი

BLVDS ენერგიის მოხმარება

• მოწყობილობაში თქვენი დიზაინის დანერგვამდე გამოიყენეთ Excel-ზე დაფუძნებული EPE იმ მხარდაჭერილი მოწყობილობისთვის, რომელსაც იყენებთ, რათა მიიღოთ BLVDS I/O ენერგიის მოხმარების სავარაუდო სიდიდე.
•  შეყვანისა და ორმხრივი ქინძისთავებისთვის, BLVDS შეყვანის ბუფერი ყოველთვის ჩართულია. BLVDS შეყვანის ბუფერი მოიხმარს ენერგიას, თუ ავტობუსზე არის გადართვის აქტივობა (მაგampსხვა გადამცემები აგზავნიან და იღებენ მონაცემებს, მაგრამ Cyclone III მოწყობილობა არ არის განკუთვნილი მიმღები).
•  თუ იყენებთ BLVDS-ს, როგორც შეყვანის ბუფერს მრავალწვეთოვანში ან ორმხრივ ბუფერად მრავალპუნქტიან აპლიკაციებში, Intel გირჩევთ შეიყვანოთ გადართვის სიჩქარე, რომელიც მოიცავს ავტობუსში არსებულ ყველა აქტივობას და არა მხოლოდ Intel მოწყობილობის BLVDS შეყვანის ბუფერისთვის განკუთვნილ აქტივობებს.

ExampBLVDS I/O მონაცემთა შეყვანა EPE-ში
ეს ფიგურა გვიჩვენებს BLVDS I/O ჩანაწერს Cyclone III EPE-ში. I/O სტანდარტების შესარჩევად Intel-ის სხვა მხარდაჭერილი მოწყობილობების EPE-ში, იხილეთ შესაბამისი ინფორმაცია.Intel გირჩევთ გამოიყენოთ Intel Quartus Prime Power Analyzer Tool, რათა ჩაატაროთ ზუსტი BLVDS I/O დენის ანალიზი თქვენი დიზაინის დასრულების შემდეგ. Power Analyzer Tool აფასებს სიმძლავრეს დიზაინის სპეციფიკაზე დაყრდნობით ადგილისა და მარშრუტის დასრულების შემდეგ. Power Analyzer Tool იყენებს მომხმარებლის მიერ შეყვანილი, სიმულაციური და სავარაუდო სიგნალის აქტივობების კომბინაციას, რომელიც დეტალურ მიკროსქემის მოდელებთან ერთად იძლევა ძალიან ზუსტ სიმძლავრის შეფასებას.
დაკავშირებული ინფორმაცია

• Power Analysis თავი, Intel Quartus Prime Pro Edition სახელმძღვანელო
  გთავაზობთ მეტ ინფორმაციას Intel Quartus Prime Pro Edition Power Analyzer ინსტრუმენტის შესახებ Intel Stratix 10, Intel Arria 10 და Intel Cyclone 10 GX მოწყობილობების ოჯახებისთვის.
• Power Analysis თავი, Intel Quartus Prime Standard Edition სახელმძღვანელო
  გთავაზობთ მეტ ინფორმაციას Intel Quartus Prime Standard Edition Power Analyzer ინსტრუმენტის შესახებ Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III და Intel. MAX 10 მოწყობილობების ოჯახი.
• ადრეული სიმძლავრის შემფასებელი (EPE) და დენის ანალიზატორის გვერდი
  გთავაზობთ მეტ ინფორმაციას EPE და Intel Quartus Prime Power Analyzer ინსტრუმენტის შესახებ.
• ავტობუსის LVDS ინტერფეისის დანერგვა მხარდაჭერილ Intel FPGA მოწყობილობების ოჯახებში მე-3 გვერდზე
  ჩამოთვლის I/O სტანდარტებს, რომლებიც უნდა აირჩიოთ EPE-ში BLVDS ენერგიის მოხმარების შესაფასებლად.

BLVDS Design Example
დიზაინი მაგample გაჩვენებთ, თუ როგორ უნდა გამოაქვეყნოთ BLVDS I/O ბუფერი მხარდაჭერილ მოწყობილობებში შესაბამისი ზოგადი დანიშნულების I/O (GPIO) IP ბირთვებით Intel Quartus Prime პროგრამულ უზრუნველყოფაში.

•  Intel Stratix 10, Intel Arria 10 და Intel Cyclone 10 GX მოწყობილობები — გამოიყენეთ GPIO Intel FPGA IP ბირთვი.
•  Intel MAX 10 მოწყობილობები — გამოიყენეთ GPIO Lite Intel FPGA IP ბირთვი.
•  ყველა სხვა მხარდაჭერილი მოწყობილობა — გამოიყენეთ ALTIOBUF IP ბირთვი.

შეგიძლიათ ჩამოტვირთოთ დიზაინი exampშესაბამისი ინფორმაციის ბმულიდან. BLVDS I/O ბუფერული ინსტანციისთვის Intel რეკომენდაციას უწევს შემდეგ ელემენტებს:

•  GPIO IP ბირთვის დანერგვა ორმხრივ რეჟიმში დიფერენციალური რეჟიმით ჩართული.
•  მიანიჭეთ I/O სტანდარტი ორმხრივ ქინძისთავებს:
•  BLVDS — Intel Cyclone 10 LP, Cyclone IV, Cyclone III და Intel MAX 10 მოწყობილობები.
•  დიფერენციალური SSTL-2 I ან II კლასის მოწყობილობები — Stratix V, Stratix IV, Stratix III, Arria V, Arria II და Cyclone V.
• დიფერენციალური SSTL-18 კლასი I ან კლასი II — Intel Stratix 10, Intel Arria 10 და Intel Cyclone 10 GX მოწყობილობები.

შეყვანის ან გამომავალი ბუფერების მოქმედება ჩაწერისა და წაკითხვის ოპერაციების დროს

• oe პორტი იღებს oe სიგნალს მოწყობილობის ბირთვიდან, რათა ჩართოს ან გამორთოს ერთჯერადი გამომავალი ბუფერები.
•  შეინახეთ oe სიგნალი დაბალი, რათა გამომავალი ბუფერები სამ-სახელმწიფო იყოს წაკითხვის ოპერაციის დროს.
•  AND კარიბჭის ფუნქციაა შეაჩეროს გადაცემული სიგნალი მოწყობილობის ბირთვში დაბრუნებაში. დიფერენციალური შეყვანის ბუფერი ყოველთვის ჩართულია.

დაკავშირებული ინფორმაცია

•  I/O Buffer (ALTIOBUF) IP Core მომხმარებლის სახელმძღვანელო
•  GPIO IP Core მომხმარებლის სახელმძღვანელო
•  Intel MAX 10 I/O დანერგვის სახელმძღვანელო
• Intel FPGA IP ბირთვების შესავალი
• დიზაინი მაგampფასი AN 522-ზე

გთავაზობთ Intel Quartus Prime-ის დიზაინს examples გამოიყენება ამ განაცხადის შენიშვნაში.
დიზაინი მაგampსახელმძღვანელო Intel Stratix 10 მოწყობილობებისთვის
ეს ნაბიჯები ვრცელდება მხოლოდ Intel Stratix 10 მოწყობილობებზე. დარწმუნდით, რომ იყენებთ GPIO Intel FPGA IP ბირთვს.

1. შექმენით GPIO Intel FPGA IP ბირთვი, რომელსაც შეუძლია ორმხრივი შეყვანის და გამომავალი ბუფერის მხარდაჭერა:
   • ა. დააინსტალირეთ GPIO Intel FPGA IP ბირთვი.
   • ბ. მონაცემთა მიმართულებაში აირჩიეთ Bidir.
   • გ. მონაცემთა სიგანეში შეიყვანეთ 1.
   • დ. ჩართეთ დიფერენციალური ბუფერის გამოყენება.
   • ე. რეგისტრაციის რეჟიმში აირჩიეთ არცერთი.
2. შეაერთეთ მოდულები და შეყვანის და გამომავალი პორტები, როგორც ნაჩვენებია შემდეგ ფიგურაში:
   შეყვანის და გამომავალი პორტების კავშირი მაგample Intel Stratix 10 მოწყობილობებისთვის
3. Assignment Editor-ში მიანიჭეთ შესაბამისი I/O სტანდარტი, როგორც ნაჩვენებია შემდეგ სურათზე. თქვენ ასევე შეგიძლიათ დააყენოთ მიმდინარე სიმტკიცის და დარტყმის სიჩქარის პარამეტრები. წინააღმდეგ შემთხვევაში, Intel Quartus Prime პროგრამული უზრუნველყოფა იღებს ნაგულისხმევ პარამეტრებს.
   BLVDS I/O დავალება Intel Quartus Prime Assignment რედაქტორში Intel Stratix 10 მოწყობილობებისთვის
4. შეადგინეთ და შეასრულეთ ფუნქციური სიმულაცია ModelSim* – Intel FPGA Edition პროგრამული უზრუნველყოფით.

დაკავშირებული ინფორმაცია

• ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფის მხარდაჭერა
  გთავაზობთ მეტ ინფორმაციას ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფის შესახებ და შეიცავს სხვადასხვა ბმულებს ისეთ თემებზე, როგორიცაა ინსტალაცია, გამოყენება და პრობლემების მოგვარება.
• I/O სტანდარტები BLVDS ინტერფეისისთვის Intel FPGA მოწყობილობებში მე-7 გვერდზე
  ჩამოთვლილია ქინძისთავები და I/O სტანდარტები, რომლებიც შეგიძლიათ ხელით მიაკუთვნოთ მხარდაჭერილ Intel FPGA მოწყობილობებს BLVDS აპლიკაციებისთვის.
• დიზაინი მაგampფასი AN 522-ზე
  გთავაზობთ Intel Quartus Prime-ის დიზაინს examples გამოიყენება ამ განაცხადის შენიშვნაში.

დიზაინი მაგampსახელმძღვანელო Intel Arria 10 მოწყობილობებისთვის
ეს ნაბიჯები ვრცელდება Intel Arria 10 მოწყობილობებზე, რომლებიც იყენებენ მხოლოდ Intel Quartus Prime Standard Edition-ს. დარწმუნდით, რომ იყენებთ GPIO Intel FPGA IP ბირთვს.

1. გახსენით StratixV_blvds.qar file Stratix V დიზაინის იმპორტი exampშედით Intel Quartus Prime Standard Edition პროგრამაში.
2. დიზაინის მიგრაცია ყოფილიampგამოიყენეთ GPIO Intel FPGA IP ბირთვი:
   • ა. მენიუში აირჩიეთ Project ➤ Upgrade IP Components.
   • ბ. ორჯერ დააწკაპუნეთ "ALIOBUF" ერთეულზე.
     ჩნდება MegaWizard Plug-In Manager ფანჯარა ALTIOBUF IP ბირთვისთვის.
   • გ. გამორთეთ Match პროექტი/ნაგულისხმევი.
   • დ. ამჟამად არჩეული მოწყობილობების ოჯახში აირჩიეთ Arria 10.
   • ე. დააწკაპუნეთ Finish და შემდეგ კვლავ დააწკაპუნეთ Finish.
   • ვ. დიალოგურ ფანჯარაში, რომელიც გამოჩნდება, დააწკაპუნეთ OK.
     Intel Quartus Prime Pro Edition პროგრამული უზრუნველყოფა ასრულებს მიგრაციის პროცესს და შემდეგ აჩვენებს GPIO IP პარამეტრის რედაქტორს.
3. დააკონფიგურირეთ GPIO Intel FPGA IP ბირთვი ორმხრივი შეყვანისა და გამომავალი ბუფერის მხარდასაჭერად:
   • ა. მონაცემთა მიმართულებაში აირჩიეთ Bidir.
   • ბ. მონაცემთა სიგანეში შეიყვანეთ 1.
   • გ. ჩართეთ დიფერენციალური ბუფერის გამოყენება.
   • დ. დააჭირეთ Finish და შექმენით IP ბირთვი.
4. შეაერთეთ მოდულები და შეყვანის და გამომავალი პორტები, როგორც ნაჩვენებია შემდეგ ფიგურაში:
   შეყვანის და გამომავალი პორტების კავშირი მაგample Intel Arria 10 მოწყობილობებისთვის
5. Assignment Editor-ში მიანიჭეთ შესაბამისი I/O სტანდარტი, როგორც ნაჩვენებია შემდეგ სურათზე. თქვენ ასევე შეგიძლიათ დააყენოთ მიმდინარე სიმტკიცის და დარტყმის სიჩქარის პარამეტრები. წინააღმდეგ შემთხვევაში, Intel Quartus Prime Standard Edition პროგრამული უზრუნველყოფა იღებს ნაგულისხმევ პარამეტრებს Intel Arria 10 მოწყობილობებისთვის - დიფერენციალური SSTL-18 კლასი I ან კლასი II I/O სტანდარტი.
   BLVDS I/O დავალება Intel Quartus Prime Assignment რედაქტორში Intel Arria 10 მოწყობილობებისთვისშენიშვნა:
   Intel Arria 10 მოწყობილობებისთვის, თქვენ შეგიძლიათ ხელით მიანიშნოთ როგორც p, ასევე n pin მდებარეობები LVDS ქინძისთავებისთვის Assignment Editor-ით.
6. შეადგინეთ და შეასრულეთ ფუნქციური სიმულაცია ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფით.

დაკავშირებული ინფორმაცია

• ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფის მხარდაჭერა
  გთავაზობთ მეტ ინფორმაციას ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფის შესახებ და შეიცავს სხვადასხვა ბმულებს ისეთ თემებზე, როგორიცაა ინსტალაცია, გამოყენება და პრობლემების მოგვარება.
• I/O სტანდარტები BLVDS ინტერფეისისთვის Intel FPGA მოწყობილობებში მე-7 გვერდზე
  ჩამოთვლილია ქინძისთავები და I/O სტანდარტები, რომლებიც შეგიძლიათ ხელით მიაკუთვნოთ მხარდაჭერილ Intel FPGA მოწყობილობებს BLVDS აპლიკაციებისთვის.
• დიზაინი მაგampფასი AN 522-ზე
  გთავაზობთ Intel Quartus Prime-ის დიზაინს examples გამოიყენება ამ განაცხადის შენიშვნაში.

დიზაინი მაგampსახელმძღვანელო Intel MAX 10 მოწყობილობებისთვის
ეს ნაბიჯები ვრცელდება მხოლოდ Intel MAX 10 მოწყობილობებზე. დარწმუნდით, რომ იყენებთ GPIO Lite Intel FPGA IP ბირთვს.

1. შექმენით GPIO Lite Intel FPGA IP ბირთვი, რომელსაც შეუძლია ორმხრივი შეყვანის და გამომავალი ბუფერის მხარდაჭერა:
   • ა. დააინსტალირეთ GPIO Lite Intel FPGA IP ბირთვი.
   • ბ. მონაცემთა მიმართულებაში აირჩიეთ Bidir.
   • გ. მონაცემთა სიგანეში შეიყვანეთ 1.
   • დ. ჩართეთ ფსევდო დიფერენციალური ბუფერის გამოყენება.
   • ე. რეგისტრაციის რეჟიმში აირჩიეთ გვერდის ავლით.
2. შეაერთეთ მოდულები და შეყვანის და გამომავალი პორტები, როგორც ნაჩვენებია შემდეგ ფიგურაში:
    შეყვანის და გამომავალი პორტების კავშირი მაგampIntel MAX 10 მოწყობილობებისთვის
3. Assignment Editor-ში მიანიჭეთ შესაბამისი I/O სტანდარტი, როგორც ნაჩვენებია შემდეგ სურათზე. თქვენ ასევე შეგიძლიათ დააყენოთ მიმდინარე სიმტკიცის და დარტყმის სიჩქარის პარამეტრები. წინააღმდეგ შემთხვევაში, Intel Quartus Prime პროგრამული უზრუნველყოფა იღებს ნაგულისხმევ პარამეტრებს.
   BLVDS I/O დავალება Intel Quartus Prime Assignment რედაქტორში Intel MAX 10 მოწყობილობებისთვის
4. შეადგინეთ და შეასრულეთ ფუნქციური სიმულაცია ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფით.

დაკავშირებული ინფორმაცია

• ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფის მხარდაჭერა
  გთავაზობთ მეტ ინფორმაციას ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფის შესახებ და შეიცავს სხვადასხვა ბმულებს ისეთ თემებზე, როგორიცაა ინსტალაცია, გამოყენება და პრობლემების მოგვარება.
• I/O სტანდარტები BLVDS ინტერფეისისთვის Intel FPGA მოწყობილობებში მე-7 გვერდზე
  ჩამოთვლილია ქინძისთავები და I/O სტანდარტები, რომლებიც შეგიძლიათ ხელით მიაკუთვნოთ მხარდაჭერილ Intel FPGA მოწყობილობებს BLVDS აპლიკაციებისთვის.
• დიზაინი მაგampფასი AN 522-ზე
  გთავაზობთ Intel Quartus Prime-ის დიზაინს examples გამოიყენება ამ განაცხადის შენიშვნაში.

დიზაინი მაგampსახელმძღვანელო ყველა მხარდაჭერილი მოწყობილობისთვის გარდა Intel Arria 10, Intel Cyclone 10 GX და Intel MAX 10

ეს ნაბიჯები გამოიყენება ყველა მხარდაჭერილ მოწყობილობაზე, გარდა Intel Arria 10, Intel Cyclone 10 GX და Intel MAX 10. დარწმუნდით, რომ იყენებთ ALTIOBUF IP ბირთვს.

1.  შექმენით ALTIOBUF IP ბირთვი, რომელსაც შეუძლია ორმხრივი შეყვანის და გამომავალი ბუფერის მხარდაჭერა:
   • ა. შექმენით ALTIOBUF IP ბირთვი.
   • ბ. მოდულის კონფიგურაცია როგორც ორმხრივი ბუფერი.
   • გ. რა არის დასაყენებელი ბუფერების რაოდენობა, შეიყვანეთ 1.
   • დ. ჩართეთ დიფერენციალური რეჟიმის გამოყენება.
2. შეაერთეთ მოდულები და შეყვანის და გამომავალი პორტები, როგორც ნაჩვენებია შემდეგ ფიგურაში:
    შეყვანის და გამომავალი პორტების კავშირი მაგample ყველა მხარდაჭერილი მოწყობილობის გარდა Intel Arria 10, Intel Cyclone 10 GX და Intel MAX 10 მოწყობილობები
3. Assignment Editor-ში მიანიჭეთ შესაბამისი I/O სტანდარტი, როგორც ეს ნაჩვენებია შემდეგ ფიგურაში თქვენი მოწყობილობის მიხედვით. თქვენ ასევე შეგიძლიათ დააყენოთ მიმდინარე სიმტკიცის და დარტყმის სიჩქარის პარამეტრები. წინააღმდეგ შემთხვევაში, Intel Quartus Prime პროგრამული უზრუნველყოფა იღებს ნაგულისხმევ პარამეტრებს.
   • Intel Cyclone 10 LP, Cyclone IV, Cyclone III და Cyclone III LS მოწყობილობები — BLVDS I/O სტანდარტი ორმხრივი p და n ქინძისთავებისთვის, როგორც ნაჩვენებია შემდეგ სურათზე.
   • Stratix V, Stratix IV, Stratix III, Arria V, Arria II და Cyclone V მოწყობილობები — დიფერენციალური SSTL-2 კლასი I ან კლასი II I/O სტანდარტი.
     BLVDS I/O დავალება Intel Quartus Prime Assignment რედაქტორშიშენიშვნა: თქვენ შეგიძლიათ ხელით მიანიჭოთ როგორც p, ასევე n pin მდებარეობები თითოეული მხარდაჭერილი მოწყობილობისთვის Assignment Editor-ით. მხარდაჭერილი მოწყობილობებისთვის და ქინძისთავებისთვის, რომლებიც შეგიძლიათ ხელით მიანიშნოთ, იხილეთ დაკავშირებული ინფორმაცია.
4. შეადგინეთ და შეასრულეთ ფუნქციური სიმულაცია ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფით.

Exampფუნქციური სიმულაციის შედეგების ლე
როდესაც დადასტურებულია oe სიგნალი, BLVDS არის ჩაწერის მუშაობის რეჟიმში. როდესაც oe სიგნალი გამორთულია, BLVDS არის წაკითხვის მუშაობის რეჟიმში.შენიშვნა:
Verilog HDL-ის გამოყენებით სიმულაციისთვის შეგიძლიათ გამოიყენოთ blvds_tb.v testbench, რომელიც შედის შესაბამის დიზაინში.ampლე.
დაკავშირებული ინფორმაცია

• ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფის მხარდაჭერა
  გთავაზობთ მეტ ინფორმაციას ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფის შესახებ და შეიცავს სხვადასხვა ბმულებს ისეთ თემებზე, როგორიცაა ინსტალაცია, გამოყენება და პრობლემების მოგვარება.
• I/O სტანდარტები BLVDS ინტერფეისისთვის Intel FPGA მოწყობილობებში მე-7 გვერდზე
  ჩამოთვლილია ქინძისთავები და I/O სტანდარტები, რომლებიც შეგიძლიათ ხელით მიაკუთვნოთ მხარდაჭერილ Intel FPGA მოწყობილობებს BLVDS აპლიკაციებისთვის.
• დიზაინი მაგampფასი AN 522-ზე
  გთავაზობთ Intel Quartus Prime-ის დიზაინს examples გამოიყენება ამ განაცხადის შენიშვნაში.

შესრულების ანალიზი

მრავალპუნქტიანი BLVDS შესრულების ანალიზი გვიჩვენებს ავტობუსის შეწყვეტის, დატვირთვის, მძღოლისა და მიმღების მახასიათებლების და მიმღების მდებარეობას სისტემაზე მძღოლისგან. თქვენ შეგიძლიათ გამოიყენოთ მოყვება BLVDS დიზაინი exampმრავალპუნქტიანი აპლიკაციის შესრულების გასაანალიზებლად:

•  Cyclone III BLVDS დიზაინი example-ეს დიზაინი ყოფილიample გამოიყენება ყველა მხარდაჭერილი Stratix, Arria და Cyclone მოწყობილობების სერიებზე. Intel Arria 10 ან Intel Cyclone 10 GX მოწყობილობების ოჯახისთვის, თქვენ უნდა გადაიტანოთ დიზაინი ყოფილიampსანამ შეძლებთ მის გამოყენებას, გადადით მოწყობილობის შესაბამის ოჯახზე.
• Intel MAX 10 BLVDS დიზაინი example-ეს დიზაინი ყოფილიample გამოიყენება Intel MAX 10 მოწყობილობების ოჯახზე.
• Intel Stratix 10 BLVDS დიზაინი example-ეს დიზაინი ყოფილიampეს ეხება Intel Stratix 10 მოწყობილობების ოჯახს.

შენიშვნა:
მრავალპუნქტიანი BLVDS-ის მუშაობის ანალიზი ამ განყოფილებაში ეფუძნება Cyclone III BLVDS შეყვანის/გამომავალი ბუფერის ინფორმაციის სპეციფიკაციის (IBIS) მოდელის სიმულაციას HyperLynx*-ში.
Intel გირჩევთ გამოიყენოთ Intel IBIS მოდელები სიმულაციისთვის:

• Stratix III, Stratix IV და Stratix V მოწყობილობები — მოწყობილობის სპეციფიკური დიფერენციალური SSTL-2 IBIS მოდელი
• Intel Stratix 10, Intel Arria 10(2) და Intel Cyclone 10 GX მოწყობილობები:
  •  გამომავალი ბუფერი-დიფერენციალური SSTL-18 IBIS მოდელი
  • შეყვანის ბუფერი-LVDS IBIS მოდელი

დაკავშირებული ინფორმაცია

• Intel FPGA IBIS მოდელის გვერდი
  უზრუნველყოფს Intel FPGA მოწყობილობის მოდელების ჩამოტვირთვებს.
•  დიზაინი მაგampფასი AN 522-ზე
  გთავაზობთ Intel Quartus Prime-ის დიზაინს examples გამოიყენება ამ განაცხადის შენიშვნაში.

სისტემის დაყენება

 მრავალპუნქტიანი BLVDS ციკლონ III BLVDS გადამცემებით
ეს ფიგურა გვიჩვენებს მრავალწერტილიანი ტოპოლოგიის სქემას ათი Cyclone III BLVDS გადამცემით (სახელად U1-დან U10-მდე).ავტობუსის გადამცემ ხაზს აქვს შემდეგი მახასიათებლები:

•  ზოლის ხაზი
•  დამახასიათებელი წინაღობა 50 Ω
• დამახასიათებელი ტევადობა 3.6 pF ინჩზე
•  სიგრძე 10 ინჩი
• Intel Arria 10 IBIS მოდელები წინასწარია და არ არის ხელმისაწვდომი Intel IBIS მოდელზე web გვერდი. თუ გჭირდებათ ეს წინასწარი Intel Arria 10 IBIS მოდელები, დაუკავშირდით Intel-ს.
• ავტობუსის დიფერენციალური დამახასიათებელი წინაღობა დაახლოებით 100 Ω
•  დაშორება თითოეულ გადამცემს შორის არის 1 ინჩი
• ავტობუსი წყდება ორივე ბოლოზე ტერმინალური რეზისტორით RT

• დისკის ნაგულისხმევი სიმძლავრე 12 mA
• ნაგულისხმევად შენელებული სიჩქარის პარამეტრები
• თითოეული გადამცემის პინის ტევადობა 6 pF
•  BLVDS თითოეულ გადამცემზე არის 1-დიუმიანი მიკროზოლი, რომლის დამახასიათებელი წინაღობაა 50 Ω და დამახასიათებელი ტევადობა 3 pF ინჩზე.
•  თითოეული გადამცემის ავტობუსთან კავშირის ტევადობა (შემერთებელი, ბალიშები და PCB-ის მეშვეობით) არის 2 pF.
• თითოეული დატვირთვის საერთო ტევადობა არის დაახლოებით 11 pF

1-დიუმიანი დატვირთვის დაშორებისთვის, განაწილებული ტევადობა უდრის 11 pF ინჩზე. ნაკერებით გამოწვეული არეკვლის შესამცირებლად და ასევე გამომავალი სიგნალების შესუსტება
დრაივერი, თითოეული გადამცემის გამოსავალზე მოთავსებულია წინაღობა, რომელიც შეესაბამება 50 Ω რეზისტორის RS.

ავტობუსის გაჩერება
სრულად დატვირთული ავტობუსის ეფექტური წინაღობა არის 52 Ω, თუ ჩაანაცვლებთ ავტობუსის დამახასიათებელ ტევადობას და განაწილებულ ტევადობას დაყენების სიგრძის ერთეულზე ეფექტური დიფერენციალური წინაღობის განტოლებაში. სიგნალის ოპტიმალური მთლიანობისთვის, თქვენ უნდა შეესაბამებოდეს RT 52 Ω-ს. ქვემოთ მოყვანილი ნახატები გვიჩვენებს შესატყვისი-, ქვე- და ზედმეტად შეწყვეტის ეფექტებს დიფერენციალურ ტალღურ ფორმაზე (VID) მიმღების შეყვანის ქინძისთავებზე. მონაცემთა გადაცემის სიჩქარეა 100 Mbps. ამ ციფრებში, დაქვეითება (RT = 25 Ω) იწვევს ანარეკლებს და მნიშვნელოვნად ამცირებს ხმაურის ზღვარს. ზოგიერთ შემთხვევაში, შეწყვეტისას არღვევს მიმღების ზღურბლს (VTH = ± 100 mV). როდესაც RT იცვლება 50 Ω-მდე, არის ხმაურის მნიშვნელოვანი ზღვარი VTH-თან მიმართებაში და ასახვა უმნიშვნელოა.

ავტობუსის შეწყვეტის ეფექტი (მძღოლი U1-ში, მიმღები U2-ში)
ამ ფიგურაში, U1 მოქმედებს როგორც გადამცემი, ხოლო U2-დან U10-მდე არის მიმღები.

ავტობუსის შეწყვეტის ეფექტი (მძღოლი U1-ში, მიმღები U10-ში)
ამ ფიგურაში, U1 მოქმედებს როგორც გადამცემი, ხოლო U2-დან U10-მდე არის მიმღები.

ავტობუსის შეწყვეტის ეფექტი (მძღოლი U5-ში, მიმღები U6-ში)
ამ ფიგურაში U5 არის გადამცემი, დანარჩენი კი მიმღები.

ავტობუსის შეწყვეტის ეფექტი (მძღოლი U5-ში, მიმღები U10-ში)
ამ ფიგურაში U5 არის გადამცემი, დანარჩენი კი მიმღები.ავტობუსში მძღოლისა და მიმღების შედარებითი პოზიცია ასევე მოქმედებს მიღებულ სიგნალის ხარისხზე. მძღოლთან უახლოესი მიმღები განიცდის გადამცემი ხაზის ყველაზე ცუდ ეფექტს, რადგან ამ ადგილას ზღვარზე სიჩქარე ყველაზე სწრაფია. ეს უარესდება, როდესაც მძღოლი მდებარეობს ავტობუსის შუაში.
მაგampშეადარეთ სურათი 16 20 გვერდზე და სურათი 18 გვერდი 21. VID მიმღებზე U6 (მძღოლი U5-ზე) აჩვენებს უფრო დიდ ზარს, ვიდრე U2 მიმღებზე (მძღოლი U1-ზე). მეორეს მხრივ, ზღვარზე სიჩქარე ნელდება, როდესაც მიმღები მდებარეობს მძღოლისგან უფრო მოშორებით. ყველაზე დიდი აწევის დრო დაფიქსირებული არის 1.14 ns, მძღოლი მდებარეობს ავტობუსის ერთ ბოლოში (U1) და მიმღები მეორე ბოლოში (U10).

ნაკერის სიგრძე
უფრო დიდი სიგრძე არა მხოლოდ ზრდის ფრენის დროს მძღოლიდან მიმღებამდე, არამედ იწვევს დატვირთვის უფრო დიდ ტევადობას, რაც იწვევს უფრო დიდ არეკვლას.

ნაკერის სიგრძის გაზრდის ეფექტი (მძღოლი U1-ში, მიმღები U10-ში)
ეს ფიგურა ადარებს VID-ს U10-ზე, როდესაც ნაკერის სიგრძე იზრდება ერთი ინჩიდან ორ ინჩამდე და მძღოლი არის U1-ზე.

Stub შეწყვეტა
თქვენ უნდა შეესაბამებოდეს დრაივერს წინაღობის მახასიათებელ წინაღობას. სერიის შეწყვეტის რეზისტორის RS მოთავსება დრაივერის გამოსავალზე მნიშვნელოვნად ამცირებს გადამცემი ხაზის არასასურველ ეფექტს, რომელიც გამოწვეულია გრძელი დახრილობითა და კიდეების სწრაფი სიჩქარით. გარდა ამისა, RS შეიძლება შეიცვალოს VID-ის შესამცირებლად მიმღების სპეციფიკაციების დასაკმაყოფილებლად.

Stub Termination-ის ეფექტი (დრაივერი U1-ში, მიმღები U2-ში და U10-ში)
ეს მაჩვენებელი ადარებს VID-ს U2 და U10-ზე, როდესაც U1 გადასცემს.

მძღოლის დაღუპვის მაჩვენებელი
სწრაფი დარტყმის სიჩქარე ხელს უწყობს აწევის დროის გაუმჯობესებას, განსაკუთრებით მძღოლისგან ყველაზე შორს მიმღებში. თუმცა, უფრო სწრაფი დარტყმის სიჩქარე ასევე ადიდებს ზარს არეკვლის გამო.

Driver Edge Rate-ის ეფექტი (დრაივერი U1-ში, მიმღები U2-ში და U10-ში)
ეს ფიგურა გვიჩვენებს მძღოლის დარტყმის სიჩქარის ეფექტს. შედარება ხდება ნელი და სწრაფ სვლის სიჩქარეს შორის 12 mA დისკის სიმძლავრით. მძღოლი არის U1-ზე და განიხილება დიფერენციალური ტალღების ფორმები U2 და U10-ზე.

სისტემის მთლიანი შესრულება

მონაცემთა ყველაზე მაღალი სიჩქარე, რომელსაც მხარს უჭერს მრავალპუნქტიანი BLVDS, განისაზღვრება მძღოლისგან ყველაზე შორეული მიმღების თვალის დიაგრამის დათვალიერებით. ამ ადგილას გადაცემულ სიგნალს აქვს ყველაზე ნელი ზღვარის სიჩქარე და გავლენას ახდენს თვალის გახსნაზე. მიუხედავად იმისა, რომ მიღებული სიგნალის ხარისხი და ხმაურის ზღვრის მიზანი დამოკიდებულია აპლიკაციებზე, რაც უფრო ფართოა თვალის გახსნა, მით უკეთესი. თუმცა, თქვენ ასევე უნდა შეამოწმოთ მიმღები მძღოლთან ყველაზე ახლოს, რადგან გადამცემი ხაზის ეფექტი უფრო უარესია, თუ მიმღები მდებარეობს მძღოლთან უფრო ახლოს.
სურათი 23. თვალის დიაგრამა 400 Mbps-ზე (დრაივერი U1-ში, მიმღები U2-ში და U10-ში)
ეს ფიგურა ასახავს თვალის დიაგრამებს U2 (წითელი მრუდი) და U10 (ლურჯი მრუდი) მონაცემთა სიჩქარისთვის 400 Mbps. სიმულაციაში 1%-იანი ერთეული ინტერვალის შემთხვევითი ჯიტერია გათვალისწინებული. დრაივერი არის U1-ზე, ნაგულისხმევი მიმდინარე სიძლიერით და დარტყმის სიჩქარის პარამეტრებით. ავტობუსი სრულად არის დატვირთული ოპტიმალური RT = 50 Ω. თვალის ყველაზე პატარა გახსნა არის U10-ზე, რომელიც ყველაზე შორს არის U1-ისგან. თვალის სიმაღლე სamp0.5 ერთეულის ინტერვალით მიმავალი არის 692 მვ და 543 მვ U2 და U10-ისთვის, შესაბამისად. არსებობს ხმაურის მნიშვნელოვანი ზღვარი VTH = ± 100 მვ-თან მიმართებაში ორივე შემთხვევაში.

დოკუმენტის შესწორების ისტორია AN 522-ისთვის: ავტობუსის LVDS ინტერფეისის დანერგვა მხარდაჭერილ Intel FPGA მოწყობილობების ოჯახებში

დოკუმენტები / რესურსები

intel AN 522 Bus LVDS ინტერფეისის დანერგვა მხარდაჭერილ FPGA მოწყობილობების ოჯახებში [pdf] მომხმარებლის სახელმძღვანელო AN 522 Bus LVDS ინტერფეისის დანერგვა მხარდაჭერილ FPGA მოწყობილობების ოჯახებში, AN 522, Bus LVDS ინტერფეისის დანერგვა მხარდაჭერილ FPGA მოწყობილობების ოჯახებში, ინტერფეისი მხარდაჭერილ FPGA მოწყობილობების ოჯახებში, FPGA მოწყობილობების ოჯახებში

ცნობები

• მომხმარებლის სახელმძღვანელო