MIKROCHIP Xilinx Spartan 6 Example Konvertimi
Një ofrues kryesor i zgjidhjeve të kontrollit inteligjent, të lidhur dhe të sigurtë të integruar
Krijo Libero® SoC Design Suite Project
Vendosni skriptin e konvertimit në direktorinë e projektit ISE®
python conv_xise_1v0.py -t .xise
Hapni Libero SoC Design Suite dhe ekzekutoni skriptin TCL të krijuar
Projekti është krijuar por mungon:
- IP: BlockRAM, my_clocks
- Blloqe bazë arkitektonike: bufg
Vazhdon
Arkitekturat e synuara të mbështetura për konvertim
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
Pajisjet ILOO dhe ProASIC3 kërkojnë versionin Libero SoC 11.9 ose më të hershëm
Arkitektura të tjera të mbështetura në versionin më të fundit të Libero SoC
Zëvendësoni PLL dhe DCM
- Zgjidhni katalogun IP në Libero ® SoC Design Suite
- Krijoni qarkun e kondicionimit të orës (CCC) për frekuencat e kërkuara
- Zgjidhni skedën "Avanced" për rivendosje
Zëvendësoni buferat individuale të orës
Dizenjot shpesh përmbajnë amortizues orësh të instancuar (BUFG)
- Bibliotekat specifike të shitësve
- Unisim => smartfusion, smartfusion2,polarfire
Ndryshimi i instancave
- BUFG => CLKINT
Dokumentacioni: Udhëzues për Bibliotekën Makro
- SmartFusion®, ILOO® dhe ProASIC®3
- SmartFusion2 dhe IGLOO2
- PolarFire ®
Zëvendësoni Bllokun RAM
- Krijoni LSRAM të ri nga katalogu IP
- Konfiguro LSRAM
Krijo Shim
- Merrni hartën ekzistuese të portit të Bllokut RAM
- Krijo HDL të re file
- Përshtat hartën e portit të shimit
Instantoni LSRAM në Shim
- Merrni deklaratën e entitetit nga IP file
- Lidhni portat shim me shembull
Përditëso Hierarkinë e Dizajnit
Kliko Ndërto Hierarkinë"
Integrimi i burimeve nën dizajnin rrënjë
Korrigjoni gabimet në HDL
Drejtoni sintezën
- Korrigjoni gabimet e mundshme të shkrimit të raportuara nga mjetet
Kufizimet
Klikoni dy herë Menaxho kufizimet"
Futni kufizimet e kohës
Krijo kufizime të prejardhura"
Kufizimet e prejardhura:
- Merr funksionalitetin PLL (shumë/ndryshim fazor)
- Kufizimet "b ehind" modifikimi i orës
Klikoni në "Nxjerrin kufizimet"
- Popullon SDC shtesë file
Kufizoni kalimet e domenit të orës
Cakto kunjat
- Menaxheri i kufizimeve
- Gozhdoni caktimin përmes tabelës
- Caktimi i pin përmes paketës
Zbatoni Dizajn
- Dizajni i vendit dhe rrugës
- Kontrolloni kohën dhe bëni mbylljen e kohës
(vendos_rrugën_false në domenin e orës
- Krijo bitstream
U krye
Shijoni jetëgjatësinë e dizajnit tuaj të ri FPGA
2022 Microchip Technology Inc. dhe filialet e saj
Dokumentet / Burimet
 |
MIKROCHIP Xilinx Spartan 6 Example Konvertimi [pdfUdhëzuesi i përdoruesit Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Example Konvertimi, Shembample Konvertimi |
