మైక్రోచిప్ జిలిన్క్స్ స్పార్టన్ 6 ఎక్స్ample మార్పిడి
స్మార్ట్, కనెక్ట్ చేయబడిన మరియు సురక్షితమైన ఎంబెడెడ్ కంట్రోల్ సొల్యూషన్స్ యొక్క ప్రముఖ ప్రొవైడర్
Libero® SoC డిజైన్ సూట్ ప్రాజెక్ట్‌ను సృష్టించండి
ISE® ప్రాజెక్ట్ డైరెక్టరీలో మార్పిడి-స్క్రిప్ట్‌ని ఉంచండి
పైథాన్ conv_xise_1v0.py -t .xise
లిబెరో SoC డిజైన్ సూట్‌ని తెరిచి, సృష్టించిన TCL-స్క్రిప్ట్‌ని అమలు చేయండి
ప్రాజెక్ట్ సృష్టించబడింది కానీ లేదు:
- IP: BlockRAM, my_clocks
- ఆర్కిటెక్చరల్ బేస్ బ్లాక్స్: బఫ్గ్
కొనసాగింది
మార్పిడి కోసం మద్దతునిచ్చే లక్ష్య నిర్మాణాలు
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
IGLOO మరియు ProASIC3 పరికరాలకు Libero SoC వెర్షన్ 11.9 లేదా అంతకంటే ముందు అవసరం
Libero SoC యొక్క తాజా వెర్షన్‌లో ఇతర ఆర్కిటెక్చర్‌లకు మద్దతు ఉంది
PLLలు మరియు DCMలను భర్తీ చేయండి
- Libero ® SoC డిజైన్ సూట్‌లో IP కేటలాగ్‌ని ఎంచుకోండి
- అవసరమైన ఫ్రీక్వెన్సీల కోసం క్లాక్ కండిషనింగ్ సర్క్యూట్ (CCC)ని సృష్టించండి
- రీసెట్ కోసం అధునాతన" ట్యాబ్‌ను ఎంచుకోండి
వ్యక్తిగత గడియార బఫర్‌లను భర్తీ చేయండి
డిజైన్‌లు తరచుగా తక్షణ క్లాక్ బఫర్‌లను (BUFG) కలిగి ఉంటాయి.
- విక్రేత నిర్దిష్ట లైబ్రరీలు
- యునిసిమ్ => స్మార్ట్‌ఫ్యూజన్, స్మార్ట్‌ఫ్యూజన్2, పోలార్‌ఫైర్
ఇన్స్టంటేషన్ల మార్పు
- BUFG => CLKINT
డాక్యుమెంటేషన్: మాక్రో లైబ్రరీ గైడ్
- SmartFusion®, IGLOO® మరియు ProASIC®3
- SmartFusion2 మరియు IGLOO2
- PolarFire ®
బ్లాక్ RAMని భర్తీ చేయండి
- IP కేటలాగ్ నుండి కొత్త LSRAMని సృష్టించండి
- LSRAMని కాన్ఫిగర్ చేయండి
షిమ్‌ని సృష్టించండి
- బ్లాక్ RAM యొక్క ఇప్పటికే ఉన్న పోర్ట్ మ్యాప్‌ను తీసుకోండి
- కొత్త HDLని సృష్టించండి file
- షిమ్ యొక్క పోర్ట్ మ్యాప్‌ని అడాప్ట్ చేయండి
షిమ్‌లోకి LSRAMని తక్షణం చేయండి
- IP నుండి ఎంటిటీ డిక్లరేషన్ తీసుకోండి file
- ఉదాహరణతో షిమ్ పోర్ట్‌లను కనెక్ట్ చేయండి
డిజైన్ సోపానక్రమాన్ని నవీకరించండి
బిల్డ్ హైరార్కీని క్లిక్ చేయండి"
రూట్ డిజైన్ కింద మూలాల ఏకీకరణ
HDLలో లోపాలను సరిదిద్దండి
సంశ్లేషణను అమలు చేయండి
- సాధనాల ద్వారా నివేదించబడిన సంభావ్య అక్షరదోషాలను సరిచేయండి
పరిమితులు
నియంత్రణలను నిర్వహించు"పై డబుల్ క్లిక్ చేయండి
సమయ పరిమితులను నమోదు చేయండి
ఉత్పన్నమైన పరిమితులను సృష్టించండి"
ఉత్పన్నమైన పరిమితులు:
- PLL కార్యాచరణను తీసుకోండి (గుణకారం/దశల మార్పు)
- పరిమితులు "b ehind" గడియారం సవరణ
"నిర్బంధాలను ఉత్పన్నం చేయి"పై క్లిక్ చేయండి
- అదనపు SDCని నింపుతుంది file
క్లాక్ డొమైన్ క్రాసింగ్‌లను నిరోధించండి
పిన్‌లను కేటాయించండి
- పరిమితుల నిర్వాహకుడు
- టేబుల్ ద్వారా అసైన్‌మెంట్‌ను పిన్ చేయండి
- ప్యాకేజీ ద్వారా అసైన్‌మెంట్‌ను పిన్ చేయండి
డిజైన్‌ని అమలు చేయండి
- స్థలం మరియు మార్గం రూపకల్పన
- టైమింగ్‌ని చెక్ చేయండి మరియు టైమింగ్ క్లోజర్ చేయండి
(గడియార డొమైన్‌లో set_false_path
- బిట్‌స్ట్రీమ్‌ని సృష్టించండి
పూర్తయింది
మీ కొత్త FPGA డిజైన్ యొక్క దీర్ఘాయువును ఆస్వాదించండి
2022 మైక్రోచిప్ టెక్నాలజీ ఇంక్. మరియు దాని అనుబంధ సంస్థలు
పత్రాలు / వనరులు
 |
మైక్రోచిప్ జిలిన్క్స్ స్పార్టన్ 6 ఎక్స్ample మార్పిడి [pdf] యూజర్ గైడ్ Xilinx స్పార్టన్ 6 Example మార్పిడి, Xilinx, Spartan 6 Example మార్పిడి, ఉదాample మార్పిడి |
