ማይክሮቺፕ Xilinx Spartan 6 Example ልወጣ
የስማርት፣ የተገናኙ እና ደህንነታቸው የተጠበቁ የተከተቱ የቁጥጥር መፍትሄዎች መሪ አቅራቢ
Libero® SoC Design Suite ፕሮጀክት ይፍጠሩ
የልወጣ-ስክሪፕት ወደ ISE® የፕሮጀክት ማውጫ ያስቀምጡ
python conv_xise_1v0.py -t .xise
Libero SoC Design Suite ን ይክፈቱ እና የተፈጠረውን TCL-scriptን ያሂዱ
ፕሮጀክት ተፈጥሯል ነገር ግን ጠፍቷል
- አይፒ፡ BlockRAM፣ my_ሰዓቶች
- የስነ-ህንፃ መሰረት-ብሎኮች; ማጭበርበር
የቀጠለ
የሚደገፉ ዒላማ አርክቴክቸር ለመለወጥ
- MPFS PolarFire® ሶሲ
- MPF፡ PolarFire FPGA
- M2S SmartFusion®2
- M2GL፡ IGLOO®2
- AGL፡- IGLOO
- A3P፡ ፕሮASIC®3
IGLOO እና ProASIC3 መሳሪያዎች የLibo SoC ስሪት 11.9 ወይም ከዚያ በፊት ያስፈልጋቸዋል
በቅርብ ጊዜ የLibo SoC ስሪት ውስጥ የሚደገፉ ሌሎች አርክቴክቸር
PLLs እና DCMs ይተኩ
- በLiboro® SoC Design Suite ውስጥ የአይፒ ካታሎግ ይምረጡ
- ለሚፈለጉት ድግግሞሾች የሰዓት ኮንዲሽኒንግ ሰርክ (CCC) ይፍጠሩ
- ዳግም ለማስጀመር የላቀ" ትርን ይምረጡ
የግለሰብ ሰዓት ማቆያዎችን ይተኩ
ዲዛይኖች ብዙ ጊዜ ቅጽበታዊ የሰዓት ቋት (BUFG) ይይዛሉ።
- ሻጭ ልዩ ቤተ-መጽሐፍት
- Unisim => ብልጥ ፊውዥሽን፣ smartfusion2፣polarfire
ቅጽበታዊ ለውጦች
- BUFG => CLKINT
ሰነድ: ማክሮ ላይብረሪ መመሪያ
- SmartFusion®፣ IGLOO® እና ProASIC®3
- SmartFusion2 እና IGLOO2
- PolarFire®
አግድ RAM ተካ
- ከአይፒ ካታሎግ አዲስ LSRAM ይፍጠሩ
- LSRAM አዋቅር
ሺም ፍጠር
- ያለውን የBlock RAM ወደብ ካርታ ይውሰዱ
- አዲስ HDL ይፍጠሩ file
- የሺም ወደብ ካርታ አስማሚ
ፈጣን LSRAM ወደ Shim
- የህጋዊ አካል መግለጫን ከአይፒ ይውሰዱ file
- የሺም ወደቦችን ከአብነት ጋር ያገናኙ
የንድፍ ተዋረድን አዘምን
ተዋረድ ገንባ የሚለውን ጠቅ ያድርጉ"
በስር ንድፍ ስር ያሉ ምንጮችን ማዋሃድ
በኤችዲኤል ውስጥ ያሉ ስህተቶችን ያስተካክሉ
ውህደትን አሂድ
- በመሳሪያዎች ሪፖርት ሊደረጉ የሚችሉ የትየባ ስህተቶችን ያስተካክሉ
ገደቦች
ገደቦችን አስተዳድር” የሚለውን ሁለቴ ጠቅ ያድርጉ።
የጊዜ ገደቦችን አስገባ
የተገኙ ገደቦችን ይፍጠሩ"
የተገኙ ገደቦች፡-
- የ PLL ተግባርን ይውሰዱ (ማባዛ/ደረጃ መቀየር)
- ገደቦች “በኋላ” የሰዓት ማሻሻያ
“ገደቦችን ፍጠር” ላይ ጠቅ ያድርጉ።
- ተጨማሪ ኤስዲሲ ይሞላል file
የሰዓት ጎራ መሻገሪያዎችን ይገድቡ
ፒኖችን መድብ
- ገደቦች አስተዳዳሪ
- ምደባ በጠረጴዛ በኩል ይሰኩ
- በጥቅል በኩል ምደባ ይሰኩት
ንድፍ ተግብር
- የቦታ እና የመንገድ ንድፍ
- ጊዜን ይፈትሹ እና የጊዜ መዘጋትን ያድርጉ
(በሰዓት ጎራ ላይ የሐሰት_ዱካ አዘጋጅ
- bitstream ፍጠር
ተከናውኗል
በአዲሱ የFPGA ንድፍዎ ረጅም ዕድሜ ይደሰቱ
2022 የማይክሮ ቺፕ ቴክኖሎጂ Inc. እና ንዑስ አጋሮቹ
ሰነዶች / መርጃዎች
 |
ማይክሮቺፕ Xilinx Spartan 6 Example ልወጣ [pdf] የተጠቃሚ መመሪያ Xilinx Spartan 6 Example Conversion፣ Xilinx፣ Spartan 6 Example ልወጣ፣ ዘፀample ልወጣ |
