МИЦРОЦХИП Ксилинк Спартан 6 Екampле Цонверсион
Водећи добављач паметних, повезаних и сигурних уграђених контролних решења
Креирајте Либеро® СоЦ Десигн Суите пројекат
Поставите скрипту за конверзију у ИСЕ® директоријум пројекта
питхон цонв_кисе_1в0.пи -т .кисе
Отворите Либеро СоЦ Десигн Суите и покрените креирану ТЦЛ-скрипту
Пројекат је направљен, али недостаје:
- ИП: БлоцкРАМ, ми_цлоцкс
- Архитектонски основни блокови: буфг
Настављено
Подржане циљне архитектуре за конверзију
- МПФС: ПоларФире® СоЦ
- МПФ: ПоларФире ФПГА
- М2С: СмартФусион®2
- М2ГЛ: ИГЛОО®2
- АГЛ: ИГЛОО
- А3П: ПроАСИЦ®3
ИГЛОО и ПроАСИЦ3 уређаји захтевају Либеро СоЦ верзију 11.9 или старију
Друге архитектуре подржане у најновијој верзији Либеро СоЦ-а
Замените ПЛЛ-ове и ДЦМ-ове
- Изаберите ИП каталог у Либеро ® СоЦ Десигн Суите
- Направите круг за кондиционирање сата (ЦЦЦ) за потребне фреквенције
- Изаберите картицу Напредно“ за ресетовање
Замените појединачне бафере сата
Дизајни често садрже инстанциране бафере такта (БУФГ)
- Библиотеке специфичне за добављача
- Унисим => смартфусион, смартфусион2,поларфире
Промена инстанција
- БУФГ => ЦЛКИНТ
Документација: Водич за макро библиотеку
- СмартФусион®, ИГЛОО® и ПроАСИЦ®3
- СмартФусион2 и ИГЛОО2
- ПоларФире ®
Замените блок РАМ
- Креирајте нови ЛСРАМ из ИП каталога
- Конфигуришите ЛСРАМ
Цреате Схим
- Узмите постојећу мапу портова Блоцк РАМ-а
- Креирајте нови ХДЛ file
- Прилагодите мапу луке подметача
Инстанцирајте ЛСРАМ у Схим
- Узми декларацију ентитета са ИП-а file
- Повежите подложне портове са инстанцом
Ажурирајте хијерархију дизајна
Кликните на Изгради хијерархију“
Интеграција извора под роот дизајном
Исправите грешке у ХДЛ-у
Покрени синтезу
- Исправите потенцијалне грешке у куцању које су пријавили алати
Ограничења
Двапут кликните на Управљај ограничењима“
Унесите временска ограничења
Креирајте изведена ограничења“
Изведена ограничења:
- Узми ПЛЛ функционалност (множење/фазни помак)
- Ограничења „б ехинд“ модификација сата
Кликните на „Изведи ограничења“
- Попуњава додатни СДЦ file
Ограничите укрштања домена сата
Ассигн Пинс
- Менаџер ограничења
- Додела пинова преко табеле
- Додела пинова преко пакета
Имплемент Десигн
- Дизајн места и руте
- Проверите тајминг и извршите затварање времена
(сет_фалсе_патх на домену сата
- Креирајте битстреам
Готово
Уживајте у дуговечности вашег новог ФПГА дизајна
2022 Мицроцхип Тецхнологи Инц. и њене подружнице
Документи / Ресурси
 |
МИЦРОЦХИП Ксилинк Спартан 6 Екampле Цонверсион [пдф] Упутство за кориснике Ксилинк Спартан 6 Екampле Цонверсион, Ксилинк, Спартан 6 Екampле Цонверсион, прampле Цонверсион |
