മൈക്രോചിപ്പ് Xilinx Spartan 6 Exampലെ പരിവർത്തനം

സ്മാർട്ട്, കണക്റ്റഡ്, സുരക്ഷിത ഉൾച്ചേർത്ത നിയന്ത്രണ പരിഹാരങ്ങളുടെ ഒരു മുൻനിര ദാതാവ്

Libero® SoC ഡിസൈൻ സ്യൂട്ട് പ്രോജക്റ്റ് സൃഷ്ടിക്കുക

ISE® പ്രോജക്റ്റ് ഡയറക്ടറിയിലേക്ക് പരിവർത്തന-സ്ക്രിപ്റ്റ് സ്ഥാപിക്കുക
പൈത്തൺ conv_xise_1v0.py -t .xise

Libero SoC ഡിസൈൻ സ്യൂട്ട് തുറന്ന് സൃഷ്ടിച്ച TCL-സ്ക്രിപ്റ്റ് പ്രവർത്തിപ്പിക്കുക

പ്രോജക്റ്റ് സൃഷ്‌ടിച്ചെങ്കിലും നഷ്‌ടമായി:

• IP: BlockRAM, my_clocks
• വാസ്തുവിദ്യാ അടിസ്ഥാന ബ്ലോക്കുകൾ: ബഫ്ഗ്

തുടർന്നു

പരിവർത്തനത്തിനായി പിന്തുണയ്ക്കുന്ന ടാർഗെറ്റ് ആർക്കിടെക്ചറുകൾ

• MPFS: PolarFire® SoC
• MPF: PolarFire FPGA
• എം2എസ്: SmartFusion®2
• M2GL: IGLOO®2
• AGL: ഇഗ്ലൂ
• A3P: ProASIC®3

IGLOO, ProASIC3 ഉപകരണങ്ങൾക്ക് Libero SoC പതിപ്പ് 11.9 അല്ലെങ്കിൽ അതിന് മുമ്പുള്ള പതിപ്പ് ആവശ്യമാണ്

Libero SoC-യുടെ ഏറ്റവും പുതിയ പതിപ്പിൽ പിന്തുണയ്ക്കുന്ന മറ്റ് ആർക്കിടെക്ചറുകൾ

PLL-കളും DCM-കളും മാറ്റിസ്ഥാപിക്കുക

• Libero ® SoC ഡിസൈൻ സ്യൂട്ടിൽ IP കാറ്റലോഗ് തിരഞ്ഞെടുക്കുക
• ആവശ്യമായ ആവൃത്തികൾക്കായി ക്ലോക്ക് കണ്ടീഷനിംഗ് സർക്യൂട്ട് (സിസിസി) സൃഷ്ടിക്കുക
• പുനഃസജ്ജമാക്കുന്നതിന് വിപുലമായ" ടാബ് തിരഞ്ഞെടുക്കുക

വ്യക്തിഗത ക്ലോക്ക് ബഫറുകൾ മാറ്റിസ്ഥാപിക്കുക

ഡിസൈനുകളിൽ പലപ്പോഴും തൽക്ഷണ ക്ലോക്ക് ബഫറുകൾ (BUFG) അടങ്ങിയിരിക്കുന്നു.

• വെണ്ടർ നിർദ്ദിഷ്ട ലൈബ്രറികൾ
• Unisim => smartfusion, smartfusion2,polarfire

ഇൻസ്റ്റന്റേഷനുകളുടെ മാറ്റം

• BUFG => CLKINT

ഡോക്യുമെന്റേഷൻ: മാക്രോ ലൈബ്രറി ഗൈഡ്

• SmartFusion®, IGLOO®, ProASIC®3
• SmartFusion2, IGLOO2 എന്നിവ
• PolarFire ®

ബ്ലോക്ക് റാം മാറ്റിസ്ഥാപിക്കുക

• IP കാറ്റലോഗിൽ നിന്ന് പുതിയ LSRAM സൃഷ്ടിക്കുക
• LSRAM കോൺഫിഗർ ചെയ്യുക

ഷിം സൃഷ്ടിക്കുക

• ബ്ലോക്ക് റാമിന്റെ നിലവിലുള്ള പോർട്ട് മാപ്പ് എടുക്കുക
• പുതിയ HDL സൃഷ്ടിക്കുക file
• ഷിമ്മിന്റെ പോർട്ട് മാപ്പ് പൊരുത്തപ്പെടുത്തുക

ഷിമിലേക്ക് LSRAM തൽക്ഷണം നൽകുക

• ഐപിയിൽ നിന്ന് എന്റിറ്റി ഡിക്ലറേഷൻ എടുക്കുക file
• ഉദാഹരണം ഉപയോഗിച്ച് ഷിം പോർട്ടുകൾ ബന്ധിപ്പിക്കുക

ഡിസൈൻ ശ്രേണി അപ്ഡേറ്റ് ചെയ്യുക

ബിൽഡ് ഹൈറർക്കി ക്ലിക്ക് ചെയ്യുക"

റൂട്ട് രൂപകൽപ്പനയ്ക്ക് കീഴിലുള്ള ഉറവിടങ്ങളുടെ സംയോജനം

HDL-ലെ പിശകുകൾ ശരിയാക്കുക

സിന്തസിസ് പ്രവർത്തിപ്പിക്കുക

• ടൂളുകൾ റിപ്പോർട്ട് ചെയ്ത സാധ്യതയുള്ള അക്ഷരത്തെറ്റുകൾ ശരിയാക്കുക

നിയന്ത്രണങ്ങൾ

നിയന്ത്രണങ്ങൾ നിയന്ത്രിക്കുക" എന്നതിൽ ഡബിൾ ക്ലിക്ക് ചെയ്യുക

സമയ നിയന്ത്രണങ്ങൾ നൽകുക

ഉത്ഭവിച്ച നിയന്ത്രണങ്ങൾ സൃഷ്ടിക്കുക"

ഉത്ഭവിച്ച നിയന്ത്രണങ്ങൾ:

• PLL പ്രവർത്തനം എടുക്കുക (ഗുണനം/ഘട്ട ഷിഫ്റ്റ്)
• നിയന്ത്രണങ്ങൾ "b ehind" ക്ലോക്ക് പരിഷ്ക്കരണം

"നിബന്ധനകൾ" എന്നതിൽ ക്ലിക്ക് ചെയ്യുക

• അധിക SDC പോപ്പുലേറ്റ് ചെയ്യുന്നു file

ക്ലോക്ക് ഡൊമെയ്ൻ ക്രോസിംഗുകൾ നിയന്ത്രിക്കുക

പിൻസ് അസൈൻ ചെയ്യുക

• നിയന്ത്രണ മാനേജർ
• പട്ടിക വഴി അസൈൻമെന്റ് പിൻ ചെയ്യുക
• പാക്കേജ് വഴി അസൈൻമെന്റ് പിൻ ചെയ്യുക

ഡിസൈൻ നടപ്പിലാക്കുക

• സ്ഥലവും റൂട്ടും ഡിസൈൻ
• സമയം പരിശോധിച്ച് ടൈമിംഗ് ക്ലോഷർ ചെയ്യുക
  (ക്ലോക്ക് ഡൊമെയ്‌നിൽ set_false_path
• ബിറ്റ്സ്ട്രീം സൃഷ്ടിക്കുക

ചെയ്തു
നിങ്ങളുടെ പുതിയ FPGA ഡിസൈനിന്റെ ദീർഘായുസ്സ് ആസ്വദിക്കൂ

2022 മൈക്രോചിപ്പ് ടെക്നോളജി Inc. ഉം അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളും

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

മൈക്രോചിപ്പ് Xilinx Spartan 6 Exampലെ പരിവർത്തനം [pdf] ഉപയോക്തൃ ഗൈഡ് Xilinx Spartan 6 Example പരിവർത്തനം, Xilinx, Spartan 6 Exampലെ പരിവർത്തനം, ഉദാampലെ പരിവർത്തനം

റഫറൻസുകൾ

• ഉപയോക്തൃ മാനുവൽ