MICROCHIP Xilinx Spartan 6 Exampد تبادلې
د سمارټ ، وصل شوي او خوندي ایمبیډ شوي کنټرول حلونو مخکښ چمتو کونکی
د Libero® SoC ډیزاین سویټ پروژه جوړه کړئ
د تبادلې سکریپټ په ISE® پروژې لارښود کې ځای په ځای کړئ
python conv_xise_1v0.py -t .xise
د Libero SoC ډیزاین سویټ خلاص کړئ او رامینځته شوی TCL-script چل کړئ
پروژه جوړه شوې مګر ورکه شوې:
- IP: BlockRAM، my_clocks
- د معمارۍ اساس بلاکونه: bufg
ادامه ورکړه
د تبادلې لپاره ملاتړ شوي هدف جوړښتونه
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
IGLOO او ProASIC3 وسایل د Libero SoC نسخه 11.9 یا مخکې ته اړتیا لري
نور جوړښتونه د Libero SoC په وروستي نسخه کې ملاتړ شوي
PLLs او DCMs بدل کړئ
- په Libero® SoC ډیزاین سویټ کې د IP کتلاګ غوره کړئ
- د اړتیا وړ فریکونسیو لپاره د ساعت کنډیشن سرکټ (CCC) جوړ کړئ
- د بیا تنظیمولو لپاره پرمختللی ټب غوره کړئ
د انفرادي ساعت بفر بدل کړئ
ډیزاین اکثرا د فوري ساعت بفرونه (BUFG) لري
- د پلورونکي ځانګړي کتابتونونه
- یونیسیم => سمارټ فیوژن، سمارټ فیوژن2، پولر فائر
د انسټیټیوټ بدلون
- BUFG => CLKINT
اسناد: د میکرو کتابتون لارښود
- SmartFusion®، IGLOO® او ProASIC®3
- SmartFusion2 او IGLOO2
- PolarFire ®
د بلاک رام ځای په ځای کړئ
- د IP کتلاګ څخه نوی LSRAM جوړ کړئ
- LSRAM تنظیم کړئ
شیم جوړ کړئ
- د بلاک رام موجوده بندر نقشه واخلئ
- نوی HDL جوړ کړئ file
- د شیم بندر نقشه تطبیق کړئ
LSRAM په شیم کې انسټاګرام کړئ
- د IP څخه د ادارې اعالمیه واخلئ file
- د مثال سره د شیم بندرونه وصل کړئ
د ډیزاین درجه بندي تازه کړئ
د جوړښت درجه بندي کلیک وکړئ"
د ریښی ډیزاین لاندې د سرچینو ادغام
په HDL کې غلطۍ سم کړئ
د ترکیب چلول
- د وسیلو لخوا راپور شوي احتمالي ټایپونه سم کړئ
خنډونه
دوه ځله کلیک وکړئ محدودیتونه اداره کړئ"
د وخت محدودیتونه دننه کړئ
ترلاسه شوي محدودیتونه رامینځته کړئ"
ترلاسه شوي محدودیتونه:
- د PLL فعالیت واخلئ (ضرب/پړاو بدلون)
- د ساعت تعدیل "ب وروسته" محدودیتونه
په "محدودیتونو ترلاسه کولو" باندې کلیک وکړئ
- اضافي SDC آبادوي file
د ساعت ډومین کراسنګ محدود کړئ
پنونه وټاکئ
- د خنډونو مدیر
- د میز له لارې دنده پین کړئ
- د بسته بندۍ له لارې دنده پین کړئ
ډیزاین پلي کول
- ځای او د لارې ډیزاین
- وخت وګورئ او د وخت بندول وکړئ
(set_false_path په ساعت ډومین کې
- بټ سټریم جوړ کړئ
ترسره شو
ستاسو د نوي FPGA ډیزاین اوږد عمر څخه خوند واخلئ
2022 Microchip Technology Inc. او د هغې فرعي شرکتونه
اسناد / سرچینې
 |
MICROCHIP Xilinx Spartan 6 Exampد تبادلې [pdf] د کارونکي لارښود Xilinx Spartan 6 Example تبادله، Xilinx، Spartan 6 Exampد تبادلې، مثالampد تبادلې |
