მიკროჩიპი Xilinx Spartan 6 Example კონვერტაცია
ჭკვიანი, დაკავშირებული და უსაფრთხო ჩაშენებული საკონტროლო გადაწყვეტილებების წამყვანი პროვაიდერი
შექმენით Libero® SoC Design Suite Project
მოათავსეთ კონვერტაციის სკრიპტი ISE® პროექტის დირექტორიაში
python conv_xise_1v0.py -t .xise
გახსენით Libero SoC Design Suite და გაუშვით შექმნილი TCL-სკრიპტი
პროექტი შექმნილია, მაგრამ აკლია:
- IP: BlockRAM, my_clocks
- არქიტექტურული საბაზისო ბლოკები: ბუფგ
განაგრძო
მხარდაჭერილი სამიზნე არქიტექტურები კონვერტაციისთვის
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: იგლოო
- A3P: ProASIC®3
IGLOO და ProASIC3 მოწყობილობებს სჭირდებათ Libero SoC ვერსია 11.9 ან უფრო ადრე
Libero SoC-ის უახლეს ვერსიაში მხარდაჭერილი სხვა არქიტექტურები
შეცვალეთ PLL და DCM
- აირჩიეთ IP კატალოგი Libero ® SoC Design Suite-ში
- შექმენით საათის კონდიცირების წრე (CCC) საჭირო სიხშირეებისთვის
- გადატვირთვისთვის აირჩიეთ „Advanced“ ჩანართი
შეცვალეთ ინდივიდუალური საათის ბუფერები
დიზაინები ხშირად შეიცავს საათის ბუფერებს (BUFG)
- გამყიდველის სპეციფიკური ბიბლიოთეკები
- Unisim => smartfusion, smartfusion2, polarfire
ინსტანციების შეცვლა
- BUFG => CLKINT
დოკუმენტაცია: მაკრო ბიბლიოთეკის გზამკვლევი
- SmartFusion®, IGLOO® და ProASIC®3
- SmartFusion2 და IGLOO2
- PolarFire ®
შეცვალეთ ბლოკირებული RAM
- შექმენით ახალი LSRAM IP კატალოგიდან
- LSRAM-ის კონფიგურაცია
შექმენი შიმი
- აიღეთ Block RAM-ის არსებული პორტის რუკა
- შექმენით ახალი HDL file
- შიმის პორტის რუკის ადაპტირება
დააინსტალირეთ LSRAM შიმში
- მიიღეთ პირის დეკლარაცია IP-დან file
- დააკავშირეთ შიმ პორტები მაგალითთან
განაახლეთ დიზაინის იერარქია
დააჭირეთ იერარქიის აშენებას"
წყაროების ინტეგრაცია root დიზაინის ქვეშ
შეასწორეთ შეცდომები HDL-ში
გაუშვით სინთეზი
- ინსტრუმენტების მიერ მოხსენებული პოტენციური შეცდომების გამოსწორება
შეზღუდვები
ორჯერ დააწკაპუნეთ შეზღუდვების მართვა“
შეიყვანეთ დროის შეზღუდვები
შექმენით მიღებული შეზღუდვები“
მიღებული შეზღუდვები:
- მიიღეთ PLL ფუნქციონირება (გამრავლება/ფაზის ცვლა)
- შეზღუდვები „b ehind“ საათის მოდიფიკაცია
დააწკაპუნეთ ღილაკზე "გამოიყვანეთ შეზღუდვები"
- ავსებს დამატებით SDC-ს file
საათის დომენის გადაკვეთების შეზღუდვა
მიანიჭეთ ქინძისთავები
- შეზღუდვების მენეჯერი
- დავალების ჩამაგრება ცხრილის საშუალებით
- დამაგრება პაკეტის საშუალებით
დიზაინის განხორციელება
- ადგილისა და მარშრუტის დიზაინი
- შეამოწმეთ დრო და გააკეთეთ დროის დახურვა
(set_false_path საათის დომენზე
- შექმენით bitstream
შესრულებულია
ისიამოვნეთ თქვენი ახალი FPGA დიზაინის ხანგრძლივობით
2022 Microchip Technology Inc. და მისი შვილობილი კომპანიები
დოკუმენტები / რესურსები
 |
მიკროჩიპი Xilinx Spartan 6 Example კონვერტაცია [pdf] მომხმარებლის სახელმძღვანელო Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Example Conversion, მაგample კონვერტაცია |
