MICROCHIP Xilinx Spartan 6 Example පරිවර්තනය

ස්මාර්ට්, සම්බන්ධිත සහ ආරක්ෂිත කාවැද්දූ පාලන විසඳුම්වල ප්‍රමුඛ සැපයුම්කරුවෙකි

Libero® SoC නිර්මාණ කට්ටල ව්‍යාපෘතිය සාදන්න

ISE® ව්‍යාපෘති නාමාවලියට පරිවර්තනය-ස්ක්‍රිප්ට් තබන්න
python conv_xise_1v0.py -t .xise

Libero SoC Design Suite විවෘත කර සාදන ලද TCL-script ධාවනය කරන්න

ව්‍යාපෘතිය නිර්මාණය කර ඇති නමුත් අතුරුදහන්:

• IP: BlockRAM, my_clocks
• වාස්තු විද්‍යාත්මක මූලික කොටස්: bfg

දිගටම

පරිවර්තනය සඳහා සහය දක්වන ඉලක්ක ගෘහ නිර්මාණ ශිල්පය

• MPFS: PolarFire® SoC
• MPF: PolarFire FPGA
• එම් 2 එස්: SmartFusion®2
• M2GL: IGLOO®2
• AGL: ඉග්ලූ
• A3P: ProASIC®3

IGLOO සහ ProASIC3 උපාංග සඳහා Libero SoC අනුවාදය 11.9 හෝ ඊට පෙර අවශ්‍ය වේ

Libero SoC හි නවතම අනුවාදයේ සහාය දක්වන අනෙකුත් ගෘහ නිර්මාණ ශිල්පය

PLLs සහ DCM ආදේශ කරන්න

• Libero ® SoC Design Suite හි IP නාමාවලිය තෝරන්න
• අවශ්‍ය සංඛ්‍යාත සඳහා ඔරලෝසු සමීකරණ පරිපථය (CCC) සාදන්න
• යළි පිහිටුවීම සඳහා උසස්" ටැබය තෝරන්න

තනි ඔරලෝසු බෆර ප්‍රතිස්ථාපනය කරන්න

මෝස්තර බොහෝ විට ක්ෂණික ඔරලෝසු බෆර (BUFG) අඩංගු වේ.

• විකුණුම්කරු විශේෂිත පුස්තකාල
• Unisim => smartfusion, smartfusion2,polarfire

අවස්ථා වෙනස් කිරීම

• BUFG => CLKINT

ලේඛනගත කිරීම: මැක්රෝ පුස්තකාල මාර්ගෝපදේශය

• SmartFusion®, IGLOO® සහ ProASIC®3
• SmartFusion2 සහ IGLOO2
• PolarFire ®

බ්ලොක් RAM ප්රතිස්ථාපනය කරන්න

• IP නාමාවලියෙන් නව LSRAM සාදන්න
• LSRAM වින්‍යාස කරන්න

ෂිම් සාදන්න

• බ්ලොක් RAM හි පවතින වරාය සිතියම ගන්න
• නව HDL සාදන්න file
• ෂිම් හි වරාය සිතියම අනුවර්තනය කරන්න

LSRAM ක්ෂණිකව Shim බවට පත් කරන්න

• IP වෙතින් ආයතන ප්‍රකාශය ලබා ගන්න file
• උදාහරණයක් සමඟ shim ports සම්බන්ධ කරන්න

නිර්මාණ ධුරාවලිය යාවත්කාලීන කරන්න

ධූරාවලිය ගොඩනැගීම ක්ලික් කරන්න"

මූල නිර්මාණය යටතේ මූලාශ්ර ඒකාබද්ධ කිරීම

HDL හි වැරදි නිවැරදි කරන්න

සංශ්ලේෂණය ධාවනය කරන්න

• මෙවලම් මගින් වාර්තා කළ හැකි අක්ෂර වින්‍යාස නිවැරදි කරන්න

සීමා කිරීම්

"සීමාවන් කළමනාකරණය කරන්න" දෙවරක් ක්ලික් කරන්න

කාල සීමාවන් ඇතුළත් කරන්න

ව්‍යුත්පන්න සීමාවන් සාදන්න"

ව්යුත්පන්න සීමාවන්:

• PLL ක්‍රියාකාරීත්වය ගන්න (ගුණ කිරීම/අදියර මාරු කිරීම)
• "b ehind" ඔරලෝසු වෙනස් කිරීමේ සීමාවන්

"ව්‍යුත්පන්න සීමා" මත ක්ලික් කරන්න

• අතිරේක SDC ජනනය කරයි file

ඔරලෝසු වසම් හරස් සීමා කරන්න

පින් පවරන්න

• සීමා කළමනාකරු
• වගුව හරහා පැවරුම පින් කරන්න
• පැකේජය හරහා පැවරුම පින් කරන්න

සැලසුම් ක්රියාත්මක කරන්න

• ස්ථානය සහ මාර්ග නිර්මාණය
• වේලාව පරීක්ෂා කර කාල වසා දැමීම සිදු කරන්න
  (ඔරලෝසු වසමේ set_false_path
• බිට්ස්ට්රීම් සාදන්න

කළා
ඔබගේ නව FPGA නිර්මාණයේ දීර්ඝායුෂ භුක්ති විඳින්න

2022 Microchip Technology Inc. සහ එහි අනුබද්ධ සමාගම්

ලේඛන / සම්පත්

MICROCHIP Xilinx Spartan 6 Example පරිවර්තනය [pdf] පරිශීලක මාර්ගෝපදේශය Xilinx Spartan 6 Example පරිවර්තනය, Xilinx, Spartan 6 Example පරිවර්තනය, උදාample පරිවර්තනය

යොමු කිරීම්

• පරිශීලක අත්පොත