MICROCHIP Xilinx Spartan 6 Egzample Konvèsyon
Yon founisè dirijan nan solisyon kontwòl entegre entelijan, konekte ak an sekirite
Kreye pwojè Libero® SoC Design Suite
Mete konvèsyon-script nan anyè pwojè ISE®
python conv_xise_1v0.py -t .xise
Louvri Libero SoC Design Suite epi kouri kreye TCL-script
Pwojè kreye men li manke:
- IP: BlockRAM, my_clocks
- Blòk baz achitekti: boug
Kontinye
Sipòte achitekti sib pou konvèsyon
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
Aparèy IGLOO ak ProASIC3 mande pou Libero SoC vèsyon 11.9 oswa pi bonè
Lòt achitekti sipòte nan dènye vèsyon Libero SoC
Ranplase PLL ak DCM
- Chwazi katalòg IP nan Libero ® SoC Design Suite
- Kreye sikwi kondisyone revèy (CCC) pou frekans obligatwa yo
- Chwazi Avanse" tab pou Reyajiste
Ranplase Tanpon Revèy Endividyèl
Desen yo souvan genyen tanpon revèy enstansye (BUFG)
- Machann bibliyotèk espesifik
- Unisim => smartfusion, smartfusion2,polarfire
Chanjman nan enstans
- BUFG => CLKINT
Dokimantasyon: Gid Macro Bibliyotèk
- SmartFusion®, IGLOO® ak ProASIC®3
- SmartFusion2 ak IGLOO2
- PolarFire ®
Ranplase blòk RAM
- Kreye nouvo LSRAM nan katalòg IP
- Konfigirasyon LSRAM
Kreye Shim
- Pran kat pò ki egziste deja nan blòk RAM
- Kreye nouvo HDL file
- Adapte kat pò a nan shim
Enstansye LSRAM nan Shim
- Pran deklarasyon antite soti nan IP file
- Konekte pò shim ak egzanp
Mizajou yerachi konsepsyon
Klike sou Bati yerachi"
Entegrasyon sous anba konsepsyon rasin
Korije erè nan HDL
Kouri sentèz
- Korije erè tipa potansyèl rapòte pa zouti
Kontrent
Double klike sou Jere kontrent"
Antre kontrent tan
Kreye kontrent ki sòti"
Kontrent ki sòti:
- Pran fonksyonalite PLL (miltipliye / chanjman faz)
- Kontrent "b ehind" modifikasyon revèy
Klike sou "Derive kontrent"
- Peple plis SDC file
Kontrent travèse domèn revèy
Bay Pins
- Manadjè kontrent
- Plasman PIN atravè tab la
- Plasman PIN atravè pake
Aplike Design
- Konsepsyon kote ak wout
- Tcheke distribisyon epi fè fèmen distribisyon
(set_false_path sou domèn revèy
- Kreye bitstream
Fè
Jwi lonjevite nouvo konsepsyon FPGA ou a
2022 Microchip Technology Inc. ak filiales li yo
Dokiman / Resous
 |
MICROCHIP Xilinx Spartan 6 Egzample Konvèsyon [pdfGid Itilizatè Xilinx Spartan 6 Egzample Konvèsyon, Xilinx, Spartan 6 Egzample Konvèsyon, Egzample Konvèsyon |
