ಮೈಕ್ರೋಚಿಪ್ Xilinx ಸ್ಪಾರ್ಟನ್ 6 Exampಲೆ ಪರಿವರ್ತನೆ

ಸ್ಮಾರ್ಟ್, ಸಂಪರ್ಕಿತ ಮತ್ತು ಸುರಕ್ಷಿತ ಎಂಬೆಡೆಡ್ ನಿಯಂತ್ರಣ ಪರಿಹಾರಗಳ ಪ್ರಮುಖ ಪೂರೈಕೆದಾರ

Libero® SoC ವಿನ್ಯಾಸ ಸೂಟ್ ಪ್ರಾಜೆಕ್ಟ್ ಅನ್ನು ರಚಿಸಿ

ISE® ಪ್ರಾಜೆಕ್ಟ್ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ ಪರಿವರ್ತನೆ-ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಇರಿಸಿ
ಪೈಥಾನ್ conv_xise_1v0.py -t .xise

Libero SoC ವಿನ್ಯಾಸ ಸೂಟ್ ಅನ್ನು ತೆರೆಯಿರಿ ಮತ್ತು ರಚಿಸಲಾದ TCL-ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ರನ್ ಮಾಡಿ

ಯೋಜನೆಯನ್ನು ರಚಿಸಲಾಗಿದೆ ಆದರೆ ಕಾಣೆಯಾಗಿದೆ:

• IP: BlockRAM, my_clocks
• ಆರ್ಕಿಟೆಕ್ಚರಲ್ ಬೇಸ್-ಬ್ಲಾಕ್ಸ್: ಬಫ್ಗ್

ಮುಂದುವರೆಯಿತು

ಪರಿವರ್ತನೆಗಾಗಿ ಬೆಂಬಲಿತ ಗುರಿ ಆರ್ಕಿಟೆಕ್ಚರ್‌ಗಳು

• MPFS: PolarFire® SoC
• MPF: PolarFire FPGA
• M2S: SmartFusion®2
• M2GL: IGLOO®2
• AGL: IGLOO
• A3P: ProASIC®3

IGLOO ಮತ್ತು ProASIC3 ಸಾಧನಗಳಿಗೆ Libero SoC ಆವೃತ್ತಿ 11.9 ಅಥವಾ ಹಿಂದಿನ ಅಗತ್ಯವಿದೆ

Libero SoC ಯ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯಲ್ಲಿ ಬೆಂಬಲಿತ ಇತರ ಆರ್ಕಿಟೆಕ್ಚರ್‌ಗಳು

PLL ಗಳು ಮತ್ತು DCM ಗಳನ್ನು ಬದಲಾಯಿಸಿ

• Libero ® SoC ವಿನ್ಯಾಸ ಸೂಟ್‌ನಲ್ಲಿ IP ಕ್ಯಾಟಲಾಗ್ ಆಯ್ಕೆಮಾಡಿ
• ಅಗತ್ಯವಿರುವ ಆವರ್ತನಗಳಿಗಾಗಿ ಗಡಿಯಾರ ಕಂಡೀಷನಿಂಗ್ ಸರ್ಕ್ಯೂಟ್ (ಸಿಸಿಸಿ) ರಚಿಸಿ
• ಮರುಹೊಂದಿಸಲು ಸುಧಾರಿತ" ಟ್ಯಾಬ್ ಅನ್ನು ಆರಿಸಿ

ವೈಯಕ್ತಿಕ ಗಡಿಯಾರ ಬಫರ್‌ಗಳನ್ನು ಬದಲಾಯಿಸಿ

ವಿನ್ಯಾಸಗಳು ಸಾಮಾನ್ಯವಾಗಿ ತತ್‌ಕ್ಷಣದ ಗಡಿಯಾರ ಬಫರ್‌ಗಳನ್ನು (BUFG) ಒಳಗೊಂಡಿರುತ್ತವೆ.

• ಮಾರಾಟಗಾರರ ನಿರ್ದಿಷ್ಟ ಗ್ರಂಥಾಲಯಗಳು
• ಯುನಿಸಿಮ್ => ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್, ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2, ಪೋಲಾರ್‌ಫೈರ್

ತತ್ಕ್ಷಣಗಳ ಬದಲಾವಣೆ

• BUFG => CLKINT

ದಾಖಲೆ: ಮ್ಯಾಕ್ರೋ ಲೈಬ್ರರಿ ಗೈಡ್

• SmartFusion®, IGLOO® ಮತ್ತು ProASIC®3
• SmartFusion2 ಮತ್ತು IGLOO2
• PolarFire ®

ಬ್ಲಾಕ್ RAM ಅನ್ನು ಬದಲಾಯಿಸಿ

• IP ಕ್ಯಾಟಲಾಗ್‌ನಿಂದ ಹೊಸ LSRAM ಅನ್ನು ರಚಿಸಿ
• LSRAM ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ

ಶಿಮ್ ಅನ್ನು ರಚಿಸಿ

• ಬ್ಲಾಕ್ RAM ನ ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಪೋರ್ಟ್ ನಕ್ಷೆಯನ್ನು ತೆಗೆದುಕೊಳ್ಳಿ
• ಹೊಸ HDL ಅನ್ನು ರಚಿಸಿ file
• ಶಿಮ್‌ನ ಪೋರ್ಟ್ ನಕ್ಷೆಯನ್ನು ಹೊಂದಿಸಿ

LSRAM ಅನ್ನು ಶಿಮ್‌ಗೆ ತತ್‌ಕ್ಷಣಗೊಳಿಸಿ

• IP ಯಿಂದ ಘಟಕದ ಘೋಷಣೆಯನ್ನು ತೆಗೆದುಕೊಳ್ಳಿ file
• ನಿದರ್ಶನದೊಂದಿಗೆ ಶಿಮ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಂಪರ್ಕಿಸಿ

ವಿನ್ಯಾಸ ಶ್ರೇಣಿಯನ್ನು ನವೀಕರಿಸಿ

ಬಿಲ್ಡ್ ಹೈರಾರ್ಕಿ ಕ್ಲಿಕ್ ಮಾಡಿ"

ಮೂಲ ವಿನ್ಯಾಸದ ಅಡಿಯಲ್ಲಿ ಮೂಲಗಳ ಏಕೀಕರಣ

HDL ನಲ್ಲಿ ದೋಷಗಳನ್ನು ಸರಿಪಡಿಸಿ

ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ರನ್ ಮಾಡಿ

• ಪರಿಕರಗಳ ಮೂಲಕ ವರದಿ ಮಾಡಲಾದ ಸಂಭಾವ್ಯ ಮುದ್ರಣದೋಷಗಳನ್ನು ಸರಿಪಡಿಸಿ

ನಿರ್ಬಂಧಗಳು

"ನಿರ್ಬಂಧಗಳನ್ನು ನಿರ್ವಹಿಸಿ" ಅನ್ನು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ

ಸಮಯದ ನಿರ್ಬಂಧಗಳನ್ನು ನಮೂದಿಸಿ

ಪಡೆದ ನಿರ್ಬಂಧಗಳನ್ನು ರಚಿಸಿ"

ಪಡೆದ ನಿರ್ಬಂಧಗಳು:

• PLL ಕಾರ್ಯವನ್ನು ತೆಗೆದುಕೊಳ್ಳಿ (ಗುಣಿ / ಹಂತ ಶಿಫ್ಟ್)
• ನಿರ್ಬಂಧಗಳು "b ehind" ಗಡಿಯಾರ ಮಾರ್ಪಾಡು

"ನಿರ್ಬಂಧಗಳನ್ನು ಪಡೆಯು" ಕ್ಲಿಕ್ ಮಾಡಿ

• ಹೆಚ್ಚುವರಿ SDC ಅನ್ನು ಜನಪ್ರಿಯಗೊಳಿಸುತ್ತದೆ file

ಗಡಿಯಾರ ಡೊಮೇನ್ ಕ್ರಾಸಿಂಗ್‌ಗಳನ್ನು ನಿರ್ಬಂಧಿಸಿ

ಪಿನ್ಗಳನ್ನು ನಿಯೋಜಿಸಿ

• ನಿರ್ಬಂಧಗಳ ನಿರ್ವಾಹಕ
• ಟೇಬಲ್ ಮೂಲಕ ನಿಯೋಜನೆಯನ್ನು ಪಿನ್ ಮಾಡಿ
• ಪ್ಯಾಕೇಜ್ ಮೂಲಕ ನಿಯೋಜನೆಯನ್ನು ಪಿನ್ ಮಾಡಿ

ವಿನ್ಯಾಸವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಿ

• ಸ್ಥಳ ಮತ್ತು ಮಾರ್ಗ ವಿನ್ಯಾಸ
• ಸಮಯವನ್ನು ಪರಿಶೀಲಿಸಿ ಮತ್ತು ಸಮಯ ಮುಚ್ಚುವಿಕೆಯನ್ನು ಮಾಡಿ
  (ಗಡಿಯಾರ ಡೊಮೇನ್‌ನಲ್ಲಿ set_false_path
• ಬಿಟ್‌ಸ್ಟ್ರೀಮ್ ರಚಿಸಿ

ಮುಗಿದಿದೆ
ನಿಮ್ಮ ಹೊಸ FPGA ವಿನ್ಯಾಸದ ದೀರ್ಘಾಯುಷ್ಯವನ್ನು ಆನಂದಿಸಿ

2022 ಮೈಕ್ರೋಚಿಪ್ ಟೆಕ್ನಾಲಜಿ Inc. ಮತ್ತು ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳು

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಮೈಕ್ರೋಚಿಪ್ Xilinx ಸ್ಪಾರ್ಟನ್ 6 Exampಲೆ ಪರಿವರ್ತನೆ [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ Xilinx ಸ್ಪಾರ್ಟನ್ 6 Example ಪರಿವರ್ತನೆ, Xilinx, Spartan 6 Exampಲೆ ಪರಿವರ್ತನೆ, ಉದಾampಲೆ ಪರಿವರ್ತನೆ

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ