MICROCHIP Xilinx Spartan 6 Example Хөрвүүлэлт
Ухаалаг, холбогдсон, аюулгүй суулгагдсан удирдлагын шийдлүүдийн тэргүүлэгч нийлүүлэгч
Libero® SoC Design Suite төслийг бий болгох
ISE® төслийн лавлах руу хөрвүүлэх скриптийг байрлуул
python conv_xise_1v0.py -t .xise
Libero SoC Design Suite-ийг нээж, үүсгэсэн TCL-скриптийг ажиллуул
Төслийг үүсгэсэн боловч алга болсон:
- IP: BlockRAM, миний цаг
- Архитектурын суурь блокууд: bufg
Үргэлжлэл
Хөрвүүлэхэд зориулсан зорилтот архитектурыг дэмждэг
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
IGLOO болон ProASIC3 төхөөрөмжүүд нь Libero SoC 11.9 буюу түүнээс өмнөх хувилбарыг шаарддаг
Libero SoC-ийн хамгийн сүүлийн хувилбар дээр дэмжигдсэн бусад архитектурууд
PLL болон DCM-г солих
- Libero ® SoC Design Suite дотроос IP каталогийг сонгоно уу
- Шаардлагатай давтамжийн хувьд Clock Conditioning Circuit (CCC) үүсгэнэ үү
- Дахин тохируулахын тулд "Нарийвчилсан" табыг сонгоно уу
Хувийн цагийн буферийг солих
Загварууд нь ихэвчлэн цагийн буфер (BUFG) агуулж байдаг.
- Худалдагчийн тусгай номын сангууд
- Unisim => smartfusion, smartfusion2, polarfire
Үүсгэн байгуулалтын өөрчлөлт
- BUFG => CLKINT
Баримт бичиг: Макро номын сангийн гарын авлага
- SmartFusion®, IGLOO® болон ProASIC®3
- SmartFusion2 ба IGLOO2
- PolarFire ®
Блок RAM-г солих
- IP каталогоос шинэ LSRAM үүсгэх
- LSRAM-г тохируулна уу
Шим үүсгэх
- Block RAM-ийн одоо байгаа портын зургийг авна уу
- Шинэ HDL үүсгэх file
- Шимний портын зургийг тохируулна уу
LSRAM-г Shim болгон үүсгэнэ үү
- Аж ахуйн нэгжийн мэдэгдлийг IP-ээс авна уу file
- Шим портуудыг жишээнд холбоно уу
Дизайн шатлалыг шинэчлэх
"Шатлал үүсгэх" дээр дарна уу.
Үндэс дизайны дор эх сурвалжуудыг нэгтгэх
HDL-ийн алдааг засах
Синтезийг ажиллуулах
- Багаж хэрэгслээр мэдээлэгдсэн алдааг засна уу
Хязгаарлалт
"Хязгаарлалтуудыг удирдах" дээр давхар товшино уу.
Цагийн хязгаарлалтыг оруулна уу
Үүсмэл хязгаарлалт үүсгэх"
Гаргасан хязгаарлалтууд:
- PLL функцийг авах (үржүүлэх/фазын ээлж)
- Цагны өөрчлөлтийн "б ehind" хязгаарлалт
"Хязгаарлалтуудыг гаргах" дээр дарна уу.
- Нэмэлт SDC-г дүүргэдэг file
Цагийн домэйн огтлолцлыг хязгаарлах
Pin оноо
- Хязгаарлалтын менежер
- Хүснэгтээр дамжуулан даалгаврыг тогтооно
- Багцаар дамжуулан даалгаврыг тогтооно
Дизайныг хэрэгжүүлэх
- Газар ба маршрутын зураг төсөл
- Хугацааг шалгаж, цагийг хаах
(цагны домэйн дээр худал_замыг тохируулах
- Бит урсгал үүсгэх
Дууслаа
Шинэ FPGA дизайны урт наслалтыг сайхан өнгөрүүлээрэй
2022 Microchip Technology Inc. болон түүний охин компаниуд
Баримт бичиг / нөөц
 |
MICROCHIP Xilinx Spartan 6 Example Хөрвүүлэлт [pdf] Хэрэглэгчийн гарын авлага Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Example Conversion, Example Хөрвүүлэлт |
