MICROCHIP Xilinx Spartan 6 ExampUongofu
Mtoa Huduma Anayeongoza wa Suluhu Mahiri, Zilizounganishwa na Salama za Udhibiti Zilizopachikwa
Unda Mradi wa Libero® SoC Design Suite
Weka maandishi ya ubadilishaji kuwa saraka ya mradi wa ISE®
python conv_xise_1v0.py -t .xise
Fungua Libero SoC Design Suite na uendeshe hati ya TCL iliyoundwa
Mradi umeundwa lakini haupo:
- IP: BlockRAM, saa_zangu
- Vitalu vya msingi vya usanifu: bufg
Inaendelea
Usanifu lengwa unaotumika kwa ubadilishaji
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
Vifaa vya IGLOO na ProASIC3 vinahitaji toleo la 11.9 la Libero SoC au la mapema zaidi
Usanifu mwingine unaoungwa mkono katika toleo la hivi karibuni la Libero SoC
Badilisha PLL na DCM
- Chagua katalogi ya IP katika Libero ® SoC Design Suite
- Unda Mzunguko wa Kiyoyozi cha Saa (CCC) kwa masafa yanayohitajika
- Chagua kichupo cha Advanced" kwa kuweka upya
Badilisha Vibafa vya Saa ya Mtu Binafsi
Miundo mara nyingi huwa na bafa za saa zilizowekwa papo hapo (BUFG)
- Maktaba maalum ya muuzaji
- Unisim => smartfusion, smartfusion2,polarfire
Mabadiliko ya matukio
- BUFG => CLKINT
Nyaraka: Mwongozo wa Maktaba ya Macro
- SmartFusion®, IGLOO® na ProASIC®3
- SmartFusion2 na IGLOO2
- PolarFire ®
Badilisha RAM ya Kuzuia
- Unda LSRAM mpya kutoka kwa katalogi ya IP
- Sanidi LSRAM
Unda Shim
- Chukua ramani ya bandari iliyopo ya Block RAM
- Unda HDL mpya file
- Badili ramani ya bandari ya shim
Sakinisha LSRAM kwenye Shim
- Chukua tamko la huluki kutoka kwa IP file
- Unganisha bandari za shim na mfano
Sasisha Daraja la Usanifu
Bonyeza Kujenga Hierarkia"
Ujumuishaji wa vyanzo chini ya muundo wa mizizi
Sahihisha hitilafu katika HDL
Endesha usanisi
- Makosa sahihi yanayoweza kuripotiwa na zana
Vikwazo
Bonyeza mara mbili Dhibiti Vikwazo"
Weka vikwazo vya muda
Unda Vikwazo Vinavyotokana"
Vikwazo vinavyotokana:
- Chukua utendakazi wa PLL (zidisha/kuhama kwa awamu)
- Vizuizi vya marekebisho ya saa "b ehind".
Bonyeza "Pata Vikwazo"
- Hujaza SDC ya ziada file
Dhibiti vivuko vya kikoa cha saa
Weka pini
- Meneja wa vikwazo
- Bandika mgawo kupitia jedwali
- Bandika mgawo kupitia kifurushi
Tekeleza Usanifu
- Mahali na muundo wa njia
- Angalia muda na ufunge muda
(set_false_path kwenye kikoa cha saa
- Unda bitstream
Imekamilika
Furahia maisha marefu ya muundo wako mpya wa FPGA
2022 Microchip Technology Inc. na matawi yake
Nyaraka / Rasilimali
 |
MICROCHIP Xilinx Spartan 6 ExampUongofu [pdf] Mwongozo wa Mtumiaji Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 ExampUongofu, KutampUongofu |
