માઇક્રોચિપ ઝિલિન્ક્સ સ્પાર્ટન 6 એક્સampલે રૂપાંતર

સ્માર્ટ, કનેક્ટેડ અને સિક્યોર એમ્બેડેડ કંટ્રોલ સોલ્યુશન્સનો અગ્રણી પ્રદાતા

Libero® SoC ડિઝાઇન સ્યુટ પ્રોજેક્ટ બનાવો

ISE® પ્રોજેક્ટ ડિરેક્ટરીમાં રૂપાંતર-સ્ક્રીપ્ટ મૂકો
python conv_xise_1v0.py -t .xise

Libero SoC ડિઝાઇન સ્યુટ ખોલો અને બનાવેલ TCL-સ્ક્રીપ્ટ ચલાવો

પ્રોજેક્ટ બનાવવામાં આવ્યો છે પરંતુ ખૂટે છે:

• IP: BlockRAM, my_clocks
• આર્કિટેક્ચરલ બેઝ બ્લોક્સ: બફગ

ચાલુ રાખ્યું

રૂપાંતરણ માટે સમર્થિત લક્ષ્ય આર્કિટેક્ચર

• MPFS: PolarFire® SoC
• MPF: પોલરફાયર એફપીજીએ
• M2S: SmartFusion®2
• M2GL: IGLOO®2
• AGL: IGLOO
• A3P: ProASIC®3

IGLOO અને ProASIC3 ઉપકરણોને Libero SoC સંસ્કરણ 11.9 અથવા તેના પહેલાના સંસ્કરણની જરૂર છે

Libero SoC ના નવીનતમ સંસ્કરણમાં સપોર્ટેડ અન્ય આર્કિટેક્ચર

PLLs અને DCM ને બદલો

• Libero ® SoC ડિઝાઇન સ્યુટમાં IP કેટલોગ પસંદ કરો
• જરૂરી ફ્રીક્વન્સીઝ માટે ક્લોક કન્ડીશનીંગ સર્કિટ (CCC) બનાવો
• રીસેટ માટે ઉન્નત" ટેબ પસંદ કરો

વ્યક્તિગત ઘડિયાળ બફર બદલો

ડિઝાઇનમાં ઘણીવાર ઇન્સ્ટન્ટિયેટેડ ક્લોક બફર્સ (BUFG) હોય છે.

• વિક્રેતા ચોક્કસ પુસ્તકાલયો
• યુનિસિમ => સ્માર્ટફ્યુઝન, સ્માર્ટફ્યુઝન2,પોલરફાયર

ઇન્સ્ટિટેશનમાં ફેરફાર

• BUFG => CLKINT

દસ્તાવેજીકરણ: મેક્રો લાઇબ્રેરી માર્ગદર્શિકા

• SmartFusion®, IGLOO® અને ProASIC®3
• SmartFusion2 અને IGLOO2
• પોલરફાયર ®

બ્લોક રેમ બદલો

• IP કેટેલોગમાંથી નવું LSRAM બનાવો
• LSRAM ને ગોઠવો

શિમ બનાવો

• બ્લોક રેમનો હાલનો પોર્ટ મેપ લો
• નવું HDL બનાવો file
• શિમના બંદર નકશાને અનુકૂલિત કરો

LSRAM ને શિમમાં દાખલ કરો

• IP માંથી એન્ટિટી ઘોષણા લો file
• દાખલા સાથે શિમ પોર્ટ્સને કનેક્ટ કરો

ડિઝાઇન હાયરાર્કી અપડેટ કરો

બિલ્ડ હાયરાર્કી પર ક્લિક કરો"

રુટ ડિઝાઇન હેઠળ સ્ત્રોતોનું એકીકરણ

HDL માં ભૂલો સુધારવી

સંશ્લેષણ ચલાવો

• ટૂલ્સ દ્વારા જાણ કરવામાં આવેલી સંભવિત ટાઈપોને યોગ્ય કરો

અવરોધો

નિયંત્રણો મેનેજ કરો" પર ડબલ ક્લિક કરો

સમય મર્યાદાઓ દાખલ કરો

વ્યુત્પન્ન અવરોધો બનાવો"

વ્યુત્પન્ન અવરોધો:

• PLL કાર્યક્ષમતા લો (ગુણાકાર/ફેઝ શિફ્ટ)
• અવરોધો “b ehind” ઘડિયાળ ફેરફાર

"ડેરીવ કન્સ્ટ્રેઇન્ટ્સ" પર ક્લિક કરો

• વધારાના SDC ની વસ્તી કરે છે file

ઘડિયાળ ડોમેન ક્રોસિંગને નિયંત્રિત કરો

પિન સોંપો

• નિયંત્રણો મેનેજર
• ટેબલ દ્વારા સોંપણી પિન કરો
• પેકેજ દ્વારા સોંપણી પિન કરો

ડિઝાઇનનો અમલ કરો

• સ્થળ અને માર્ગ ડિઝાઇન
• સમય તપાસો અને સમય બંધ કરો
  (ક્લોક ડોમેન પર સેટ_ફોલ્સ_પાથ
• બીટસ્ટ્રીમ બનાવો

થઈ ગયું
તમારી નવી FPGA ડિઝાઇનની આયુષ્યનો આનંદ લો

2022 Microchip Technology Inc. અને તેની પેટાકંપનીઓ

દસ્તાવેજો / સંસાધનો

માઇક્રોચિપ ઝિલિન્ક્સ સ્પાર્ટન 6 એક્સampલે રૂપાંતર [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Exampલે કન્વર્ઝન, એક્સampલે રૂપાંતર

સંદર્ભો

• વપરાશકર્તા માર્ગદર્શિકા