MICROCHIP Xilinx Spartan 6 Example மாற்றம்
ஸ்மார்ட், இணைக்கப்பட்ட மற்றும் பாதுகாப்பான உட்பொதிக்கப்பட்ட கட்டுப்பாட்டு தீர்வுகளின் முன்னணி வழங்குநர்
Libero® SoC வடிவமைப்பு தொகுப்பு திட்டத்தை உருவாக்கவும்
ISE® திட்டக் கோப்பகத்தில் மாற்று-ஸ்கிரிப்டை வைக்கவும்
மலைப்பாம்பு conv_xise_1v0.py -t .xise
லிபரோ SoC வடிவமைப்பு தொகுப்பைத் திறந்து, உருவாக்கப்பட்ட TCL-ஸ்கிரிப்டை இயக்கவும்
திட்டம் உருவாக்கப்பட்டது ஆனால் காணவில்லை:
- ஐபி: BlockRAM, my_clocks
- கட்டிடக்கலை அடிப்படைத் தொகுதிகள்: பிழை
தொடர்ந்தது
மாற்றத்திற்கான ஆதரவு இலக்கு கட்டமைப்புகள்
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- எம்2எஸ்: SmartFusion®2
- M2GL: IGLOO®2
- ஏஜிஎல்: IGLOO
- A3P: ProASIC®3
IGLOO மற்றும் ProASIC3 சாதனங்களுக்கு Libero SoC பதிப்பு 11.9 அல்லது அதற்கு முந்தைய பதிப்பு தேவைப்படுகிறது
Libero SoC இன் சமீபத்திய பதிப்பில் ஆதரிக்கப்படும் பிற கட்டமைப்புகள்
பிஎல்எல் மற்றும் டிசிஎம்களை மாற்றவும்
- Libero ® SoC வடிவமைப்பு தொகுப்பில் IP பட்டியலைத் தேர்ந்தெடுக்கவும்
- தேவையான அதிர்வெண்களுக்கு க்ளாக் கண்டிஷனிங் சர்க்யூட்டை (சிசிசி) உருவாக்கவும்
- மீட்டமைக்க மேம்பட்ட" தாவலைத் தேர்ந்தெடுக்கவும்
தனிப்பட்ட கடிகார இடையகங்களை மாற்றவும்
வடிவமைப்புகள் பெரும்பாலும் உடனடி கடிகார இடையகங்களைக் கொண்டிருக்கின்றன (BUFG)
- விற்பனையாளர் குறிப்பிட்ட நூலகங்கள்
- Unisim => smartfusion, smartfusion2,polarfire
நிகழ்வுகளின் மாற்றம்
- BUFG => CLKINT
ஆவணம்: மேக்ரோ நூலக வழிகாட்டி
- SmartFusion®, IGLOO® மற்றும் ProASIC®3
- SmartFusion2 மற்றும் IGLOO2
- PolarFire ®
பிளாக் ரேமை மாற்றவும்
- IP அட்டவணையில் இருந்து புதிய LSRAM ஐ உருவாக்கவும்
- LSRAM ஐ கட்டமைக்கவும்
ஷிமை உருவாக்கவும்
- பிளாக் ரேமின் தற்போதைய போர்ட் வரைபடத்தை எடுக்கவும்
- புதிய HDL ஐ உருவாக்கவும் file
- ஷிம் துறைமுக வரைபடத்தை மாற்றவும்
ஷிமில் LSRAM ஐ உடனடியாகச் செயல்படுத்தவும்
- IP இலிருந்து நிறுவன அறிவிப்பை எடுக்கவும் file
- உதாரணத்துடன் ஷிம் போர்ட்களை இணைக்கவும்
வடிவமைப்பு படிநிலையைப் புதுப்பிக்கவும்
படிநிலையை உருவாக்கு என்பதைக் கிளிக் செய்க"
ரூட் வடிவமைப்பின் கீழ் ஆதாரங்களின் ஒருங்கிணைப்பு
HDL இல் பிழைகளை சரிசெய்யவும்
தொகுப்பை இயக்கவும்
- கருவிகளால் புகாரளிக்கப்பட்ட சாத்தியமான எழுத்துப் பிழைகளை சரிசெய்யவும்
கட்டுப்பாடுகள்
கட்டுப்பாடுகளை நிர்வகி" என்பதை இருமுறை கிளிக் செய்யவும்
நேரக் கட்டுப்பாடுகளை உள்ளிடவும்
பெறப்பட்ட கட்டுப்பாடுகளை உருவாக்கவும்"
பெறப்பட்ட தடைகள்:
- பிஎல்எல் செயல்பாட்டை எடுத்துக் கொள்ளுங்கள் (பெருக்கல்/கட்ட மாற்றம்)
- "b ehind" கடிகார மாற்றம் கட்டுப்பாடுகள்
"கட்டுப்பாடுகளைப் பெறு" என்பதைக் கிளிக் செய்யவும்
- கூடுதல் SDC ஐ நிரப்புகிறது file
கடிகார டொமைன் கிராசிங்குகளை கட்டுப்படுத்தவும்
பின்களை ஒதுக்கவும்
- கட்டுப்பாடுகள் மேலாளர்
- அட்டவணை வழியாக ஒதுக்கீட்டைப் பின் செய்யவும்
- தொகுப்பு மூலம் ஒதுக்கீட்டைப் பின் செய்யவும்
வடிவமைப்பை செயல்படுத்தவும்
- இடம் மற்றும் பாதை வடிவமைப்பு
- நேரத்தைச் சரிபார்த்து, நேரத்தை மூடவும்
(கடிகார டொமைனில் set_false_path
- பிட்ஸ்ட்ரீமை உருவாக்கவும்
முடிந்தது
உங்கள் புதிய FPGA வடிவமைப்பின் நீண்ட ஆயுளை அனுபவிக்கவும்
2022 மைக்ரோசிப் டெக்னாலஜி இன்க். மற்றும் அதன் துணை நிறுவனங்கள்
ஆவணங்கள் / ஆதாரங்கள்
 |
MICROCHIP Xilinx Spartan 6 Example மாற்றம் [pdf] பயனர் வழிகாட்டி Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Example மாற்றம், Example மாற்றம் |
