ਮਾਈਕ੍ਰੋਚਿੱਪ ਜ਼ਿਲਿੰਕਸ ਸਪਾਰਟਨ 6 ਐਕਸample ਪਰਿਵਰਤਨ

ਸਮਾਰਟ, ਕਨੈਕਟਡ ਅਤੇ ਸੁਰੱਖਿਅਤ ਏਮਬੈਡਡ ਕੰਟਰੋਲ ਹੱਲਾਂ ਦਾ ਇੱਕ ਪ੍ਰਮੁੱਖ ਪ੍ਰਦਾਤਾ

Libero® SoC ਡਿਜ਼ਾਈਨ ਸੂਟ ਪ੍ਰੋਜੈਕਟ ਬਣਾਓ

ਪਰਿਵਰਤਨ-ਸਕ੍ਰਿਪਟ ਨੂੰ ISE® ਪ੍ਰੋਜੈਕਟ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ ਰੱਖੋ
python conv_xise_1v0.py -t .xise

Libero SoC ਡਿਜ਼ਾਈਨ ਸੂਟ ਖੋਲ੍ਹੋ ਅਤੇ ਬਣਾਈ ਗਈ TCL-ਸਕ੍ਰਿਪਟ ਚਲਾਓ

ਪ੍ਰੋਜੈਕਟ ਬਣਾਇਆ ਗਿਆ ਹੈ ਪਰ ਗੁੰਮ ਹੈ:

• IP: BlockRAM, my_clocks
• ਆਰਕੀਟੈਕਚਰਲ ਬੇਸ-ਬਲਾਕ: bufg

ਜਾਰੀ ਹੈ

ਪਰਿਵਰਤਨ ਲਈ ਸਮਰਥਿਤ ਟਾਰਗੇਟ ਆਰਕੀਟੈਕਚਰ

• MPFS: PolarFire® SoC
• MPF: ਪੋਲਰਫਾਇਰ FPGA
• ਐਮ2ਐਸ: SmartFusion®2
• M2GL: IGLOO®2
• AGL: ਇਗਲੂ
• A3P: ProASIC®3

IGLOO ਅਤੇ ProASIC3 ਡਿਵਾਈਸਾਂ ਲਈ Libero SoC ਸੰਸਕਰਣ 11.9 ਜਾਂ ਇਸ ਤੋਂ ਪਹਿਲਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ

Libero SoC ਦੇ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਵਿੱਚ ਸਮਰਥਿਤ ਹੋਰ ਆਰਕੀਟੈਕਚਰ

PLLs ਅਤੇ DCM ਨੂੰ ਬਦਲੋ

• Libero ® SoC ਡਿਜ਼ਾਈਨ ਸੂਟ ਵਿੱਚ IP ਕੈਟਾਲਾਗ ਚੁਣੋ
• ਲੋੜੀਂਦੀ ਫ੍ਰੀਕੁਐਂਸੀ ਲਈ ਕਲਾਕ ਕੰਡੀਸ਼ਨਿੰਗ ਸਰਕਟ (CCC) ਬਣਾਓ
• ਰੀਸੈਟ ਕਰਨ ਲਈ ਐਡਵਾਂਸਡ" ਟੈਬ ਚੁਣੋ

ਵਿਅਕਤੀਗਤ ਘੜੀ ਬਫਰਾਂ ਨੂੰ ਬਦਲੋ

ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਅਕਸਰ ਤਤਕਾਲ ਘੜੀ ਬਫਰ (BUFG) ਹੁੰਦੇ ਹਨ

• ਵਿਕਰੇਤਾ ਵਿਸ਼ੇਸ਼ ਲਾਇਬ੍ਰੇਰੀਆਂ
• ਯੂਨੀਸਿਮ => ਸਮਾਰਟਫਿਊਜ਼ਨ, ਸਮਾਰਟਫਿਊਜ਼ਨ 2, ਪੋਲਰਫਾਇਰ

ਸੰਸਥਾਵਾਂ ਦੀ ਤਬਦੀਲੀ

• BUFG => CLKINT

ਦਸਤਾਵੇਜ਼: ਮੈਕਰੋ ਲਾਇਬ੍ਰੇਰੀ ਗਾਈਡ

• SmartFusion®, IGLOO® ਅਤੇ ProASIC®3
• SmartFusion2 ਅਤੇ IGLOO2
• ਪੋਲਰਫਾਇਰ ®

ਬਲਾਕ ਰੈਮ ਨੂੰ ਬਦਲੋ

• IP ਕੈਟਾਲਾਗ ਤੋਂ ਨਵਾਂ LSRAM ਬਣਾਓ
• LSRAM ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ

ਸ਼ਿਮ ਬਣਾਓ

• ਬਲਾਕ ਰੈਮ ਦਾ ਮੌਜੂਦਾ ਪੋਰਟ ਨਕਸ਼ਾ ਲਓ
• ਨਵਾਂ HDL ਬਣਾਓ file
• ਸ਼ਿਮ ਦੇ ਪੋਰਟ ਨਕਸ਼ਾ ਅਨੁਕੂਲ

LSRAM ਨੂੰ ਸ਼ਿਮ ਵਿੱਚ ਤੁਰੰਤ ਬਣਾਓ

• IP ਤੋਂ ਇਕਾਈ ਘੋਸ਼ਣਾ ਲਓ file
• ਸ਼ਿਮ ਪੋਰਟਾਂ ਨੂੰ ਉਦਾਹਰਣ ਦੇ ਨਾਲ ਕਨੈਕਟ ਕਰੋ

ਡਿਜ਼ਾਈਨ ਲੜੀ ਨੂੰ ਅੱਪਡੇਟ ਕਰੋ

ਦਰਜਾਬੰਦੀ ਬਣਾਓ" 'ਤੇ ਕਲਿੱਕ ਕਰੋ

ਰੂਟ ਡਿਜ਼ਾਈਨ ਦੇ ਅਧੀਨ ਸਰੋਤਾਂ ਦਾ ਏਕੀਕਰਣ

HDL ਵਿੱਚ ਗਲਤੀਆਂ ਨੂੰ ਠੀਕ ਕਰੋ

ਸੰਸਲੇਸ਼ਣ ਚਲਾਓ

• ਟੂਲਸ ਦੁਆਰਾ ਰਿਪੋਰਟ ਕੀਤੀ ਗਈ ਸੰਭਾਵੀ ਟਾਈਪੋਜ਼ ਨੂੰ ਠੀਕ ਕਰੋ

ਪਾਬੰਦੀਆਂ

ਪਾਬੰਦੀਆਂ ਦਾ ਪ੍ਰਬੰਧਨ ਕਰੋ 'ਤੇ ਡਬਲ ਕਲਿੱਕ ਕਰੋ"

ਸਮਾਂ ਸੀਮਾਵਾਂ ਦਾਖਲ ਕਰੋ

ਪ੍ਰਾਪਤ ਪਾਬੰਦੀਆਂ ਬਣਾਓ"

ਪ੍ਰਾਪਤ ਪਾਬੰਦੀਆਂ:

• PLL ਕਾਰਜਸ਼ੀਲਤਾ ਲਵੋ (ਗੁਣਾ/ਪੜਾਅ ਸ਼ਿਫਟ)
• ਬੰਦਸ਼ਾਂ “b ehind” ਘੜੀ ਸੋਧ

"ਡਾਈਰਾਈਵ ਕੰਸਟ੍ਰੈਂਟਸ" 'ਤੇ ਕਲਿੱਕ ਕਰੋ

• ਵਾਧੂ SDC ਭਰਦਾ ਹੈ file

ਕਲਾਕ ਡੋਮੇਨ ਕ੍ਰਾਸਿੰਗਾਂ ਨੂੰ ਸੀਮਤ ਕਰੋ

ਪਿੰਨ ਨਿਰਧਾਰਤ ਕਰੋ

• ਪਾਬੰਦੀਆਂ ਪ੍ਰਬੰਧਕ
• ਟੇਬਲ ਰਾਹੀਂ ਅਸਾਈਨਮੈਂਟ ਪਿੰਨ ਕਰੋ
• ਪੈਕੇਜ ਰਾਹੀਂ ਅਸਾਈਨਮੈਂਟ ਪਿੰਨ ਕਰੋ

ਡਿਜ਼ਾਈਨ ਲਾਗੂ ਕਰੋ

• ਸਥਾਨ ਅਤੇ ਰੂਟ ਡਿਜ਼ਾਈਨ
• ਸਮੇਂ ਦੀ ਜਾਂਚ ਕਰੋ ਅਤੇ ਸਮਾਂ ਬੰਦ ਕਰੋ
  (clock ਡੋਮੇਨ ਉੱਤੇ set_false_path
• ਬਿੱਟਸਟ੍ਰੀਮ ਬਣਾਓ

ਹੋ ਗਿਆ
ਆਪਣੇ ਨਵੇਂ FPGA ਡਿਜ਼ਾਈਨ ਦੀ ਲੰਬੀ ਉਮਰ ਦਾ ਆਨੰਦ ਲਓ

2022 ਮਾਈਕ੍ਰੋਚਿਪ ਟੈਕਨਾਲੋਜੀ ਇੰਕ. ਅਤੇ ਇਸ ਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ਮਾਈਕ੍ਰੋਚਿੱਪ ਜ਼ਿਲਿੰਕਸ ਸਪਾਰਟਨ 6 ਐਕਸample ਪਰਿਵਰਤਨ [pdf] ਯੂਜ਼ਰ ਗਾਈਡ ਜ਼ਿਲਿੰਕਸ ਸਪਾਰਟਨ 6 ਐਕਸample ਪਰਿਵਰਤਨ, Xilinx, Spartan 6 Exampਲੇ ਪਰਿਵਰਤਨ, ਸਾਬਕਾample ਪਰਿਵਰਤਨ

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ