MICROCHIP Xilinx Spartan 6 Example Konverzió
Intelligens, összekapcsolt és biztonságos beágyazott vezérlési megoldások vezető szolgáltatója
Hozzon létre Libero® SoC Design Suite projektet
Helyezze el a konverziós parancsfájlt az ISE® projektkönyvtárba
python conv_xise_1v0.py -t .xise
Nyissa meg a Libero SoC Design Suite-ot, és futtassa a létrehozott TCL-szkriptet
A projekt létrejött, de hiányzik:
- IP: BlockRAM, my_clocks
- Építészeti alapelemek: bufg
Folytatás
Támogatott célarchitektúrák az átalakításhoz
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: JÉGKUNYHÓ
- A3P: ProASIC®3
Az IGLOO és ProASIC3 eszközökhöz Libero SoC 11.9 vagy korábbi verzió szükséges
A Libero SoC legújabb verziójában támogatott egyéb architektúrák
Cserélje ki a PLL-eket és a DCM-eket
- Válassza ki az IP-katalógust a Libero ® SoC Design Suite alkalmazásban
- Hozzon létre Clock Conditioning Circuit (CCC) a szükséges frekvenciákhoz
- Válassza a Speciális“ fület a visszaállításhoz
Cserélje ki az egyes órapuffereket
A tervek gyakran tartalmaznak példányosított órapuffereket (BUFG)
- Szállítóspecifikus könyvtárak
- Unisim => smartfusion, smartfusion2,polarfire
Példányosítások változása
- BUFG => CLKINT
Dokumentáció: Macro Library Guide
- SmartFusion®, IGLOO® és ProASIC®3
- SmartFusion2 és IGLOO2
- PolarFire ®
Cserélje ki a Block RAM-ot
- Hozzon létre új LSRAM-ot az IP-katalógusból
- Konfigurálja az LSRAM-ot
Hozzon létre alátétet
- Vegye ki a blokk RAM meglévő porttérképét
- Hozzon létre új HDL-t file
- Alkalmazza az alátét porttérképét
Példányosítsa az LSRAM-ot a Shim-be
- Entitásnyilatkozat vétele az IP-ről file
- Csatlakoztassa az alátét csatlakozóit a példányhoz
Frissítse a tervezési hierarchiát
Kattintson a Hierarchia felépítése"
Források integrálása root tervezés alatt
Javítsa ki a HDL hibákat
Futtassa a szintézist
- Javítsa ki az eszközök által jelentett lehetséges elírásokat
Korlátozások
Kattintson duplán a Korlátozások kezelése"
Adja meg az időzítési korlátokat
Származtatott megszorítások létrehozása"
Származtatott megszorítások:
- PLL funkció használata (szorzás/fázisváltás)
- Az óramódosítás „b ehind” megkötései
Kattintson a „Korlátozások származtatása” elemre
- További SDC-ket tölt fel file
Korlátozza az óra tartomány keresztezéseit
Pins hozzárendelése
- Korlátozáskezelő
- Hozzárendelés rögzítése táblázaton keresztül
- Pin hozzárendelés csomagon keresztül
Tervezés végrehajtása
- Hely- és útvonaltervezés
- Ellenőrizze az időzítést és hajtsa végre az időzítés zárását
(set_false_path az óra tartományban
- Bitfolyam létrehozása
Kész
Élvezze új FPGA kialakításának hosszú élettartamát
2022 Microchip Technology Inc. és leányvállalatai
Dokumentumok / Források
 |
MICROCHIP Xilinx Spartan 6 Example Konverzió [pdf] Felhasználói útmutató Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Example Konverzió, plample Konverzió |
