MICROCHIP Xilinx Spartan 6 Exampການປ່ຽນໃຈເຫລື້ອມໃສ
ຜູ້ໃຫ້ບໍລິການຊັ້ນນໍາຂອງການແກ້ໄຂການຄວບຄຸມແບບຝັງຕົວທີ່ສະຫຼາດ, ເຊື່ອມຕໍ່ແລະປອດໄພ
ສ້າງໂຄງການ Libero® SoC Design Suite
ວາງຕົວປ່ຽນສະຄຣິບໃສ່ໄດເຣັກທໍຣີໂຄງການ ISE®
python conv_xise_1v0.py -t .xise
ເປີດ Libero SoC Design Suite ແລະດໍາເນີນການສ້າງ TCL-script
ໂຄງການຖືກສ້າງຕັ້ງຂຶ້ນແຕ່ຂາດໄປ:
- IP: BlockRAM, my_clocks
- ພື້ນຖານສະຖາປັດຕະຍະກໍາ: ບັກ
ສືບຕໍ່
ສະຖາປັດຕະຍະກໍາເປົ້າຫມາຍທີ່ສະຫນັບສະຫນູນສໍາລັບການປ່ຽນໃຈເຫລື້ອມໃສ
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
ອຸປະກອນ IGLOO ແລະ ProASIC3 ຕ້ອງການ Libero SoC ເວີຊັນ 11.9 ຫຼືກ່ອນໜ້ານັ້ນ
ສະຖາປັດຕະຍະກໍາອື່ນໆທີ່ສະຫນັບສະຫນູນໃນ Libero SoC ຮຸ່ນຫຼ້າສຸດ
ແທນທີ່ PLLs ແລະ DCMs
- ເລືອກລາຍການ IP ໃນ Libero ® SoC Design Suite
- ສ້າງວົງຈອນປັບໂມງ (CCC) ສໍາລັບຄວາມຖີ່ທີ່ຕ້ອງການ
- ເລືອກແຖບ “ຂັ້ນສູງ” ເພື່ອຣີເຊັດ
ແທນທີ່ Buffers ໂມງສ່ວນບຸກຄົນ
ການອອກແບບມັກຈະມີ buffers ໂມງທັນທີ (BUFG)
- ຫ້ອງສະໝຸດສະເພາະຂອງຜູ້ຂາຍ
- Unisim => smartfusion, smartfusion2,polarfire
ການປ່ຽນແປງທັນທີ
- BUFG => CLKINT
ເອກະສານ: ຄູ່ມືຫ້ອງສະຫມຸດ Macro
- SmartFusion®, IGLOO® ແລະ ProASIC®3
- SmartFusion2 ແລະ IGLOO2
- PolarFire ®
ແທນທີ່ Block RAM
- ສ້າງ LSRAM ໃໝ່ຈາກລາຍການ IP
- ຕັ້ງຄ່າ LSRAM
ສ້າງຊິມ
- ເອົາແຜນທີ່ພອດທີ່ມີຢູ່ແລ້ວຂອງ Block RAM
- ສ້າງ HDL ໃໝ່ file
- ປັບແຜນທີ່ຜອດຂອງ shim
Instantiate LSRAM ເຂົ້າໄປໃນ Shim
- ເອົາການປະກາດນິຕິບຸກຄົນຈາກ IP file
- ເຊື່ອມຕໍ່ພອດ shim ກັບຕົວຢ່າງ
ອັບເດດລຳດັບການອອກແບບ
ກົດ Build Hierarchy"
ການປະສົມປະສານຂອງແຫຼ່ງພາຍໃຕ້ການອອກແບບຮາກ
ແກ້ໄຂຂໍ້ຜິດພາດໃນ HDL
ດໍາເນີນການສັງເຄາະ
- ແກ້ໄຂການພິມຜິດທີ່ອາດຈະຖືກລາຍງານໂດຍເຄື່ອງມື
ຂໍ້ຈໍາກັດ
Double click ຈັດການຂໍ້ຈໍາກັດ"
ໃສ່ຂໍ້ຈຳກັດເວລາ
ສ້າງຂໍ້ຈໍາກັດທີ່ມາຈາກ "
ຂໍ້ຈຳກັດທີ່ມາຈາກ:
- ເອົາການທໍາງານ PLL (ຕົວຄູນ / ໄລຍະການປ່ຽນແປງ)
- ຂໍ້ຈໍາກັດ "b ehind" ການປ່ຽນແປງໂມງ
ໃຫ້ຄລິກໃສ່ "Derive Constraints"
- ຕື່ມຂໍ້ມູນ SDC ເພີ່ມເຕີມ file
ຈຳກັດການຂ້າມໂດເມນໂມງ
ກຳນົດ Pins
- ຜູ້ຈັດການຂໍ້ຈໍາກັດ
- ປັກໝຸດການມອບໝາຍຜ່ານຕາຕະລາງ
- ປັກໝຸດການມອບໝາຍຜ່ານແພັກເກດ
ປະຕິບັດການອອກແບບ
- ການອອກແບບສະຖານທີ່ແລະເສັ້ນທາງ
- ກວດເບິ່ງເວລາແລະປິດເວລາ
(set_false_path ຢູ່ໃນໂດເມນໂມງ
- ສ້າງ bitstream
ສຳເລັດແລ້ວ
ເພີດເພີນໄປກັບອາຍຸຍືນຂອງການອອກແບບ FPGA ໃໝ່ຂອງເຈົ້າ
2022 Microchip Technology Inc. ແລະບໍລິສັດຍ່ອຍຂອງຕົນ
ເອກະສານ / ຊັບພະຍາກອນ
 |
MICROCHIP Xilinx Spartan 6 Exampການປ່ຽນໃຈເຫລື້ອມໃສ [pdf] ຄູ່ມືຜູ້ໃຊ້ Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Example ການແປງ, Exampການປ່ຽນໃຈເຫລື້ອມໃສ |
